



Universidad Nacional Autónoma de México

Facultad de Ingeniería

División de Ingeniería Eléctrica

Laboratorio de Diseño Digital Moderno

Práctica 2: Lenguaje de descripción de hardware VHDL

M.I Vicente Flores Olvera

Bautista Pérez Brian Jassiel Serralde Flores Andrea

14 de junio de 2021

1. 1. Objetivo

2. Previo

3. Desarrollo de la práctica

3.1. Práctica 2A

Programar las funciones mostradas, en un formato SOP y POS mínimo (reducido) en forma de flujo de datos, para su posterior simulación dentro de la plataforma Quartus II.

$$f(xyzt) = (x + \overline{x}y + \overline{yt})(x + (\overline{xy})z) \tag{1}$$

Función con formato de Producto de Sumas 1.

$$f(uvtw) = vt(u+t\bar{w})(u+\bar{w}) + wu(v+t)$$
(2)

Función con formato de Suma de Productos 2.

3.1.1. Implementación en Quartus II

```
1 --Entrada basica
2 library leed:
3 use isee.std_logic_1164.all;
4 --Desarrollo de la entidad
6 Sentity codyhdl is
7 Sport(E:in bit_vector(3 downto 0);
8 S, F: out bit);
10 library leed:
11 Barchitecture behavioural of codyhdl is
12 Bbegin
13 |
14 | P<-(E(3) or E(1));
15 SP<-((E(2) and E(1) and E(3)) or (E(2) and E(0)) or
16 (E(0) and E(1) and E(3));
17 end;
```

(c) Implementación de las funciones en Quartus II

3.2. Práctica 2B

Programar las funciones expresadas en formato POS Y SOP canónicas y mínimas del previo en forma de flujo de datos, para su posterior simulación dentro de la plataforma Quartus II.

4. Conclusiones