

数字系统

1. 进阶: Combinational Sequential
2. 逻辑门 → 组合逻辑 → 时序逻辑 → 微处理器
晶体管 → 寄存器 (记忆) → 反馈
3. 门: 输入, 出; 门的延迟

⇒ 或 ≥ 1 ⇒ 或 0 或 非 ⇒ 异或 (不一样输出)
 非 X' ⇒ 缓冲门 (延迟)

与 & eg $\Rightarrow = \Rightarrow$

$$AB + AC + B'C = AB + B'C$$

$$(A+B)(A+C)(B'+C) \text{ (2个3项)}$$

$$= (A+B)(B'+C)$$

$$\bar{A} \cdot \bar{B} = \overline{A+B} \quad AB + \bar{A}B = B$$

$$\bar{A} + \bar{B} = \overline{AB} \quad (A+B)(A+C) = A+BC$$

4. 微处理器, FPGAs, ASICs.
软件编 硬件编


5. 时钟 → 速率 → 效率

有 X (可 0 可 1): 画个圈

化 1 不化 0 可以化 0

0. 模块 (组合逻辑)

- ① Multiplexer 数据选择器 (n-1). X-to-1 Mux.



- ② decoder 解码 $N \rightarrow 2^N$

- ③ Tri-state buffer 三态门

- ④ Addition 加法器 sub: $a-b = a + \bar{b} + 1$

编码器, 译码器, 比较器, 加法器, 寄存器, 触发器

11. 门延迟 → Glitches 毛刺 → Hazard 冒险

如: 可产生时钟信号 (振荡)

Static-0 Hazard 有 $(A+\dots)(\bar{A}+\dots)$
 Static-1 hazard 有 $A+\dots + \bar{A}+\dots$

6. 真值表求表达式: [电路设计] 反过来: 电路分析.
最小项为 1 而求和. SOP. (电路图 → 真值表)

输出为 1 的, 把输入通过指令搞到 1, 相加.

7. 延时 { propagation 传播延迟 t_{pd} 看输出
Contamination 污染延迟 t_{cd} 看输入.

经过 t_{pd} , 保证输出稳定 (看最长的线路) t_{pd}
 输入在 t_{cd} 内绝对不变 (最短线路) t_{cd}

8. 表达式化成最简: 卡诺图化简 00, 01, 11, 10.

① 画包含最多且为 2 的 "1" 的圈 (首尾相连)

② 每画一个新圈, 必须包含至少 1 个 "1"

③ 所有 "1" 均被圈到.

9. 最小项 eg. ABC 为 1 时有效 (都 1 0 1 时). $m+m$ = 全异
最大项 eg. $\bar{A} + \bar{B} + C$ 为 0 时有效


$$\Rightarrow \begin{cases} \text{SOP} = \sum \text{最小项} & \text{eg. } F = xyz + xy\bar{z} + y\bar{x}z = (\dots + \bar{x}yz + xy\bar{z}) \\ \text{POS} = \prod \text{最大项} & = \sum (3, 5, 6, 7) \\ & = \prod (1, 2, 4, \bar{x}) (\bar{x} + y + \bar{z}) (\dots) \end{cases}$$

- 消除毛刺 using K-map: (加冗余项)


画两个圈相邻有一条公共边 → 有毛 $(x + \bar{x})$. Solution: 画包括公共边两圈.
 $y = \bar{x}d_0 + x d_1 = \bar{x}d_0 + x d_1 + d_0 d_1$ 强化为 1.

① 电路

- ① 结构型
- ② 数据流型. $y = (s' \& d_0) | (s' \& d_1)$ 赋值
- ③ 行为描述.




(电平敏感) S'-R' 锁存器



主从式 S-R 触发器
 (有 CLK 就从锁存变成触发器).

同步 D 触发器 SR 触发器

寄存器 latch 电平触发




$S'R'$ 11 保持




D latch with enable ($Q=D$). $E=0$ 保持, $E=1$ 使能

寄存器 flip-flop D-F-F 边沿触发



D flip-flop with enable



clear: 异步清零 (与 CK 无关)

有限状态机 finite state machine

状态图 state diagram

Moore: 输出与状态有关
Mealy (快, 不等时钟)

电路图 \rightarrow Q_{next} 与 Q 关系 $\rightarrow Y=f(Q)$ \rightarrow 逻辑状态图

状态转移, 状态表

Verilog code for FSM


一段式 $\begin{cases} \text{begin negeedge CK} \\ \text{always @ (posedge CK)} \end{cases}$

两段式 $\begin{cases} \text{同步时序形式} \\ \text{组合电路形式} \end{cases}$

三段式: ① current \rightarrow next state 非阻塞赋值 \leftarrow
② 对每状态输出 阻塞赋值 $=$
③ what's next state


需要存在状态图中不出以下状态 ($2^n - x$) 回到初始状态

组合电路没有延时, 但是回到寄存器需要: 读不等, 写等 CK



寄存器 register

Timing




1. 第一个时钟上升沿不能来太快 (Comb 延时不太慢).
 $t_{pcq} + t_{comb-pd} + t_{setup} \leq T \leftarrow$ 降低

2. 第一个时钟上升沿不能来太慢 $+ t_{skew} (T_{1T2} \text{ 相差}) (\Delta T)$

$t_{hold} \leq t_{ccq} + t_{comb-cd} + t_{jitter}$

Violation 违规

异步计数器分频系数 $\div 2^n$




不易影响其他, 安全

行为代码 (VHDL) \rightarrow datapath \rightarrow control words \rightarrow state diagram \rightarrow output \rightarrow circuit

对 datapath, 有几个未知数就有几个 reg

读 (写 reg) 判断 \rightarrow 写



Verilog

module 名 (结构型)

input s, do, d1, input [3:0] 4bit

output y 默认 1bit

);

wire sn, sndo, sdi;

not u1 (sn, s); sn = \bar{s}

门名称 顺序根据 module 里面 in, out 来。

and u2 (sndo, do, s1);

and u3 (sdi, s, d1);


语句间并行。

endmodule

assign y = -a; 数据流型。

123 = 'd123, 10进制, 'h1b, 16进制, 'b2, 2进制。

16'd5 (16位)



derive 推导。

equation 方程式。

unsigned 无符号

signed 带符号

minus 减

implement 实现

xor 异或

nor 或非。

Vivado 流程。

画 datapath

设计文件 (design sources). + 约束。

↓ run synthesis ↓ run sim.

open Synthesized design

↓ 约束文件 { 电平 LVCMOS33 } → save constraints

↓ 综合 synthesis

↓ 实现 run implementation

↓ Bitstream

↓ 硬件。