ازمایش ششم

موضوع: دریافت سریال از Rx

تاریخ آزمایش: ۱۴۰۲/۹/۱

استاد: مهندس جوادی

جواد فرجی (۹۹۵۲۲۰۰۵)


محمد رحمانی (۹۷۵۲۱۲۸۸)


ورودی و خروجی:

کلاک که همیشه هست! ورودی سریال از پورت rx خوانده میشود و بر روی led ۸ به عنوان خروجی نمایش داده میشود.

يروسس ها:

• ساخت کلاک خروجی برای تشخیص توالی بیت ها:





از ۰ به ۱ تریگر میشود، یک بار مقدار کلاک **CLCK** تغییر میکند. که یک سیگنال در بدنه اصلی برنامه است. البته باید یک بار هم به مقدار نصف ۱۷۵ بار در اولین دریافت، کلاک را تغییر دهیم. این کار برای این است که ورودی به درستی دریافت شود.

```
process (GCLK)
    variable counter : integer range 0 to 200 := 0;
    variable first_time : std_logic := '0';
    begin
        if (falling_edge(GCLK)) then
            if started = '1' then
                if first_time = '1' then
                    if counter < 87 then
                        counter := counter + 1;
                    else
                        counter := 0;
                        first_time := '0';
                        CLCK <= not CLCK;</pre>
                    end if;
                elsif counter < 175 then
                    counter := counter + 1;
                else
                    counter := 0;
                    CLCK <= not CLCK;</pre>
                end if;
                first_time := '1';
            end if;
        end if;
end process;
```

• انتقال سریال بیت ها در یک پروسس

در ابتدا باید بررسی کنیم که انتقال شروع شده است یا خیر. این شروع شدن با یک متغیر started در انجام میشود. این متغیر وقتی که اولین بار به مقدار صفر در ورودی برسیم به حالت started در میاید.

بعد از آن ۹ بیت را میخوانیم و به ترتیب بر روی **led** ها خروجی میدهیم. این کارها در یک **switch when** انجام می شوند که مانند تصویر زیر است.

```
process(CLCK,started,RX)
    variable counter: integer range 0 to 10 :=0;
    if (RX = '0' and started = '0') then
         started <= '1';
    elsif (falling_edge(CLCK)) then
         case counter is
                  when 0 \Rightarrow
                       counter := counter + 1;
                  when 1 \Rightarrow
                       counter := counter + 1;
                       LED(0) \leftarrow RX;
                  when 2 \Rightarrow
                       counter := counter + 1;
                       LED(1) \leftarrow RX;
                       counter := counter + 1;
                       LED(2) \leftarrow RX;
                  when 4 \Rightarrow
                       counter := counter + 1;
                       LED(3) \leftarrow RX;
                       counter := counter + 1;
                       LED(4) \leftarrow RX;
                  when 6 =>
                       counter := counter + 1;
                       LED(5) \leftarrow RX;
                       counter := counter + 1;
                       LED(6) \leftarrow RX;
                  when 8 \Rightarrow
                       counter := counter + 1;
                       LED(7) \leftarrow RX;
                       counter := counter + 1;
                       started <= '0';
                  when others =>
                       counter := 0;
                       started <= '0';
    end if;
end process;
```

مپ کردن خروجی ها به روی fpga:

برای مپ کردن روی برد های fpga، با استفاده از داکیومنت موجود، این خطوط را داخل فایل ucf قرار میدهیم:

```
NET "GCLK" CLOCK_DEDICATED_ROUTE = FALSE;
NET "GCLK" LOC = P184;
NET "RX" LOC = P37;

NET "LED[0]" LOC = P61;
NET "LED[1]" LOC = P62;
NET "LED[2]" LOC = P63;
NET "LED[3]" LOC = P64;
NET "LED[4]" LOC = P65;
NET "LED[5]" LOC = P67;
NET "LED[6]" LOC = P68;
NET "LED[7]" LOC = P71;
```

اجرای برنامه بر روی برد fpga:

- 1. Synthesize
- 2. Implement design
- 3. Generate programming

در این سه مرحله گزینه run را میزنیم و در صورتی که مشکل خاصی در برنامه وجود نداشته باشد و به باگ نخوریم به مرحله بعد میرویم.

4. Impact

با استفاده از این برنامه، فایل باینری ساخته شده را به programmer انتقال میدهیم و programmer این برنامه را روی بردهای fpga اجرا میکند.