ازمایش چهارم موضوع: انتقال سریال یک بایت از دیپ سوییچ به tx

تاریخ آزمایش: ۱۴۰۲/۸/۹


استاد: مهندس جوادی جواد فرجی (۹۹۵۲۲۰۰۵) محمد رحمانی (۹۷۵۲۱۲۸۸)

ورودی و خروجی:

کلاک GCLK به عنوان کلاک اصلی. خروجی TX که قرار است به صورت سریال باشد و Λ بیت DIP که ورودی دیپ سوییچ است.

پروسس ها:

• ساخت کلاک خروجی برای تشخیص توالی بیت ها:



برای این که بتوانیم به ترتیب بیت ها را بخوانیم و تشخیص دهیم نیاز داریم که یک سری استاندارد ها را رعایت کنیم. یکی از این استاندارد ها اندازه کلاک است که در جلسه توضیح داده شده و باید کلاک خروجی جدیدی بسازیم. برای این کار نیاز به یک پروسس داریم که کلاک جدیدی بر اساس کلاک کنونی بسازد. در اینجا هر ۱۷۵ بار که کلاک کلاک کنونی بسازد. در اینجا هر ۱۷۵ بار که کلاک کلاک کنونی بسازد. در اینجا هر ۱۷۵ بار که کلاک کلاک

از ۰ به ۱ تریگر میشود، یک بار مقدار کلاک **CLCK** تغییر میکند. که یک سیگنال در بدنه اصلی برنامه است.

```
process (GCLK)
  variable counter : integer range 0 to 200 := 0;

begin
  if (rising_edge(GCLK)) then
      if counter < 175 then
            counter := counter + 1;
      else
            counter := 0;
            CLCK <= not CLCK;
      end if;
  end process;</pre>
```

• انتقال سریال بیت ها در یک پروسس

برای این کار باید مطابق استاندارد های انتقال سریال، یک بار بیت خروجی را ۰ کنیم که نشان دهنده استارت است. بعد از آن باید ۸ بیت به خروجی بدهیم. خروجی ۹ ام میتواند استاپ باشد که در این صورت باید ۰ باشد و یا میتواند بیت parity باشد که در اینجا استفاده نکردیم.

نکته: در حالت عادی بیت خروجی باید ۱ باشد. به غیر از زمان هایی که نیاز به انتقال سریال داشته باشیم. استارت و استاپ نشان دهنده اغاز و پایان انتقال اطلاعات هستند.

در این پروسس هم از این روش استفاده شده. با استفاده از سوییچ کیس بر روی متغیر counter چند حالت را بررسی میکنیم.

در حالت ۰ و ۹ استارت و استاپ داریم. در دو حالت اخر نیز شمارنده تا ۸۰۰۰۰ می شمارد که هر یک ثانیه یک بار اطلاعات منتقل شوند.

در ۸ حالت میانی، در هر کلاک یکی از مقادیر بیت های دیپ سوییچ را به ترتیب به خروجی داده ایم.

```
process(CLCK)
    variable counter : integer range  0 to 20000 := 0;

begin
    if (rising_edge(CLCK)) then
        case counter is
        when 0 =>
            TX <= '0';
            counter := 1;
        when 1 =>
            TX <= DIP(0);
            counter := 2;

    when 2 => ...
        when 3 => ...
        when 4 => ...
        when 5 => ...
        when 8 => ...
        when 9 =>
            TX <= '0';
            counter := 10;
        when 80000 =>
            TX <= '1';
            counter := 0;
        when others =>
            TX <= '1';
            counter := counter + 1;
        end case;
    end if;

end process;</pre>
```

نمایش اطلاعات خروجی:

در اینجا نیاز داریم اطلاعات سریالی که در خروجی tx آمده را نمایش دهیم. برای این کار از یک مبدل استفاده شده که خروجی را به usb منتقل کنیم تا بتوانیم با استفاده از نرم افزار docklight این خروجی سریال را مشاهده کنیم.

مپ کردن خروجی ها به روی fpga:

برای مپ کردن روی برد های fpga، با استفاده از داکیومنت موجود، این خطوط را داخل فایل ucf قرار میدهیم:

```
NET "GCLK" CLOCK_DEDICATED_ROUTE = FALSE;
NET "GCLK" LOC = P184;
NET "TX" LOC = P40;

NET "DIP[0]" LOC = P171;
NET "DIP[1]" LOC = P169;
NET "DIP[2]" LOC = P168;
NET "DIP[3]" LOC = P167;
NET "DIP[4]" LOC = P166;
NET "DIP[5]" LOC = P165;
NET "DIP[6]" LOC = P162;
NET "DIP[7]" LOC = P161;
```

اجرای برنامه بر روی برد fpga:

- 1. Synthesize
- 2. Implement design
- 3. Generate programming

در این سه مرحله گزینه run را میزنیم و در صورتی که مشکل خاصی در برنامه وجود نداشته باشد و به باگ نخوریم به مرحله بعد میرویم.

4. Impact

با استفاده از این برنامه، فایل باینری ساخته شده را به programmer انتقال میدهیم و programmer این برنامه را روی بر Aدهای fpga اجرا میکند.