

# ازمایش ششم

## موضوع: دریافت سریال از Rx

تاریخ آزمایش: ۱۴۰۲/۹/۱

استاد: مهندس جوادی

جواد فرجی (۹۹۵۲۲۰۰۵)

محمد رحمانی (۹۷۵۲۱۲۸۸)


## ورودی و خروجی:

کلاک که همیشه هست! ورودی سریال از پورت rx خوانده میشود و بر روی ۸ led به عنوان خروجی نمایش داده میشود.

```
entity a6 is
  port( GCLK : in std_logic;
        RX : in std_logic;
        LED : out std_logic_vector (7 downto 0));
end a6;
```

## پروسس ها:

### • ساخت کلاک خروجی برای تشخیص توالی بیت ها:



Bauds	Bit duration	Speed
9600 bauds	104.167 $\mu$ s	1200 bytes/s
19200 bauds	52.083 $\mu$ s	2400 bytes/s
28800 bauds	34.722 $\mu$ s	3600 bytes/s
38400 bauds	26.042 $\mu$ s	4800 bytes/s
57600 bauds	17.361 $\mu$ s	7200 bytes/s
76800 bauds	13.021 $\mu$ s	9600 bytes/s
115200 bauds	8.681 $\mu$ s	14400 bytes/s

برای این که بتوانیم به ترتیب بیت ها را بخوانیم و تشخیص دهیم نیاز داریم که یک سری استاندارد ها را رعایت کنیم. یکی از این استاندارد ها اندازه کلاک است که در جلسه توضیح داده شده و باید کلاک خروجی جدیدی بسازیم. برای این کار نیاز به یک پروسس داریم که کلاک جدیدی بر اساس کلاک کنونی بسازد. در اینجا هر ۱۷۵ بار که کلاک GCLK

از ۰ به ۱ تریگر میشود، یک بار مقدار کلاک CLCK تغییر میکند. که یک سیگنال در بدنه اصلی برنامه است. البته باید یک بار هم به مقدار نصف ۱۷۵ بار در اولین دریافت، کلاک را تغییر دهیم. این کار برای این است که ورودی به درستی دریافت شود.

```

process (GCLK)
    variable counter : integer range 0 to 200 := 0;
    variable first_time : std_logic := '0';

    begin
        if (falling_edge(GCLK)) then
            if started = '1' then
                if first_time = '1' then
                    if counter < 87 then
                        counter := counter + 1;
                    else
                        counter := 0;
                        first_time := '0';
                        CLCK <= not CLCK;
                    end if;
                elsif counter < 175 then
                    counter := counter + 1;
                else
                    counter := 0;
                    CLCK <= not CLCK;
                end if;
            else
                first_time := '1';
            end if;
        end if;
    end process;

```

- انتقال سریال بیت ها در یک پروسس

در ابتدا باید بررسی کنیم که انتقال شروع شده است یا خیر. این شروع شدن با یک متغیر **started** انجام میشود. این متغیر وقتی که اولین بار به مقدار صفر در ورودی برسیم به حالت **started** در میاید.

بعد از آن ۹ بیت را میخوانیم و به ترتیب بر روی **led** ها خروجی میدهیم.  
این کارها در یک **switch when** انجام می شوند که مانند تصویر زیر است.

```
process(CLCK,started,RX)
    variable counter: integer range 0 to 10 :=0 ;
    begin
        if (RX = '0' and started = '0') then
            started <= '1';
        elsif (falling_edge(CLCK)) then
            case counter is
                when 0 =>
                    counter := counter + 1;
                when 1 =>
                    counter := counter + 1;
                    LED(0) <= RX;
                when 2 =>
                    counter := counter + 1;
                    LED(1) <= RX;
                when 3 =>
                    counter := counter + 1;
                    LED(2) <= RX;
                when 4 =>
                    counter := counter + 1;
                    LED(3) <= RX;
                when 5 =>
                    counter := counter + 1;
                    LED(4) <= RX;
                when 6 =>
                    counter := counter + 1;
                    LED(5) <= RX;
                when 7 =>
                    counter := counter + 1;
                    LED(6) <= RX;
                when 8 =>
                    counter := counter + 1;
                    LED(7) <= RX;
                when 9 =>
                    counter := counter + 1;
                    started <= '0';
                when others =>
                    counter := 0;
                    started <= '0';
            end case;
        end if;
    end process;
```

- مپ کردن خروجی ها به روی fpga:

برای مپ کردن روی برد های fpga، با استفاده از داکيومنت موجود، این خطوط را داخل فایل ucf قرار میدهیم:

```
NET "GCLK" CLOCK_DEDICATED_ROUTE = FALSE;
```

```
NET "GCLK" LOC = P184;
```

```
NET "RX" LOC = P37;
```

```
NET "LED[0]" LOC = P61;
```

```
NET "LED[1]" LOC = P62;
```

```
NET "LED[2]" LOC = P63;
```

```
NET "LED[3]" LOC = P64;
```

```
NET "LED[4]" LOC = P65;
```

```
NET "LED[5]" LOC = P67;
```

```
NET "LED[6]" LOC = P68;
```

```
NET "LED[7]" LOC = P71;
```

## اجرای برنامه بر روی برد fpga:

1. Synthesize
2. Implement design
3. Generate programming

در این سه مرحله گزینه run را میزنیم و در صورتی که مشکل خاصی در برنامه وجود نداشته باشد و به باگ نخوریم به مرحله بعد می‌رویم.

## 4. Impact

با استفاده از این برنامه، فایل باینری ساخته شده را به programmer انتقال می‌دهیم و programmer این برنامه را روی بردهای fpga اجرا میکند.