

# آزمایش چهارم

## موضوع: انتقال سریال یک بایت از دیپ سویچ به tx

تاریخ آزمایش: ۱۴۰۲/۸/۹

استاد: مهندس جوادى

جواد فرجى (۹۹۵۲۲۰۰۵)

محمد رحمانى (۹۷۵۲۱۲۸۸)


## ورودی و خروجی:

کلاک GCLK به عنوان کلاک اصلی. خروجی TX که قرار است به صورت سریال باشد و ۸ بیت DIP که ورودی دیپ سویچ است.

```
entity a4 is
  port( GCLK : in std_logic;
        TX : out std_logic;
        DIP : in std_logic_vector (7 downto 0));
end a4;
```

## پروسی ها:

### • ساخت کلاک خروجی برای تشخیص توالی بیت ها:



Bauds	Bit duration	Speed
9600 bauds	104.167 $\mu$ s	1200 bytes/s
19200 bauds	52.083 $\mu$ s	2400 bytes/s
28800 bauds	34.722 $\mu$ s	3600 bytes/s
38400 bauds	26.042 $\mu$ s	4800 bytes/s
57600 bauds	17.361 $\mu$ s	7200 bytes/s
76800 bauds	13.021 $\mu$ s	9600 bytes/s
115200 bauds	8.681 $\mu$ s	14400 bytes/s

برای این که بتوانیم به ترتیب بیت ها را بخوانیم و تشخیص دهیم نیاز داریم که یک سری استاندارد ها را رعایت کنیم. یکی از این استاندارد ها اندازه کلاک است که در جلسه توضیح داده شده و باید کلاک خروجی جدیدی بسازیم. برای این کار نیاز به یک پروسی داریم که کلاک جدیدی بر اساس کلاک کنونی بسازد. در اینجا هر ۱۷۵ بار که کلاک GCLK

از ۰ به ۱ تریگر میشود، یک بار مقدار کلاک CLCK تغییر میکند. که یک سیگنال در بدنه اصلی برنامه است.

```
process (GCLK)
  variable counter : integer range 0 to 200 := 0;

  begin
    if (rising_edge(GCLK)) then
      if counter < 175 then
        counter := counter + 1;
      else
        counter := 0;
        CLCK <= not CLCK;
      end if;
    end if;
  end process;
```

- انتقال سریال بیت ها در یک پروسس

برای این کار باید مطابق استاندارد های انتقال سریال، یک بار بیت خروجی را ۰ کنیم که نشان دهنده استارت است. بعد از آن باید ۸ بیت به خروجی بدهیم. خروجی ۹ ام میتواند استاپ باشد که در این صورت باید ۰ باشد و یا میتواند بیت **parity** باشد که در اینجا استفاده نکردیم.

نکته: در حالت عادی بیت خروجی باید ۱ باشد. به غیر از زمان هایی که نیاز به انتقال سریال داشته باشیم. استارت و استاپ نشان دهنده آغاز و پایان انتقال اطلاعات هستند.

در این پروسس هم از این روش استفاده شده. با استفاده از سویچ کیس بر روی متغیر **counter** چند حالت را بررسی میکنیم.

در حالت ۰ و ۹ استارت و استاپ داریم. در دو حالت اخر نیز شمارنده تا ۸۰۰۰۰ می شمارد که هر یک ثانیه یک بار اطلاعات منتقل شوند.

در ۸ حالت میانی، در هر کلاک یکی از مقادیر بیت های دیپ سویچ را به ترتیب به خروجی داده ایم.

```
process(CLK)
    variable counter : integer range 0 to 20000 := 0;

    begin
        if (rising_edge(CLK)) then
            case counter is
                when 0 =>
                    TX <= '0';
                    counter := 1;
                when 1 =>
                    TX <= DIP(0);
                    counter := 2;
                when 2 => ...
                when 3 => ...
                when 4 => ...
                when 5 => ...
                when 6 => ...
                when 7 => ...
                when 8 => ...
                when 9 =>
                    TX <= '0';
                    counter := 10;
                when 80000 =>
                    TX <= '1';
                    counter := 0;
                when others =>
                    TX <= '1';
                    counter := counter + 1;
            end case;
        end if ;
    end process;
```

- نمایش اطلاعات خروجی:

در اینجا نیاز داریم اطلاعات سریالی که در خروجی **tx** آمده را نمایش دهیم. برای این کار از یک مبدل استفاده شده که خروجی را به **usb** منتقل کنیم تا بتوانیم با استفاده از نرم افزار **docklight** این خروجی سریال را مشاهده کنیم.

## مپ کردن خروجی ها به روی fpga:

برای مپ کردن روی برد های fpga، با استفاده از داکيومنت موجود، این خطوط را داخل فایل ucf قرار میدهیم:

```
NET "GCLK" CLOCK_DEDICATED_ROUTE = FALSE;
```

```
NET "GCLK" LOC = P184;
```

```
NET "TX" LOC = P40;
```

```
NET "DIP[0]" LOC = P171;
```

```
NET "DIP[1]" LOC = P169;
```

```
NET "DIP[2]" LOC = P168;
```

```
NET "DIP[3]" LOC = P167;
```

```
NET "DIP[4]" LOC = P166;
```

```
NET "DIP[5]" LOC = P165;
```

```
NET "DIP[6]" LOC = P162;
```

```
NET "DIP[7]" LOC = P161;
```

## اجرای برنامه بر روی برد fpga:

1. Synthesize
2. Implement design
3. Generate programming

در این سه مرحله گزینه run را میزنیم و در صورتی که مشکل خاصی در برنامه وجود نداشته باشد و به باگ نخوریم به مرحله بعد می‌رویم.

## 4. Impact

با استفاده از این برنامه، فایل باینری ساخته شده را به programmer انتقال می‌دهیم و programmer این برنامه را روی بردهای fpga اجرا میکند.