ازمایش پنجم

موضوع: انتقال سریال جمع دو عدد از دیپ سوییچ به tx به صورت ascii

تاریخ آزمایش: ۱۴۰۲/۸/۹ استاد: مهندس جوادی جواد فرجی (۹۹۵۲۲۰۰۵)


محمد رحمانی (۹۷۵۲۱۲۸۸)

ورودی و خروجی:

ورودی و خروجی ها دقیقا مانند آزمایش قبلی هستند.

پروسس ها:

• ساخت کلاک خروجی برای تشخیص توالی بیت ها:



برای این که بتوانیم به ترتیب بیت ها را بخوانیم و تشخیص دهیم نیاز داریم که یک سری استاندارد ها را رعایت کنیم. یکی از این استاندارد ها اندازه کلاک است که در جلسه توضیح داده شده و باید کلاک خروجی جدیدی بسازیم. برای این کار نیاز به یک پروسس داریم که کلاک جدیدی بر اساس کلاک کنونی بسازد. در اینجا هر ۱۷۵ بار که کلاک کلاک کلاک کنونی بسازد. در اینجا هر ۱۷۵ بار که کلاک کلاک

از ۰ به ۱ تریگر میشود، یک بار مقدار کلاک **CLCK** تغییر میکند. که یک سیگنال در بدنه اصلی برنامه است.

```
process (GCLK)
  variable counter : integer range 0 to 200 := 0;

begin
  if (rising_edge(GCLK)) then
      if counter < 175 then
            counter := counter + 1;
      else
            counter := 0;
            CLCK <= not CLCK;
      end if;
  end process;</pre>
```

• انتقال سریال بیت ها در یک پروسس

برای این کار باید مطابق استاندارد های انتقال سریال، یک بار بیت خروجی را ۰ کنیم که نشان دهنده استارت است. بعد از آن باید ۸ بیت به خروجی بدهیم. خروجی ۹ ام میتواند استاپ باشد که در این صورت باید ۰ باشد و یا میتواند بیت parity باشد که در اینجا استفاده نکردیم.

اما در این آزمایش نیاز است که این کار را سه بار انجام دهیم. دو بار برای کد اسکی عدد های به دست آماده و عدد دیگر برای فرستادن مقدار 10 که به عنوان new line عمل کند.

نکته: در حالت عادی بیت خروجی باید ۱ باشد. به غیر از زمان هایی که نیاز به انتقال سریال داشته باشیم. استارت و استاپ نشان دهنده اغاز و پایان انتقال اطلاعات هستند.

در این پروسس هم از این روش استفاده شده. با استفاده از سوییچ کیس بر روی متغیر counter چند حالت را بررسی میکنیم.

در حالت ۰ و ۹ استارت و استاپ داریم. و بعد از آن دوباره از ۱۰ تا ۲۲ و بعد از آن از ۲۲ تا ۳۳ میشماریم و عدد های مورد نیاز را به خروجی میدهیم.

در دو حالت اخر نیز شمارنده تا ۸۰۰۰۰ می شمارد که هر یک ثانیه یک بار اطلاعات منتقل شوند. این کارها در یک **switch when** انجام می شوند که مانند تصویر زیر است.

```
if (rising_edge(CLCK)) then
                  case counter is
                       when 0 => --start
                           TX <= '0';
                           counter := 1;
                       when 1 =>
                           TX <= Dahgan(0);
                           counter := 2;
                       when 2 =>
                       when 6 =>
                          TX <= '0';
                           counter := 10;
                      when 10 => ...
                       when 13 =>
                      when 15 =>
                       when 21 => "
                      when 22 => --start Enter...
                      when 23 => ...
                      when 24 => ...
                       when 28 => ...
                       when 29 => ...
                      when 30 => ...
                       when 31 => --stop...
                       when 32 => "
                       when 80000 =>
                           TX <= '1';
                           counter := 0;
196
                       when others =>
                           TX <= '1';
                           counter := counter + 1;
```

• به دست آوردن ضرب و رقم یکان و دهگان اعداد خروجی:

در اینجا یک بار ورودی را در متغیر میریزیم و بعد از تبدیل به integer و ضرب کردن، بر اساس مقدار عدد به دست آمده از ضرب دو عدد ورودی، خروجی یکان و دهگان را مشخص میکنیم. این کار به این خاطر انجام شده که نمیتوانستیم از mod و تقسیم استفاده کنیم.

```
≡ a4.vhd
              variable counter: integer range 0 to 1000000:= 0;
              variable A : std logic vector(3 downto 0);
              variable B : std logic vector(3 downto 0);
              variable A_Integer :integer range 0 to 9;
              variable B Integer :integer range 0 to 9;
              variable C1 :integer range 0 to 60;
              variable C2 :integer range 0 to 60;
              variable Yekan : std logic vector(7 downto 0);
              variable Dahgan : std_logic_vector(7 downto 0);
41
              variable C :integer range 0 to 81;
              begin
              A := DIP(7 \text{ downto } 4);
              B := DIP(3 \text{ downto } 0);
              A integer := to integer(unsigned(A));
              B integer := to integer(unsigned(B));
              C := A Integer * B Integer;
              if (c > 79) then
                  C2 := 8;
                  C1 := C - 80;
              elsif(c > 69) then ···
              elsif(c > 59) then ···
              elsif(c > 49) then ···
              elsif(c > 39) then ···
              elsif(c > 29) then ···
              elsif(c > 19) then ···
              elsif(c > 9) then ...
              end if;
              C1 := C1 + 48;
              C2 := C2 + 48;
              Yekan := std_logic_vector(to_unsigned(C1, 8));
              Dahgan := std logic vector(to unsigned(C2, 8));
```

• نمایش اطلاعات خروجی:

در اینجا نیاز داریم اطلاعات سریالی که در خروجی tx آمده را نمایش دهیم. برای این کار از یک مبدل استفاده شده که خروجی را به usb منتقل کنیم تا بتوانیم با استفاده از نرم افزار docklight این خروجی سریال را مشاهده کنیم.

مپ کردن خروجی ها به روی fpga:

برای مپ کردن روی برد های fpga، با استفاده از داکیومنت موجود، این خطوط را داخل فایل ucf قرار میدهیم:

```
NET "GCLK" CLOCK_DEDICATED_ROUTE = FALSE;
NET "GCLK" LOC = P184;
NET "TX" LOC = P40;

NET "DIP[0]" LOC = P171;
NET "DIP[1]" LOC = P169;
NET "DIP[2]" LOC = P168;
NET "DIP[3]" LOC = P167;
NET "DIP[4]" LOC = P166;
NET "DIP[5]" LOC = P165;
NET "DIP[6]" LOC = P162;
NET "DIP[7]" LOC = P161;
```

اجرای برنامه بر روی برد fpga:

- 1. Synthesize
- 2. Implement design
- 3. Generate programming

در این سه مرحله گزینه run را میزنیم و در صورتی که مشکل خاصی در برنامه وجود نداشته باشد و به باگ نخوریم به مرحله بعد میرویم.

4. Impact

با استفاده از این برنامه، فایل باینری ساخته شده را به programmer انتقال میدهیم و programmer این برنامه را روی بردهای fpga اجرا میکند.