

- **Bloques para el encaminamiento y/o transferencia de datos**

- Multiplexor

- Demultiplexor

- Decodificador

- Codificador

- **Bloques para el procesamiento de datos**

- Comparador

- **Bloques para la generación de funciones booleanas**

- ROM

- PLA

- PAL

- **Bloques combinacionales aritméticos**

- Semisumador

- Sumador binario completo


- Sumador serie de n bits

- Sumador paralelo.

Bloques para el encaminamiento y/o transferencia de datos

- Multiplexor


Es un conmutador electrónico que conecta a una única señal de salida, una de las diversas señales de entrada, en función de los valores de las señales de control.



Función de salida

$$\begin{aligned}
 Z = & \left[(\bar{X}_{n-1} \bar{X}_{n-2} \dots \bar{X}_1 \bar{X}_0) * I_0 \right] + \left[(\bar{X}_{n-1} \bar{X}_{n-2} \dots \bar{X}_1 X_0) * I_1 \right] + \\
 & \left[(\bar{X}_{n-1} \bar{X}_{n-2} \dots X_1 \bar{X}_0) * I_2 \right] + \left[(\bar{X}_{n-1} \bar{X}_{n-2} \dots X_1 X_0) * I_3 \right] + \\
 & + \dots + \\
 & \left[(X_{n-1} X_{n-2} \dots X_1 \bar{X}_0) * I_{2^{n-2}} \right] + \left[(X_{n-1} X_{n-2} \dots X_1 X_0) * I_{2^n-1} \right]
 \end{aligned}$$

- Implementación de un multiplexor-2 mediante puertas NAND



Para implementar una función combinacional utilizando multiplexores de **N** señales de selección (MUX-N), debemos aplicar a la función el teorema del desarrollo para **N** variables.

$$f(x_1, x_2, \dots, x_m) = [(\bar{x}_1 * \bar{x}_2 * \dots * \bar{x}_n) * f(0, 0, \dots, 0, x_{n+1}, x_{n+2}, \dots, x_m)] + \\ [(\bar{x}_1 * \bar{x}_2 * \dots * x_n) * f(0, 0, \dots, 1, x_{n+1}, x_{n+2}, \dots, x_m)] + \\ + \dots + \\ [(x_1 * x_2 * \dots * x_n) * f(1, 1, \dots, 1, x_{n+1}, x_{n+2}, \dots, x_m)]$$

- a) Si los residuos obtenidos son constantes o dependen de una sola variable, el proceso ha terminado.
- b) Si los residuos obtenidos dependen de 2 ó más variables, hay que repetir el proceso con cada uno de estos residuos.


Dado un multiplexor de **N** señales de selección (MUX-N), podemos implementar una función de **N+1** variables.

N variables como señales de control.

1 variable en las entradas.

- Demultiplexor

Es un conmutador electrónico que conecta una única señal de entrada a una de las diversas señales de salida, en función de los valores de las señales de control



Funciones de salida

$$z_0 = I (\bar{x}_{n-1} \bar{x}_{n-2} \dots \bar{x}_1 \bar{x}_0)$$


$$z_1 = I (\bar{x}_{n-1} \bar{x}_{n-2} \dots \bar{x}_1 x_0)$$

.....

$$z_{2^n-2} = I (x_{n-1} x_{n-2} \dots x_1 \bar{x}_0)$$


$$z_{2^n-1} = I (x_{n-1} x_{n-2} \dots x_1 x_0)$$

- Implementación de un demultiplexor-2 mediante puertas AND



- Decodificador

Circuito combinacional de n entradas y 2^n salidas, que activa una de estas salidas en función de los valores de entrada.



Funciones de salida:


$$Z_0 = \bar{X}_{n-1} \dots \bar{X}_1 \bar{X}_0$$

$$Z_1 = \bar{X}_{n-1} \dots \bar{X}_1 X_0$$

.....

$$Z_{2^n-1} = X_{n-1} \dots X_1 X_0$$


- Implementación de un decodificador de 2 entradas con puertas AND




- **Codificador**

Sistema combinacional de n entradas y m salidas ($n \leq 2^m$), que efectúa la conversión de un código en otro

Ejp: Codificador de BCD a código 7-segmentos





Comparadores

- Comparador**

Un comparador es un dispositivo combinacional que compara dos números y especifica por medio de tres señales binarias el resultado de la comparación

Datos a comparar:

$$A = a_{n-1}a_{n-2} \dots a_1a_0$$

$$B = b_{n-1}b_{n-2} \dots b_1b_0$$

Resultado de comparación previa:

$$f_n=1, g_n=0, h_n=0 \Rightarrow \text{Previo mayor} \Rightarrow F=1, G=0, H=0$$

$$f_n=0, g_n=1, h_n=0 \Rightarrow \text{Previo igual} \Rightarrow \text{Comparar A,B}$$


$$f_n=0, g_n=0, h_n=1 \Rightarrow \text{Previo menor} \Rightarrow F=0, G=0, H=1$$

Resultado de la comparación:

$$A > B \Rightarrow F=1, G=0, H=0$$

$$A = B \Rightarrow F=0, G=1, H=0$$

$$A < B \Rightarrow F=0, G=0, H=1$$




Un comparador con un número muy grande de bits es en circuito con un gran número de entradas, que resulta difícil de construir mediante tabla de verdad, por lo que se recurre a un método recursivo.

• Comparador de dos bits

$$x_i = 1 \text{ si } a_i > b_i \Rightarrow x_i = a_i \bar{b}_i$$

$$\begin{aligned} y_i = 1 \text{ si } a_i = b_i &\Rightarrow y_i = \bar{a}_i \bar{b}_i + a_i b_i \\ &= \overline{(\bar{a}_i \bar{b}_i) (a_i b_i)} = \overline{(a_i + b_i) (\bar{a}_i + \bar{b}_i)} = \\ &= \overline{(a_i + b_i) \bar{a}_i + (a_i + b_i) \bar{b}_i} = \\ &= \overline{a_i \bar{a}_i + \bar{a}_i b_i + a_i \bar{b}_i + b_i \bar{b}_i} = \\ &= \overline{\bar{a}_i b_i + a_i \bar{b}_i} \end{aligned}$$

$$z_i = 1 \text{ si } a_i < b_i \Rightarrow z_i = \bar{a}_i b_i$$



Definimos

$$\begin{array}{cccccccc}
 a_{n-1} & a_{n-2} & \dots & a_{i+1} & a_i & a_{i-1} & \dots & a_1 & a_0 \\
 b_{n-1} & b_{n-2} & \dots & b_{i+1} & b_i & b_{i-1} & \dots & b_1 & b_0
 \end{array}$$


$$\underbrace{\hspace{10em}}_{f_{i+1}, g_{i+1}, h_{i+1}}$$

$$\underbrace{\hspace{10em}}_{f_i, g_i, h_i}$$

$$\begin{aligned}
 f_i = 1, g_i = 0, h_i = 0 & \quad \text{si} \quad a_{n-1}a_{n-2} \dots a_{i+1}a_i > b_{n-1}b_{n-2} \dots b_{i+1}b_i \\
 f_i = 0, g_i = 1, h_i = 0 & \quad \text{si} \quad a_{n-1}a_{n-2} \dots a_{i+1}a_i = b_{n-1}b_{n-2} \dots b_{i+1}b_i \\
 f_i = 0, g_i = 0, h_i = 1 & \quad \text{si} \quad a_{n-1}a_{n-2} \dots a_{i+1}a_i < b_{n-1}b_{n-2} \dots b_{i+1}b_i
 \end{aligned}$$

Ecuación de recurrencia:

$$\begin{aligned}
 f_i &= f_{i+1} + g_{i+1}x_i & f_n &= 0 \\
 g_i &= g_{i+1} y_i & \text{donde } g_n &= 1 \\
 h_i &= h_{i+1} + g_{i+1}z_i & h_n &= 0
 \end{aligned}$$



Bloques para la generación de funciones booleanas

- ROM

Estructura lógica organizada en N palabras de M bits que contiene:

- a) n entradas binarias x_0, x_1, \dots, x_{n-1}
- b) M salidas binarias z_0, z_1, \dots, z_{M-1}
- c) $N \times M$ elementos de memoria de un bit denotados por m_{ij}

donde:


$$N = 2^n$$

$$i = 0, 1, \dots, N-1$$

$$j = 0, 1, \dots, M-1$$

El sistema está formado por una matriz de celdas organizadas por palabras (filas de celdas a las que se puede acceder separadamente), más un decodificador de direcciones para seleccionar una palabra completa de la memoria.

La palabra seleccionada se coloca en el registro de salida y sus valores serán la salida correspondiente con la entrada fijada.



El comportamiento E/S vendrá dado por:

$$z_j = \sum_{i=0}^{N-1} y_i m_{ij}$$

donde: $\begin{cases} 0 \leq j \leq M-1 \\ y_i \text{ es la salida del decodificador} \\ m_{ij} \text{ es el contenido de la fila } i \text{ columna } j \end{cases}$

$$\begin{pmatrix} m_{0,0} & m_{0,1} & \dots & m_{0,M-1} \\ m_{1,0} & m_{1,1} & \dots & m_{1,M-1} \\ \dots & \dots & \dots & \dots \\ m_{N-1,0} & m_{N-1,1} & \dots & m_{N-1,M-1} \end{pmatrix}$$

$(m_{i,0}, m_{i,1}, \dots, m_{i,M-1})$ representa la palabra i -ésima de la matriz de memoria.

- **PROM (Programmable Read Only Memories)**

Es una memoria ROM que puede ser programada por el fabricante, a petición del usuario.

Una vez programada no se puede volver a programar.

- **EPROM (Erasable PROM)**

Es una memoria PROM que puede ser programada y borrada por el propio usuario.

Para realizar la operación de grabado se utiliza un dispositivo especial (grabador de EPROM), y para borrarlas se someten a radiación ultravioleta (por lo que una vez grabadas deben ser tapadas por un material opaco que las protege de la luz).

- **EEPROM (Electric Erasable PROM)**


Es una memoria PROM que puede ser grabada y borrada por el propio usuario.

La operación de grabado y borrado se realiza simplemente activando unas señales de control en la propia memoria, sin necesidad de ningún dispositivo adicional.

- **PLA (Programmable Logic Arrays)**

Una ROM de N palabras de M bits cada palabra permite implementar M funciones de n variables ($N = 2^n$), pero frecuentemente las funciones a implementar no utilizan todas las combinaciones posibles de entrada, por lo que se desperdicia parte de la ROM.


Una PLA está compuesta por una matriz de términos productos, y una matriz de términos suma.



- **PAL (Programmable Array Logic)**

Es un caso particular de PLA en el que no es programable la matriz de términos suma.

Es el caso más utilizado por su bajo coste y flexibilidad de programación




Bloques combinacionales aritméticos

- Semisumador

x_i	y_i	c_{i+1}	s_i
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

$$c_{i+1} = x_i y_i$$

$$s_i = \bar{x}_i y_i + x_i \bar{y}_i = x_i \oplus y_i$$



• Sumador binario completo

x_i	y_i	c_i	c_{i+1}	s_i
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

		$x_i y_i$			
		00	01	11	10
c_i	0	0	0	1	0
	1	0	1	1	1
		c_{i+1}			


		$x_i y_i$			
		00	01	11	10
c_i	0	0	1	0	1
	1	1	0	1	0
		s_i			

$$c_{i+1} = x_i y_i + y_i c_i + x_i c_i$$


$$s_i = \bar{x}_i \bar{y}_i c_i + \bar{x}_i y_i \bar{c}_i + x_i y_i c_i + x_i \bar{y}_i \bar{c}_i = (\bar{x}_i y_i + x_i \bar{y}_i) \bar{c}_i + (\bar{x}_i \bar{y}_i + x_i y_i) c_i =$$

$$\left\| \begin{aligned} \bar{x}_i \bar{y}_i + x_i y_i &= \overline{(\bar{x}_i \bar{y}_i)(x_i y_i)} = \overline{(x_i + y_i)(\bar{x}_i + \bar{y}_i)} = \\ &= \overline{(x_i + y_i) \bar{x}_i} + \overline{(x_i + y_i) \bar{y}_i} = \overline{x_i \bar{x}_i + \bar{x}_i y_i + x_i \bar{y}_i + y_i \bar{y}_i} = \\ &= \overline{\bar{x}_i y_i + x_i \bar{y}_i} = \overline{x_i \oplus y_i} \end{aligned} \right\| =$$

$$= (x_i \oplus y_i) \bar{c}_i + \overline{(x_i \oplus y_i)} c_i = x_i \oplus y_i \oplus c_i$$




- Sumador completo construido con 2 semisumadores



- **Sumador serie de n bits**

Podemos construir un sumador de n bits, utilizando un *sumador completo* y añadiendo un circuito secuencial, de forma que mediante un reloj, vamos sumando en cada instante de tiempo un par de bits y el acarreo del par anterior.



Ventajas. Tiene bajo coste hardware. (utiliza un sólo sumador completo independientemente de los bits que tenga la palabra que queremos sumar).

Desventajas. Es lento. (el tiempo que tarda en realizar la suma depende del número de bits que tengan las palabras que queremos sumar).

- **Sumador paralelo**

El sumador paralelo realiza simultáneamente la suma de los n bits, y para ello utiliza n sumadores completos

Hay dos tipos de sumadores paralelos


- a) Con generación del acarreo en serie
- b) Con generación del acarreo en paralelo (acarreo anticipado).

- Sumador paralelo con generación del acarreo en serie

Cada sumador completo realiza la suma en función del acarreo de la suma de los bits de peso inferior

El tiempo que se tarda en realizar la suma, viene dado por la suma de los tiempos de propagación de todos los sumadores, y dependerá del número de bits de las palabras que vamos a sumar

Si el tiempo de propagación de un sumador completo es t , para un sumador de n bits tenemos



- **Sumador paralelo con generación del acarreo en paralelo (acarreo anticipado).**

Los acarreos de todas las etapas son generados simultáneamente a partir de x_i , y_i , c_0

Es necesario añadir un hardware adicional, que crece conforme aumenta el número de bits

El tiempo necesario para realizar una suma no depende del tiempo de propagación de los sumadores de 1 bit

