### Prácticas de ensamblador MIPS

Este documento recoge el material necesario para la realización de las prácticas de programación en ensamblador de la asignatura Tecnología de los Computadores. A continuación se presenta un índice con el contenido del documento.

- 1. Introducción y Objetivos
- 2. Simulador MARS
- 3. Programación en ensamblador MIPS
- 4. Ejercicios de laboratorio
- 5. Características del procesador MIPS

### 1. Introducción y Objetivos

Con esta práctica se pretende que el alumno se familiarice con el funcionamiento a nivel ISA (Instruction Set Architecture) de un procesador. Concretamente vamos a utilizar el procesador MIPS (de Microprocessor without Interlocked Pipeline Stages). Para ello al alumno se le presentarán una serie de códigos en ensamblador para que los entienda y depués los vea en ejecución en un simulador. Posteriormente el alumno deberá desarrollar un programa en ensamblador para la resolución de un problema propuesto.

Los objetivos que ser persiguen son:

- Comprender el funcionamiento básico del procesador MIPS
- Familiarizarse con el nivel ISA del procesador MIPS
- Introducción a la programación en ensamblador
- Utilización de un simulador de un procesador a nivel ISA

### 2. Simulador MARS (MIPS Assembler and Runtime Simulator)

Para realizar las prácticas con el ensamblador MIPS, puesto que no podemos acceder a una plataforma con dicho procesador, vamos a utilizar un software emulador del mismo. Dicho software se llama MARS y nos va a permitir:

- cargar y editar programas escritos en ensamblador MIPS
- ejecutar (con opción paso a paso) los programas cargados
- visualizar en todo momento el contenido de los registros del procesador así como de la memoria del sistema simulado

### Descarga e instalación del programa

El programa es multiplataforma puesto que está escrito en lenguaje JAVA. Por tanto para su utilización bastará con descargarlo desde su web (<a href="http://courses.missouristate.edu/KenVollmar/MARS/index.htm">http://courses.missouristate.edu/KenVollmar/MARS/index.htm</a>) y disponer del runtime de JAVA. Una vez descargado, bastará con ejecutar el fichero .jar descargado.

### Descripción del programa

(http://www.thehouseofblogs.com/articulo/mars\_simulador\_e\_ide\_para\_lenguaje\_ensamblador-47369.html)

MARS es un entorno de desarrollo integrado (IDE) ligero para programar en lenguaje ensamblador MIPS, destinado a la educación.


### Ventajas Pedagógicas

**Multiplataforma**: MARS está escrito en lenguaje JAVA, y se distribuye empaquetado en formato .jar por lo que en teoría se puede correr en cualquier computadora que tenga instalada la máquina virtual de Java (JVM).


**Licencia MIT**: Lo que significa que puede usarse sin restricciones; incluyendo usar, copiar, modificar (por lo tanto adaptarlo a necesidades específicas), integrar con otro Software, publicar, sublicenciar o vender copias del Software, y además permitir a las personas a las que se les entregue el Software hacer lo mismo.

A pesar de ser una aplicación que del tipo "Simulación" presenta un interesante comportamiento que guía al aprendiz en el proceso de creación, ensamblaje y ejecución de un programa.


Al iniciar MARS sólo tiene 3 funciones habilitadas en la barra estándar: **new** (crear un archivo vacío), **open** (abrir un archivo ensamblador existente) y **help** (despliega la ayuda).



Al crear o abrir un archivo, se activan las funciones de edición de texto (deshacer, rehacer, cortar, copiar, pegar, buscar/reemplazar), de manejo de archivo (guardar, guardar como..., imprimir) y para la ejecución se activa sólo "assamble" (ensamblar) en el menú "run" (o en el grupo de íconos correspondientes a la ejecución).



Cuando un usuario pulsa "assamble", si el código tiene errores serán mostrados en la ventana "Mars Messages" describiendo el archivo, las líneas y los detalles correspondientes a los errores, si no hay errores se oculta la pestaña "Edit" y se activa la pestaña "Execute", que muestra por separado la vista del segmento de datos en memoria (pudiéndose editar sus valores) y el segmento de código, activándose las funciones de ejecución "Ejecutar", "Ejecutar una sola instrucción" y "Reiniciar", si está en ejecución es posible pausar la corrida o detenerla, incluso es posible retroceder una instrucción.




**Funciones de depuración altamente intuitivas**: Usualmente los IDEs de programación en cualquier lenguaje, agregan una opción de depuración en la que agregan todas las herramientas disponibles para este fin. En MARS están en la barra de herramientas estándar por lo que están disponibles en un sólo paso. Entre ellas están:

- 1. Ejecutar una instrucción.
- 2. Retroceder los cambios de una instrucción ejecutada.
- 3. Pausar la ejecución.
- 4. Detener la ejecución completamente.
- 5. Ajustar la velocidad de ejecución.

Todas esas opciones se complementan con otras funciones más comunes tales como


- 6. Ejecutar.
- 7. Ensamblar (limpia cualquier breakpoint en el programa).
- 8. Reiniciar Registros y Memoria.

Si volvemos a la ventana principal del programa:



- 1. Podemos ver que el tab seleccionado nos muestra que estamos en edición.
- 2. Las acciones típicas de edición y ejecución están disponibles por medio de iconos
- 3. o por medio de menús. Las que están oscurecidas no están disponibles o no se pueden aplicar.
- 4. Editor WYSIWYG para código en lenguaje ensamblador MIPS.

Si cambiamos el tab a ejecución obtenemos esta ventana:




- 1. La pestaña seleccionada nos indica que estamos en modio ejecución
- 2. El código ensamblador se visualiza junto con su dirección, código máquina y la correspondiente línea del fichero fuente (el código fuente y código ensamblador pueden ser diferentes cuando se utilizan pseudo-instrucciones).
- 3. Los valores almacenados en memoria se pueden editar directamente.
- 4. La ventana con los contenidos de la memoria se puede controlar de varias formas: con las flechas siguiente/anterior y con un menú de sitios destacados (tope de la pila, ...).
- 5. Se puede seleccionar las bases decimal y hexadecimal para representar los valores y las direcciones (memoria y registros).
- 6. También se puede acceder a las direcciones de las etiquetas declaradas en el código (main, direcciones de salto, etc...)
- 7. Los valores almacenados en los registros también son editables.
- 8. Se puede poner un punto de ruptura en cualquier instrucción máquina activando su correspondiente checkbox.
- 9. La velocidad de ejecución del programa se puede variar para ver como ocurre la acción de cada instrucción en vez de ver sólo el resultado final.

### Uso básico del simulador MARS


Los ficheros fuente con los que trabaja el programa, son ficheros de texto con extensión .s o .asm que contienen código en ensamblador MIPS. Para editar dichos ficheros utilizaremos el tab Edit de MARS.

También podremos cargar un fichero previamente creado con las opciones del menú File (open) o con el botón de la barra de herramientas. Una vez cargado, el aspecto será similar al de la siguiente figura.



En esa ventana podremos editar el código fuente. Para poder empezar a trabajar con el simulador, deberemos compilar el código ensamblador. Para ello

utilizaremos el botón que automáticamente nos pasará a la ventana de ejecución como la de la siguiente pantalla.




Para ejecutar el programa existen varias opciones:

- El icono ejecuta el programa hasta el final.
- El icono resetea el programa y el simulador a sus valores iniciales. El contenido de la memoria será el especificado por el programa y el de los registros será generalmente cero.
- El icono ejecutará una instrucción cada vez. Esto nos ayudará a ver la evolución de los registros y de la memoria paso a paso. La instrucción a

ejecutar aparecerá resaltada en el código. Su complementario es deshace los cambios producidos por la última instrucción (undo).

La siguiente figura muestra con un poco más de detalle la ventana que muestra el segmento de texto (código):




- La primera columna (**Bkpt**) son los checkbox para establecer los puntos de ruptura (breakpoints).
- La siguiente columna (**Address**) especifica la dirección de memoria dónde ha sido almacenada la instrucción.
- La tercera columna (**Code**) muestra el código máquina asociado a cada instrucción en ensamblador.
- A continuación tenemos la columna (**Basic**) que muestra la representación en ensamblador de la instrucción máquina de la columna code.
- Por último tenemos la columna (Source) que muestra el código fuente original incluidos comentarios. Podemos observar como algunas instrucciones del código original han sido transformadas en varias instrucciones máquina.

Así por ejemplo, la línea resaltada que sería la próxima instrucción a ejecutar (paso a paso) nos indica que:

- la instrucción ha sido cargada en la posición de memoria 0x004000C
- el código máquina de la instrucción (32 bits) es 0x3C011001
- la instrucción ensamblador asociada es: lui \$1, 0x1001
- la instrucción ensamblador original de la que se deriva la anterior sería: lw \$9, dato2(\$0)

La ventana para inspeccionar la memoria (**Data Segment**) muestra el segmento de datos del programa, la pila y el espacio del kernel (sistema operativo), etc. El que nos interesa por ahora es el segmento de datos del usuario (.data). En la siguiente imagen vemos un ejemplo de segmento de datos:



### Vemos varias columnas:

- La primera columna nos muestra la dirección base de memoria que representa la fila
- El resto de columnas muestran el contenido de memoria de la posición base más el desplazamiento especificado en la columna (Value(+desp))

Así, en el ejemplo, la primera dirección visualizada es la 0x10010000, cuyo contenido sería 0x00000002 (primera columna Value(+0)). La siguiente columna muestra un valor de 0x00000005 correspondiente a la dirección 0x10010004 (la dirección base de la fila 0x10010000 más el desplazamiento correspondiente a la columna (+4))

### 3. Programación en ensamblador MIPS

Para programar en ensamblador MIPS además de conocer las instrucciones disponibles (tanto su significado como su nomenclatura), se tienen que conocer una serie de reglas sintácticas y léxicas que debe respetar todo fichero con un programa en ensamblador para que pueda ser entendido por el compilador.

Para programar en ensamblador de una manera cómoda y sencilla se tienen que utilizar etiquetas y directivas para el compilador.

Las **etiquetas** Identifica una instrucción, su valor es la posición en memoria de dicha instrucción.

Las **directivas** sirven para dar estructura al programa (.data, .text) y para definir tipos de datos (.byte, .word, .ascii, ...).

La estructura de un programa en ensamblador consta de una serie de variables que empiezan con la directiva .data y de una serie de instrucciones consecutivas que empiezan por la directiva .text.

En el apartado .data, la declaración de variables cada línea está formada por:

- una etiqueta (seguida de ":")
- una directiva de definición de datos
- los datos
- comentarios (comenzando por "#")

### Por ejemplo:

```
.data
micadena: .ascii "cadena ejemplo" # caracteres
palabra: .word 50  # esto ocupa 4 bytes
vectorW: .word 2,6,9,1  # 4 posiciones de 4 bytes consecutivas
vectorB: .byte 3,5,7  # esto ocupa 3 bytes
bloque: .space 30  # 30 bytes no inicializados
```

En el apartado .text, se escriben las instrucciones que forman el programa. Cada línea está formada por:

- una etiqueta (opcional)
- un mnemónico (identifica la instrucción)
- operandos
- comentarios (si existe comienza por '#')

### Por ejemplo:

```
main: lw $8, dato1($0) # cargamos dato1 en registro $8
```

A continuación tenemos el código completo de un programa que suma dos variables (dato1 y dato2) y el resultado lo almacena en otra variable (sum):

```
.data
dato1: .word 2  # Primer dato a comparar
dato2: .word 5  # Segundo dato a comparar
sum: .word 0  # Variable para almacenar la suma

.text
main: lw $8, dato1($0)  # cargamos el primer dato en el registro $8
        lw $9, dato2($0)  # cargamos el segundo dato en el registro $9
        add $10, $8, $9  # sumamos los registros y el resultado va a $10
        sw $10, sum($0)  # almacenamos el resultado ($10) en sum
fin: li $2, 10  # cargamos parámetro necesario para syscall
        syscall  # llamada al sistema que termina un programa
```

### 4. Ejercicios de laboratorio

### Ejercicio 1.

Carga el programa *Suma.s* en el simulador *MARS.* Inspecciona el segmento del texto y de los datos. Contesta a las siguientes cuestiones:

1. ¿En qué posición de memoria se ha cargado la primera instrucción de tu programa (la etiquetada con main)?

main	

2. ¿Que posición de memoria se le ha asociado a las variables?

dato1	
dato2	
sum	

3. ¿Por qué la instrucción 1w \$9, dato2(\$0) se ha descompuesto en tres?

4. Codifica en binario la instrucción add \$10, \$8, \$9 (puedes consultar los formatos de instrucción al final de este documento).

Binario	Hexadecimal

Comprueba que tu codificación coincide con la que aparece en el simulador.

Ejecuta el programa completo y comprueba que en la variable sum se ha cargado el correspondiente valor (suma de dato1 y dato2).

Vuelve a ejecutar el programa pero ahora paso a paso y ve comprobando la correcta ejecución de todas las instrucciones que lo componen (mirando como cambia el contenido de los registros y/o memoria implicados en cada una). Cambia el valor de las variables y ejecuta el código para ver los nuevos resultados.

### Ejercicio 2.

Carga el programa *Maximo.s* en el simulador. Este código va a escribir en la variable *max* el valor máximo contenido en las variables *dato1* y *dato2*. Para entender el código deberás repasar el significado y funcionamiento de las instrucciones *slt* y *beq.* 

Ejecuta el programa paso a paso y observa como se comporta el código para conseguir su objetivo. Cambia el valor de los datos para forzar que se comporte de manera distinta.

### Ejercicio 3.

Carga el programa *SumaVector.s* que como su nombre indica realiza la suma de todos los valores almacenados en un vector. La variable *tam* indica el tamaño del vector, *datos* contiene los valores del vector y *res* contendrá el resultado de la suma.

A continuación aparece el código fuente, comenta al lado de cada instrucción que sentido tiene en el código (para conseguir el objetivo de sumar todos los valores de un vector):

```
.data
tam: .word 8
datos: .word 2, 4, 6, 8, -2 -4, -6 -7
       .word 0
res:
.text
main: lw $8, tam($0)
       la $<mark>9,</mark> datos
       sub $11, $11, $11
loop: lw $10, 0($9)
       add $11, $11, $10
       addi $9, $9, 4
       addi $8, $8, −1
       beq $8, $0, salir
       i loop
salir: sw $11, res($0)
       li $2, 10
       syscall
```

Ejecuta el código y comprueba su correcto funcionamiento. Cambia los valores del vector (tamaño incluido) y comprueba que sigue funcionando correctamente. Fíjate especialmente en aquellas instrucciones necesarias para el control del bucle.

En cuanto a la implementación del bucle, ¿Tú lo habrías hecho de la misma forma? ¿Se te ocurre otra forma de hacerlo?

### Ejercicio 4.

Copia el código anterior con el nombre MaximoVector.s y modifícalo para que en vez de sumar los elementos del vector *datos*, lo que almacene en *res* sea el valor máximo encontrado en dicho vector.

Ejecuta el código que has creado y comprueba su correcto funcionamiento. Haz varias pruebas cambiando el tamaño y los valores almacenados en el vector.

### 5. Características del procesador MIPS

### Características del procesador MIPS

Se trata de un procesador de 32 bits:

- Registros de 32 bits
- ALU con operandos de 32 bits
- Ancho de los buses de 32 bits


Tiene un conjunto de 32 registros de propósito general visibles por el programador.

Instrucciones de tamaño fijo de 32 bits (1 palabra).

Organización de la memoria:

- Se organiza en palabras de 4 bytes (32 bits)
- Direccionamiento a nivel de byte:
  - Dos palabras de 32 bits consecutivas en memoria están separadas por 4 posiciones. Así por ejemplo si la primera de dos instrucciones MIPS consecutivas (que ocupan cada una 1 palabra) estuviera en la posición de memoria  $100_{(16)}$  la siguiente instrucción estaría en la posición  $104_{(16)}$ .
  - Todas las instrucciones están en direcciones múltiplo de 4 (los dos bits menos significativos serán 00)
  - Las instrucciones deben estar en posiciones alineadas: PC (32 bits) se incrementará de 4 en 4
- Número de bytes en la memoria: 232
- Número de palabras en la memoria:  $2^{32}/4 = 2^{30}$

### **MEMORIA**



# CUADRO RESUMEN DEL LENGUAJE ENSAMBLADOR BÁSICO DEL MIPS-R2000

CARGA	ARITMÉTICAS	COMPARACIONES
lw rt,dirección Carga palabra	add rd, rs, rt Suma R	slt rd, rs, rt Activa si menor R
Carga los 32 bits almacenados en la palabra de memoria	Suma el contenido de los registros rs y rt, considerando el	Pone el registro rd a 1 si rs es menor que rt y a 0 en caso
especificada por dirección en el registro rt.	signo. El resultado se almacena en el registro rd	contrario
lw \$s0, 12(\$a0) # \$s0 $\leftarrow$ Mem[ 12 + \$a0 ]	add \$t0, \$a0, \$a1 # \$t0 <\$a0 + \$a1	stt \$t0, \$a0, \$a1 # if (\$a0 < \$a1) \$t0 <- 1
Ib rt, dirección Carga byte y extiende signo I	addu rd, rs, rt Suma sin signo R	# else \$t0 ← 0
Carga los 8 bits almacenados en el byte de memoria	Suma el contenido de los registros rs y rt, sin considerar el	slti rt, rs, inm Activa si menor con inmediato I
especificado por dirección en el LSB del registro rt y	sultado	Pone el registro rt a 1 si rs es menor que el dato inmediato
extiende el signo	addu \$t0, \$a0, \$a1 # \$t0 ←\$a0 + \$a1	inm y a 0 en caso contrario
lb \$s0, 12(\$a0) # \$s0(70) ← Mem[ 12 + \$a0 ] <sub>(1byte)</sub>	subrd, rs, rt Resta R	slti \$t0, \$a0, -15
# \$s0(318) ← \$s0(7)	Resta el contenido de los registro rs y rt considerando el	# else \$t0 ← 0
Ibu rt, dirección Carga byte y no extiende signo	esultado	seq rdest, rsrc1, rsrc2 Activa si igual PS
Carga los 8 bits almacenados en el byte de memoria	sub \$t0, \$a0, \$a1 # \$t0 <\$a0 - \$a1	g
especificado por dirección en el LSB del registro rt sin	subu rd, rs, rt Resta sin signo R	caso contrario
extender el signo	Resta el contenido de los registros rs y rt, sin considerar el	sea \$t0, \$a0, \$a2 # if (\$a0 == \$a2) \$t0 ← 1
Ibu \$s0, 12(\$a0) # \$s0 $\leftarrow$ 0x000000(Mem[ 12 + \$a0])(1byte)	signo. El resultado se almacena en el registro r.	
Ih rt, dirección Carga media palabra y ext. signo	subu \$t0, \$a0, \$a1 # \$t0 <-\$a0 - \$a1	ene refect rere? Active si mavor o inual
Carga media palabra (16 bits) almacenada en la media	addi rt, rs, valor Suma inmediata	rdest a 1 si rsrc1 es mayor o idi
palabra de memoria especificada por la dirección en la	Suma el contenido del registro rs con el valor inmediato,	v a 0 en caso contrario
parte baja del registro rt y extiende el signo	considerando el signo. El resultado se almacena en el	cap 4th 8ah 8ah 8ah 4 th 8ah >= 8ah 8th / 1
Ih \$s0, 12(\$a0) # \$s0 (150)← Mem[ 12 + \$a0 ] <sub>(2bytes)</sub>	registro rt.	
# \$50 (3116) \leftarrow \$50(15)	addi \$t0, \$a0, -24 # \$t0 ←\$a0 + (-24)	0 → 010 ± 0
Ihu rt. dirección Carga media palabra y no ext. signo	addiu rt. rs. valor Suma inmediata sin signo	sgt rdest, rsrc1, rsrc2, Activa si mayor PS
Carga media palabra (16 bits) almacenada en la media	Suma el contenido del registro rs con el valor inmediato,	Pone el registro rdest a 1 si rsrc1 es mayor que rsrcz y a 0
palabra de memoria especificada por la dirección en la	sin considerar el signo. El resultado se almacena en el	611 Ca3 CO111 and C 2 C C C C C C C C C C C C C C C C C
parte baja del registro rt y no extiende el signo	registro rt.	
Ihu \$s0, 12(\$a0) # \$s0← 0x0000Mem[ 12 + \$a0 ]) <sub>(2bytes)</sub>	addiu \$t0, \$a0, 24  # \$t0 ←\$a0 + 24	# else \$t0 ← 0
la reg, dirección Carga dirección PS	mult rs, rt Multiplicación R	sle rdest, rsrc1, rsrc2 Activa si menor o igual PS
a la	Multiplica el contenido de los registros rs y rt. Los 32 MSB	Pone el registro rdest a 1 strstci es menor o igual que istaz
la \$s0, VAR # \$s0← dir. asociada a etiqueta VAR	del resultado se almacenan en el registro HI y los 32 LSB	clo @th @an @an @an # # / @an / - @an / - # # / @an / - # / # # / @an / - # / # # / @an / - # / # / # / # / # / # / # / # / # /
lui rt, dato Carga inmediata superior I	<u>ē</u> g	
ga el d	mult \$s0, \$s1 # \$HI <-(\$s0 * \$s1) (3116)	# else \$10 ← 0
lui \$s0, 12  # \$s0(3116) ← 12	# \$LO<-(\$s0 * \$s1) (150)	sne rdest, rsrc1, rsrc2 Activa si no igual PS
# \$s0(150) ← 0×0000	div rs, rt División R	Pone el registro fdest a 1 si fsrc1 es diferente de fsrc2 y a U
li reg, dato Carga inmediato PS	Divide el registro rs por el rt. El cociente se almacena en LO	She \$10 \$3 (\$3 = 1 0 \$3 ) # # 6 \$3 (\$40 7 7 1 8 8 2 )
Carga el dato inmediato en el registro reg.	l resto	
li \$s0, 12  # \$s0 ← 12	div \$50, \$51 # \$LO <- \$50 / \$51	n → nie eise #
	# \$HI ← \$s0 % \$s1	

# CUADRO RESUMEN DEL LENGUAJE ENSAMBLADOR BÁSICO DEL MIPS-R2000

### sh \$s0, 12(\$a0) # Mem[ 12 + \$a0 ] ←\$s0(15..0) sh rt, dirección Almacena media palabra sb \$s0, 12(\$a0) # Mem[ 12 + \$a0 ] $\leftarrow \$s0(7..0)$ sb rt, dirección Almacena byte sw rt, dirección Almacena palabra sw \$s0, 12(\$a0) # Mem[ 12 + \$a0 ] ←\$s0 indicado por dirección Almacena el LSB del registro en el byte media palabra de memoria indicada por dirección. Almacena en los 16 bits de menos peso del registro en la memoria indicada por dirección Almacena el contenido del registro rt en la palabra de de memoria sr!

### andi \$t0, \$a0, 0xA1FF and \$t0, \$a0, \$a1 and rd, rs, rt andi rt, rs, inm AND con inmediato LÓGICAS almacena en rt. extendiento ceros, y el registro rs. Operación AND bit a bit entre el dato inmediato, resultado se almacena en rd Operación AND bit a bit entre los registros rs y rt. AND entre registros # \$t0 ←\$a0 & (0x0000A1FF) # \$t0 ←\$a0 & \$a1 El resultado se Z Ш

ori rt. rs. inm	or \$t0, \$a0, \$a1	resultado s	Operación	טו ומ, וא, ונ
OR con inmediato	# \$t0 ←\$a0   \$a1	resultado se almacena en rd	Operación OR bit a bit entre los registros rs y rt. E	ON entre registros
	àa1		registros rs y rt. E	7

ori rt, rs, inm	OR con inmediate	n in	ne	diato					-	
Operación OR bit a bit entre el	유	<u>þ</u>	а	b <u>:</u>	entre	<u>o</u>	dato	O	dato inmediato,	Ĭ,
extendiendo ceros, y el registro rs. I	lo cer	S,	~	<u>е</u>	egistro	ંડ	Ш	ВЭ	El resultado se	se
almacena en rt.	en rt.									

ori \$t0, \$a0, 0xA1FF

# \$t0 ←\$a0 | (0x0000A1FF)

MOVIMIE	MOVIMIENTO ENTRE REGISTROS	
mfhi rd	mueve desde HI R	
	Transfiere el contenido del registro HI al registro rd.	
mfhi \$t0	#\$t0 ← HI	
mflo rd	mueve desde LO R	
	Transfiere el contenido del registro LO al registro rd.	
mflo \$t1	#\$t1 ← LO	

# FORMATO DE LAS INSTRUCCIONES

inm(16 bits)	÷	rt(5bits)	rs(5bits)	inst(6bits) rs(5bits) rt(5bits)
				tipo I
inst(6 bits)   rs(5bits)   rt (5bits)   rd( 5bits)   shamt(5bits)   co (6bits)	rd(5bits) sh	rt (5bits)	rs(5bits)	inst(6 bits)
				tipo <b>R</b>

DESPLAZAMIENTO	ПО
sll rd, rt, shamt	sll rd, rt, shamt Desplamiento logico a la izquierda R
Desplaza	Desplaza el registro rt a la izquierda tantos bits como
indica shamt	mt
sll \$t0, \$t1, 16	sll \$t0, \$t1, 16  #\$t0 ← \$t1 << 16
srl rd, rt, shamt	srl rd, rt, shamt Desplazamiento lógico a la derecha R
Desplaza	Desplaza el registro rt a la derecha tantos bits como indica
shamt.	
srl \$s0,\$t1, 4	#\$s0 ← \$t1 >> 4
sra rd, rt, shamt	sra rd, rt, shamt Desplaz. aritmético a la derecha R
Desplaza	Desplaza el registro rt a la derecha tantos bits como indica
shamt. Lo	shamt. Los bits MSB toman el mismo valor que el bit de
signo de rt	signo de rt. El resultado se almacena en rd
sra \$s0,\$t1, 4	#\$s0 ← \$t1 >> 4
	# \$s0(3128) ← \$t1(31)

SALTOS INCONDICIONALES
j dirección Salto incondicional J
Salta a la instrucción apuntada por la etiqueta dirección
j finbucle #\$pc ← dirección etiqueta finbucle
jal dirección Saltar y enlazar J
Salta a la instrucción apuntada por la etiqueta dirección y
almacena la dirección de la instrucción siguiente en \$ra
jal rutina #\$pc ← dirección etiqueta rutina
# \$ra ← dirección siguiente instrucción
jr rs Saltar a registro R
Salta a la instrucción apuntada por el contenido del
registro rs.
jr\$ra #\$pc←\$ra

Salta a etiq
2
+14
ble \$t0, \$t1, DIR
ble reg1, reg2, etiq
bgt \$t0, \$t1, DIR
bgt reg1, reg2, etiq
bge \$t0, \$t1, DIR
bge reg1, reg2, etiq
bne \$t0, \$t1, DIR
bne rs, rt, etiqueta
bltz \$t1, ETQ
bltz rs, etiqueta
blez \$t1, ETQ
blez rs, etiqueta
bgtz \$t0, SLT
bgtz rs, etiqueta
bgez \$t0, SLT
bgez rs, etiqueta
beq \$t0, \$t1, DIR
beq rs, rt, etiqueta
SALTOS CONDICIONALES

### MIPS32® Instruction Set Quick Reference

RD
RS, RT
RA
PC
ACC
Lo, HI
#

R2
potitied

ACCUMULATOR LOW (ACC3:0) AND HIGH (ACC63:32) PARTS SIGNED OPERAND OR SIGN EXTENSION

DESTINATION REGISTER
SOURCE OPERAND REGISTERS
RETURN ADDRESS REGISTER (R31)
PROGRAM COUNTER
64-BIT ACCUMULATOR
ACCUMULATOR LOW (ACC316) AND HIG
SIGNED OPERAND OR SIGN EXTENSION
UNSIGNED OPERAND OR ZERO EXTENSI
CONCATENATION OF BIT HELDS
MIPS32 Relays 2 nnstruction
ASSEMBLER PSEUDO-INSTRUCTION - UNSIGNED OPERAND OR ZERO EXTENSION
- CONCATENATION OF BIT FIELDS
- MIPS32 RELEASE 2 INSTRUCTION
- ASSEMBLER PSEUDO-INSTRUCTION

PLEASE REFER TO "MIPS32 ARCHITECTURE FOR PROGRAMMERS VOLUME II: THE MIPS32 INSTRUCTION SET" FOR COMPLETE INSTRUCTION SET INFORMATION.

	Arith	ARITHMETIC OPERATIONS
ADD	$R_D$ , $R_S$ , $R_T$	$R_D = R_S + R_T$ (OVERFLOW TRAP)
ADDI	RD, Rs, CONST16	$R_D = R_S + const 16^{\pm}$ (overflow trap)
ADDIU	RD, Rs, CONST16	$R_D = R_S + const 16^{\pm}$
ADDU	$R_D$ , $R_S$ , $R_T$	$R_D = R_S + R_T$
CLO	RD, Rs	$R_D = C_{OUNT}L_{EADING}O_{NES}(R_S)$
CLZ	RD, Rs	$R_D = C_{OUNT}L_{EADING}Z_{EROS}(R_S)$
AJ	Rd, label	$R_D = A_{DDRESS}(L_{ABEL})$
LI	Rd, imm32	$R_D = IMM32$
LUI	RD, CONST16	$R_D = CONST16 << 16$
MOVE	RD, Rs	$R_D = R_S$
NEGU	RD, Rs	$R_D = -R_S$
SEB <sup>R2</sup>	RD, Rs	$R_D = R_{S7,0}^{\pm}$
SEH <sup>R2</sup>	$R_D$ , $R_S$	$R_D = R_{S_{150}}^{\pm}$
SUB	RD, RS, RT	$R_D = R_S - R_T$ (OVERFLOW TRAP)
SUBU	$R_D$ , $R_S$ , $R_T$	$R_D = R_S - R_T$

	SHIFT AN	Shift and Rotate Operations
$ROTR^{\text{\tiny R2}}$	Rd, Rs, впs5	$R_D = R_{SBITSS-1:0} :: RS_{31:BITSS}$
$ROTRV^{\text{\tiny R}}$	$ROTRV^{R2}$ $R_D$ , $R_S$ , $R_T$	$R_D = R_{S_{RT4;0-1,0}} :: R_{S_{31:RT4,0}}$
SLL	Rd, Rs, shift5	$R_D = R_S << shift 5$
SLLV	Rd, Rs, Rt	$R_D = R_S << R_{\mathrm{T4.0}}$
SRA	Rd, Rs, shift5	$R_D = R_S^* >> shift 5$
SRAV	$R_D$ , $R_S$ , $R_T$	$R_D = R_{S^{\pm}} >> R_{T_{4,0}}$
SRL	Rd, Rs, shift5	$R_D = R_S^{\varnothing} >> shift 5$
SRLV	RD, RS, RT	$R_D = R_S^{\varnothing} >> R_{T_{4,0}}$

	~
	$\circ$
۲	_
	٠,
٠	<
	<b>⊣</b> :
ı	┍.
ſ	TO.
٦	<u></u>
	ュ
	_
	-
	$(\cap)$
	9
	٠.
	N
	$\overline{}$
	⋍
	$\circ$
	$\sim$
	•••
	-
	~
	⊨
	_
	ᇁ
	_ ~
	ഗാ
	_
	CD.
	0
	÷
	_
	=
	$\overline{}$
	◡.
	=
	0
(	m
,	盔.
	0
	S
٩	•
	_
	Inc
	_
	co.
	•
	κ.
	二
	_
	_
	⇉.
	Ξ.
(	JΩ
	ъ
	≓
	'n
	٠.
	Η.
	ര
	ìá
	×
	<u>u</u>
	⇁
	<
	oi.
	×
	·
	•

	LOGICAL AND	LOGICAL AND BIT-FIELD OPERATIONS
AND	Rd, Rs, Rt	$R_D = R_S \& R_T$
ANDI	RD, Rs, CONST16	$R_D = R_S \& const 16^{\varnothing}$
$\mathrm{EXT}^{\mathrm{R2}}$	RD, Rs, P, S	$R_{S} = R_{Sp_{+}S,1;p}^{\varnothing}$
$ ext{INS}^{ ext{R2}}$	$R_D, R_S, P, S$	$R_{D_{P+S-1:P}} = R_{S_{S-1:0}}$
NOP		No-op
NOR	$R_D, R_S, R_T$	$R_D = \sim (R_S \mid R_T)$
NOT	$R_D, R_S$	$R_D = \sim R_S$
OR	RD, RS, RT	$R_D = R_S \mid R_T$
ORI	RD, Rs, CONST16	$R_D = R_S \mid const 16^{\varnothing}$
WSBH <sup>R2</sup> RD, Rs	RD, RS	$R_D = R_{S_{23:16}} :: R_{S_{31:24}} :: R_{S_{7:0}} :: R_{S_{15:8}}$
XOR	RD, RS, RT	$R_D = R_S \oplus R_T$
XORI	Rd, Rs, const16	$R_D = R_S \oplus const16^{\varnothing}$

0	ONDITION TESTING AN	CONDITION TESTING AND CONDITIONAL MOVE OPERATIONS
NAOW	RD, Rs, RT	IF $R_T \neq 0$ , $R_D = R_S$
ZVOM	RD, RS, RT	IF $R_T = 0$ , $R_D = R_S$
SLT	$R_D$ , $R_S$ , $R_T$	$R_D = (R_S^{\pm} < R_{T}^{\pm}) ? 1 : 0$
ITAS	RD, Rs, CONST16	$R_D = (R_S^{\pm} < CONST16^{\pm}) ? 1 : 0$
SLTIU	Rd, Rs, const16	$R_D = (Rs^{\varnothing} < CONST16^{\varnothing}) ? 1 : 0$
SLTU	$R_D, R_S, R_T$	$R_D = (Rs^{\varnothing} < R_T^{\varnothing}) ? 1 : 0$
	Милприх	Multiply and Divide Operations
DIV	Rs, RT	$L_{O}=R_{S^{\pm}}/R_{T^{\pm}};H_{I}=R_{S^{\pm}\;MOD}R_{T^{\pm}}$
DIVU	Rs, RT	$L_0 = R_S^{\varnothing} / R_T^{\varnothing}; H_I = R_S^{\varnothing} \mod R_T^{\varnothing}$
MADD	Rs, RT	$A_{CC} += R_S^{\pm} \times R_T^{\pm}$
MADDU	Rs, RT	$A_{CC} += R_S^{\varnothing} \times R_T^{\varnothing}$
MSUB	Rs, RT	$Acc = Rs^{\pm} \times Rr^{\pm}$
MSUBU	Rs, RT	$Acc -= Rs^{\varnothing} \times Rr^{\varnothing}$
MUL	RD, RS, RT	$R_D = R_S^{\pm} \times R_T^{\pm}$
MULT	Rs, RT	$Acc = Rs^{\pm} \times Rr^{\pm}$
UTTUM	Rs. RT	$A_{CC} = R_S^{\varnothing} \times R_T^{\varnothing}$

JALR  $\Xi$ 

Ro, Rs Rs

 $R_D = PC + 8$ ; PC = Rs

PC = Rs

C	ONDITION $oldsymbol{T}$ ESTING AN	CONDITION TESTING AND CONDITIONAL MOVE OPERATIONS
IOVN	$R_D, R_S, R_T$	IF $RT \neq 0$ , $RD = RS$
ZVOI	$R_D, R_S, R_T$	IF $R_T = 0$ , $R_D = R_S$
LT	$R_D, R_S, R_T$	$R_D = (R_S^{\pm} < R_T^{\pm}) ? 1 : 0$
LTI	Rd, Rs, const16	$R_D = (R_S^{\pm} < CONST16^{\pm}) ? 1 : 0$
LTIU	Rd, Rs, const16	$R_D = (Rs^{\varnothing} < \text{const} 16^{\varnothing}) ? 1 : 0$
LTU	$R_D, R_S, R_T$	$R_D = (R_S^{\varnothing} < R_T^{\varnothing}) ? 1 : 0$
	Митри	MITTIPLY AND DIVIDE OPERATIONS
W	Rs, RT	$L_0 = R_S^{\pm} / R_T^{\pm}; H_I = R_S^{\pm} \text{ mod } R_T^{\pm}$
IVU	Rs, RT	$L_0 = R_S^{\varnothing} / R_T^{\varnothing}$ ; $H_I = R_S^{\varnothing} \mod R_T^{\varnothing}$
(ADD	Rs, RT	$A_{CC} += R_S^{\pm} \times R_T^{\pm}$
IADDU	Rs, RT	$Acc += Rs^{\varnothing} \times Rr^{\varnothing}$
1SUB	Rs, RT	$A_{CC} = R_S^{\pm} \times R_T^{\pm}$
<b>I</b> SUBU	Rs, RT	$Acc = Rs^{\varnothing} \times Rr^{\varnothing}$
IUL	RD, Rs, RT	$R_D = R_S^{\pm} \times R_T^{\pm}$
IULT	Rs, RT	$Acc = Rs^{\pm} \times Rr^{\pm}$
ULTU	Rs, RT	$Acc = Rs^{\varnothing} \times Rr^{\varnothing}$

	ACCUMULAT	ACCUMULATOR ACCESS OPERATIONS
MFHI	$R_D$	$R_D = H_1$
MFLO RD	$R_D$	$R_D = L_O$
MTHI Rs	Rs	$H_I = R_S$
MTLO Rs	Rs	$L_0 = R_S$

	JUMPS AND BRANC	JUMPS AND BRANCHES (NOTE: ONE DELAY SLOT)
В	оя18	PC += OFF 18*
TAB	OFF 18	$R_A = PC + 8$ , $PC += OFF18^{\pm}$
ОЗВ	Rs, Rt, off18	IF Rs = RT, PC += OFF $18^{\pm}$
ZOEB	Rs, off18	IF Rs = 0, PC += $_{OFF}18^{\pm}$
BGEZ	Rs, off18	IF Rs $\geq 0$ , PC += OFF $18^{\pm}$
BGEZAL Rs, off18	Rs, off18	$R_A = PC + 8$ ; IF $R_S \ge 0$ , $PC += OFF18^{\pm}$
BGTZ	Rs, off18	IF Rs > 0, PC += $_{OFF}18^{\pm}$
BLEZ	Rs, off18	IF Rs $\leq 0$ , PC $+= OFF18^{\pm}$
BLTZ	Rs, off18	IF Rs < 0, PC += OFF $18^{\pm}$
BLTZAL	Rs, off18	$R_A = PC + 8$ ; IF $R_S < 0$ , $PC += OFF18^{\pm}$
BNE	Rs, RT, off18	IF Rs $\neq$ RT, PC $+=$ OFF18 $^{\pm}$
BNEZ	Rs, off18	IF Rs $\neq$ 0, PC += OFF18*
J	ADDR28	$PC = PC_{31:28} :: ADDR 28^{\varnothing}$
JAL	ADDR 28	$R_A = PC + 8$ ; $PC = PC_{31:28} :: ADDR28^{\varnothing}$

LB LBU LHU LHU LHU LWL LWL LWR SB SB	RD, OFF 16(RS) RS, OFF 16(RT)	Load and Store Operations         (Rs) $R_D = MEM8(Rs + opf16^{\circ})^{\circ}$ (Rs) $R_D = MEM8(Rs + opf16^{\circ})^{\circ}$ (Rs) $R_D = MEM16(Rs + opf16^{\circ})^{\circ}$ (Rs) $R_D = MEM16(Rs + opf16^{\circ})^{\circ}$ (Rs) $R_D = MEM32(Rs + opf16^{\circ})^{\circ}$ (Rs) $R_D = MEM32(Rs + opf16^{\circ})$ (Rs) $R_D = LoadWordReit(Rs + opf16^{\circ})$ <
LWR	RD, OFF16(Rs)	$R_D = L_{OAD}W_{ORD}R_{IGHT}(R_S + off 16^*)$
SB	Rs, off16(Rt)	$MEM8(RT + OFF16^{\pm}) = RS_{7:0}$
HS	Rs, off16(Rt)	$\text{MEM}  16 (\text{RT} + \text{OFF}  16^{\circ}) = \text{Rs}_{15:0}$
WS	Rs, off16(Rt)	$MEM32(RT + OFF16^{\pm}) = Rs$
SWL	Rs, off16(Rt)	StoreWordLeft(Rt + off1 $6^{\pm}$ , Rs)
SWR	Rs, off16(Rt)	StoreWordRight(Rt + off16*, Rs)
ULW	RD, off16(Rs)	$R_D = UNALIGNED\_MEM32(Rs + off16^{\pm})$
WSU	Rs, off16(Rt)	UNALIGNED_MEM $32(R_T + off16^*) = R_S$

A TOMIC READ-A	ATOMIC READ-MODIFY-WRITE OPERATIONS
RD, OFF16(Rs)	$R_D = \text{MEM}32(R_S + \text{OFF}16^{\pm}); LINK$
RD, OFF16(Rs)	IF ATOMIC, MEM $32(Rs + off 16^{\pm}) = R_D$ ; $R_D = A_{TOMIC}$ ? 1:0

SC LT

MD00565 Revision 01.01

		REGISTERS
0	zero	Always equal to zero
1	at	Assembler temporary; used by the assembler
2-3	v0-v1	Return value from a function call
4-7	a0-a3	First four parameters for a function call
8-15	t0-t7	Temporary variables; need not be preserved
16-23	20-s7	Function variables; must be preserved
24-25	t8-t9	Two more temporary variables
26-27	k0-k1	Kernel use registers; may change unexpectedly
28	dS	Global pointer
29	ds	Stack pointer
30	fp/s8	Stack frame pointer or subroutine variable
31	ra	Return address of the last subroutine call

DEFAULT C CALLING CONVENTION (032)

## Stack Management

- The stack grows down.
- Subtract from \$sp to allocate local storage space.
- Restore \$sp by adding the same amount at function exit.
  - Modify \$sp only in multiples of eight. • The stack must be 8-byte aligned.

## Function Parameters

- Every parameter smaller than 32 bits is promoted to 32 bits.
  - First four parameters are passed in registers \$a0-\$a3.
    - 64-bit parameters are passed in register pairs. Little-endian mode: \$a1:\$a0 or \$a3:\$a2.
- Every subsequent parameter is passed through the stack. • Big-endian mode: \$a0:\$a1 or \$a2:\$a3.
  - First 16 bytes on the stack are not used.

  - Assuming \$sp was not modified at function entry:
- The 2<sup>nd</sup> stack parameter is located at 20(\$sp), etc. The 1st stack parameter is located at 16(\$sp).
  - 64-bit parameters are 8-byte aligned.

### Return Values

- 32-bit and smaller values are returned in register \$v0.
  64-bit values are returned in registers \$v0 and \$v1:
  Little-endian mode: \$v1:\$v0.
  Big-endian mode: \$v0:\$v1.

	MIPS	MIPS32 Virtual Address Space	ESS SPACE	
kseg3	kseg3 0xE000.0000 0xFFFFFFF	0xFFFF.FFFF	Mapped	Cached
ksseg	ksseg 0xC000.0000 0xDFFF.FFF	0xDFFF.FFFF	Mapped	Cached
kseg1	0000.000Ax0	kseg1   0xA000.0000   0xBFFF.FFF   Unmapped   Uncached	Unmapped	Uncached
kseg0	0000°0008x0	kseg0 0x8000.0000 0x9FFF.FFFF Unmapped	Unmapped	Cached
nsed	$0000^{\circ}0000^{\circ}$	0x0000.0000 0x7FFF.FFFF	Mapped	Cached

reserved
riohts
⋖
Inc
ogies
Technol
MPS
0 2008
vrioht (
S

## unsigned cc; asm volatile("mfc0 %0, \$9" : "=r" (cc)); return (cc << 1); READING THE CYCLE COUNT REGISTER FROM C unsigned mips\_cycle\_counter\_read()

ASSEMBLY-LANGUAGE FUNCTION EXAMPLE

		.Q II
		ч
		r = a a < b ? return if yes,
		####
it b)		\$a1 \$t0
a, ir b) ? b	nomacro noreorder asm_max asm_max	\$a0, \$a0, \$a1,
<pre>(int (a &lt;; );</pre>	nomacro noreord asm_max asm_max	\$v0, \$a \$t0, \$a \$ra \$v0, \$a
<pre>int asm_max(int a, int b) {    int r = (a &lt; b) ? b : a;    return r; }</pre>	. set . set . set	asm_max: move slt jr movn .end
####		ઌ૽

# C / ASSEMBLY-LANGUAGE FUNCTION INTERFACE

```
int x = asm_max(10, 100);
int y = asm_max(200, 20);
printf("%d %d\n", x, y);
                                     int asm_max(int a, int b);
#include <stdio.h>
                                                                                   int main()
```

# INVOKING MULT AND MADD INSTRUCTIONS FROM C

```
int i;
long long acc = (long long) a[0] * b[0];
for (i = 1; i < n; i++)
    acc += (long long) a[i] * b[i];
return (acc >> 31);
int dp(int a[], int b[], int n)
```

Ā	OMIC RE	Atomic Read-Modify-Write Example	-Write	$\mathbf{E}_{\mathbf{X}}$	4MPLE
atomic inc:					
	\$40,	0(\$a0)		#	load linked
addiu	\$t1,	\$t0, 1		#	increment
	\$t1,	0(\$a0)		#	store cond'1
pedz	\$t1,	atomic_inc	_inc_	#	loop if failed

NOTE	ACCESSING UNALIGNED DATA NOTE: ULW AND USW AUTOMATICALLY GENERATE APPROPRIATE CODE	VALIGNED L ICALLY GEN	PATA ERATE APPROPRIATE CODE
T	Little-Endian Mode		BIG-ENDIAN MODE
LWR	Rb, оғт16(Rs)	LWL	RD, OFF 16(Rs)
LWL	Rb, оғт16+3(Rs)	LWR	RD, OFF 16+3(Rs)
SWR	RD, OFF 16(Rs)	SWL	RD, OFF16(Rs)
SWL	RD, OFF 16+3(Rs)	SWR	RD, OFF16+3(Rs)

mips MIPS ISA (= 32 for MIPS32)  mips_isa_rev MIPS ISA Revision (= 2 for MIPS32)  mips_dsp DSP ASE extensions enabled  MIPSEB Big-endian target CPU  MIPSEL Little-endian target CPU  MIPS_ARCH_CPU Target CPU Specified by -march=c	MIPS	MIPS SDE-GCC COMPILER DEFINES
dsp  RCH_CPU	mips	MIPS ISA (= $32$ for MIPS $32$ )
dsp RCH_CPU	mips_isa_rev	MIPS ISA Revision (= 2 for MIPS32 R2)
RCH_CPU	mips_dsp	DSP ASE extensions enabled
	_MIPSEB	Big-endian target CPU
	_MIPSEL	Little-endian target CPU
	_MIPS_ARCH_CPU	Target CPU specified by -march=CPU
		Pipeline tuning selected by -mtune=CPU

### Notes

- Many assembler pseudo-instructions and some rarely used machine instructions are omitted
- The C calling convention is simplified. Additional rules apply when passing complex data structures as function parameters. The examples illustrate syntax used by GCC compilers. Most MIPS processors increment the cycle counter every other
- cycle. Please check your processor documentation.

### **MIPS Instruction Reference**

### (http://www.mrc.uidaho.edu/mrc/people/jff/digital/MIPSir.html)

Esta es una descripción del conjunto de instrucciones MIPS, su significado, sintaxis, semántica y codificación. La sintaxis dada para cada instrucción hace referencia a la sintaxis del lenguaje ensamblador soportado por el ensambaldor MIPS. Guiones en la descripción de la codificación indican que esos bits no serán considerados en la decodificación (no importa su valor).

Los registros de propósito general (GPRs) se indican con el signo del dolar (\$). Las palabras SWORD y UWORD hacen referencia a tipos de datos de 32-bits con signo y sin signo respectivamente.

La función advance\_pc (int) se usa para indicar el nuevo valor de PC tras la ejecución de la instrucción. La función se define como:

```
void advance_pc (SWORD offset)
{
    PC = nPC;
    nPC += offset;
}
```

A continuación presentamos la descripción del conjunto de instrucciones:

### ADD – Add (with overflow)

Description:	Adds two registers and stores the result in a register
Operation:	\$d = \$s + \$t; advance_pc (4);
Syntax:	add \$d, \$s, \$t
Encoding:	0000 00ss ssst tttt dddd d000 0010 0000

### ADDI -- Add immediate (with overflow)

Description:	Adds a register and a sign-extended immediate value and stores the result in a register
Operation:	\$t = \$s + imm; advance_pc (4);
Syntax:	addi \$t, \$s, imm
Encoding:	0010 00ss ssst tttt iiii iiii iiii

### ADDIU -- Add immediate unsigned (no overflow)

Description:	Adds a register and a sign-extended immediate value and stores the result in a register
Operation:	$t = s + imm; advance_pc (4);$
Syntax:	addiu \$t, \$s, imm

### ADDU -- Add unsigned (no overflow)

Description:	Adds two registers and stores the result in a register
Operation:	\$d = \$s + \$t; advance_pc (4);
Syntax:	addu \$d, \$s, \$t
Encoding:	0000 00ss ssst tttt dddd d000 0010 0001

### AND -- Bitwise and

Description:	Bitwise ands two registers and stores the result in a register
Operation:	\$d = \$s & \$t; advance_pc (4);
Syntax:	and \$d, \$s, \$t
Encoding:	0000 00ss ssst tttt dddd d000 0010 0100

### ANDI -- Bitwise and immediate

Description:	Bitwise ands a register and an immediate value and stores the result in a register
Operation:	\$t = \$s & imm; advance_pc (4);
Syntax:	andi \$t, \$s, imm
Encoding:	0011 00ss ssst tttt iiii iiii iiii iiii

### BEQ -- Branch on equal

Description:	Branches if the two registers are equal			
Operation:	if \$s == \$t advance_pc (offset << 2)); else advance_pc (4);			
Syntax:	beq \$s, \$t, offset			
Encoding:	0001 00ss ssst tttt iiii iiii iiii iiii			

### BGEZ -- Branch on greater than or equal to zero

Description:	Branches if the register is greater than or equal to zero
Operation:	if \$s >= 0 advance_pc (offset << 2)); else advance_pc (4);
Syntax:	bgez \$s, offset
Encoding:	0000 01ss sss0 0001 iiii iiii iiii iiii

### BGEZAL -- Branch on greater than or equal to zero and link

Description:	Branches if the register is greater than or equal to zero and saves the return address in \$31
Operation:	if $s \ge 0$ \$31 = PC + 8 (or nPC + 4); advance_pc (offset << 2)); else advance_pc (4);
Syntax:	bgezal \$s, offset
Encoding:	0000 01ss sssl 0001 iiii iiii iiii

### BGTZ -- Branch on greater than zero

Description:	Branches if the register is greater than zero				
Operation:	if \$s > 0 advance_pc (offset << 2)); else advance_pc (4);				
Syntax:	bgtz \$s, offset				
Encoding:	0001 11ss sss0 0000 iiii iiii iiii iiii				

### BLEZ -- Branch on less than or equal to zero

Description:	Branches if the register is less than or equal to zero				
Operation:	if \$s <= 0 advance_pc (offset << 2)); else advance_pc (4);				
Syntax:	blez \$s, offset				
Encoding:	0001 10ss sss0 0000 iiii iiii iiii iiii				

### BLTZ -- Branch on less than zero

Description:	Branches if the register is less than zero			
Operation:	if \$s < 0 advance_pc (offset << 2)); else advance_pc (4);			
Syntax:	bltz \$s, offset			
Encoding:	0000 01ss sss0 0000 iiii iiii iiii iiii			

### BLTZAL -- Branch on less than zero and link

Description:	Branches if the register is less than zero and saves the return address in \$31
Operation:	if \$s < 0 \$31 = PC + 8 (or nPC + 4); advance_pc (offset << 2)); else advance_pc (4);
Syntax:	bltzal \$s, offset
Encoding:	0000 01ss sssl 0000 iiii iiii iiii iiii

### BNE -- Branch on not equal

Description:	Branches if the two registers are not equal

Operation:	if \$s !=	st adv	ance_po	c (offset	<< 2))	; else ac	lvance_	pc (4);
Syntax:	bne \$s.	, \$t, off	set					
Encoding:	0001	01ss	ssst	tttt	iiii	iiii	iiii	iiii

### DIV -- Divide

Description:	Divides \$s by \$t and stores the quotient in \$LO and the remainder in \$HI				
Operation:	\$LO = \$s / \$t; \$HI = \$s % \$t; advance_pc (4);				
Syntax:	div \$s, \$t				
Encoding:	0000 00ss ssst tttt 0000 0000 0001 1010				

### DIVU -- Divide unsigned

Description:	Divides \$s by \$t and stores the quotient in \$LO and the remainder in \$HI
Operation:	\$LO = \$s / \$t; \$HI = \$s % \$t; advance_pc (4);
Syntax:	divu \$s, \$t
Encoding:	0000 00ss ssst tttt 0000 0000 0001 1011

### J -- *Jump*

o oump	
Description:	Jumps to the calculated address
Operation:	PC = nPC; nPC = (PC & 0xf0000000)   (target << 2);
Syntax:	j target
Encoding:	0000 10ii iiii iiii iiii iiii iiii

### JAL -- Jump and link

Description:	Jumps to the calculated address and stores the return address in \$31				
Operation:	\$31 = PC + 8 (or nPC + 4); PC = nPC; nPC = (PC & 0xf0000000)   (target << 2);				
Syntax:	jal target				
Encoding:	0000 11ii iiii iiii iiii iiii iiii				

### JR -- Jump register

Description:	Jump to the address contained in register \$s
Operation:	PC = nPC; nPC = \$s;
Syntax:	jr \$s

Encoding:	0000	00ss	sss0	0000	0000	0000	0000	1000

### LB -- Load byte

Description:	A byte is loaded into a register from the specified address.				
Operation:	\$t = MEM[\$s + offset]; advance_pc (4);				
Syntax:	lb \$t, offset(\$s)				
Encoding:	1000 00ss ssst tttt iiii iiii iiii iiii				

### LUI -- Load upper immediate

Description:	The immediate value is shifted left 16 bits and stored in the register. The lower 16 bits are zeroes.
Operation:	\$t = (imm << 16); advance_pc (4);
Syntax:	lui \$t, imm
Encoding:	0011 11t tttt iiii iiii iiii

### LW -- Load word

Description:	A word is loaded into a register from the specified address.				
Operation:	\$t = MEM[\$s + offset]; advance_pc (4);				
Syntax:	lw \$t, offset(\$s)				
Encoding:	1000 11ss ssst tttt iiii iiii iiii iiii				

### MFHI -- Move from HI

Description:	The contents of register HI are moved to the specified register.					
Operation:	\$d = \$HI; advance_pc (4);					
Syntax:	mfhi \$d					
Encoding:	0000 0000 0000 0000 dddd d000 0001 0000					

### MFLO -- Move from LO

Description:	The co	ntents o	of regist	er LO a	re move	ed to the	e specif	ied regist	ter.
Operation:	\$d = \$	LO; adv	ance_p	c (4);					
Syntax:	mflo \$	d							
Encoding:	0000	0000	0000	0000	dddd	d000	0001	0010	

### MULT -- Multiply

Description:	Multiplies \$s by \$t and stores the result in \$LO.				
Operation:	\$LO = \$s * \$t; advance_pc (4);				
Syntax:	mult \$s, \$t				
Encoding:	0000 00ss ssst tttt 0000 0000 0001 1000				

### MULTU -- Multiply unsigned

Description:	Multiplies \$s by \$t and stores the result in \$LO.				
Operation:	\$LO = \$s * \$t; advance_pc (4);				
Syntax:	multu \$s, \$t				
Encoding:	0000 00ss ssst tttt 0000 0000 0001 1001				

### NOOP -- no operation

Description:	Perfori	Performs no operation.						
Operation:	advanc	e_pc (4	ł);					
Syntax:	noop							
Encoding:	0000	0000	0000	0000	0000	0000	0000	0000

Note: The encoding for a NOOP represents the instruction SLL \$0, \$0, 0 which has no side effects. In fact, nearly every instruction that has \$0 as its destination register will have no side effect and can thus be considered a NOOP instruction.

### OR -- Bitwise or

Description:	Bitwise logical ors two registers and stores the result in a register					
Operation:	\$d = \$s   \$t; advance_pc (4);					
Syntax:	or \$d, \$s, \$t					
Encoding:	0000 00ss ssst tttt dddd d000 0010 0101					

### ORI -- Bitwise or immediate

Description:	Bitwise ors a register and an immediate value and stores the result in a register
Operation:	\$t = \$s   imm; advance_pc (4);
Syntax:	ori \$t, \$s, imm
Encoding:	0011 01ss ssst tttt iiii iiii iiii

### SB -- Store byte

Description:	The least significant byte of \$t is stored at the specified address.
Operation:	$MEM[\$s + offset] = (0xff \& \$t); advance\_pc (4);$
Syntax:	sb \$t, offset(\$s)
Encoding:	1010 00ss ssst tttt iiii iiii iiii iiii

### SLL -- Shift left logical

Description:	Shifts a register value left by the shift amount listed in the instruction and places the result in a third register. Zeroes are shifted in.
Operation:	\$d = \$t << h; advance_pc (4);
Syntax:	sll \$d, \$t, h
Encoding:	0000 00ss ssst tttt dddd dhhh hh00 0000

### SLLV -- Shift left logical variable

Description:	Shifts a register value left by the value in a second register and places the result in a third register. Zeroes are shifted in.
Operation:	\$d = \$t << \$s; advance_pc (4);
Syntax:	sllv \$d, \$t, \$s
Encoding:	0000 00ss ssst tttt dddd d00 0100

### SLT -- Set on less than (signed)

Description:	If \$s is less than \$t, \$d is set to one. It gets zero otherwise.
Operation:	if \$s < \$t \$d = 1; advance_pc (4); else \$d = 0; advance_pc (4);
Syntax:	slt \$d, \$s, \$t
Encoding:	0000 00ss ssst tttt dddd d000 0010 1010

### SLTI -- Set on less than immediate (signed)

Description:	If \$s is less than immediate, \$t is set to one. It gets zero otherwise.
Operation:	if \$s < imm \$t = 1; advance_pc (4); else \$t = 0; advance_pc (4);
Syntax:	slti \$t, \$s, imm
Encoding:	0010 10ss ssst tttt iiii iiii iiii iiii

### SLTIU -- Set on less than immediate unsigned

Description:	If \$s is less than the unsigned immediate, \$t is set to one. It gets zero otherwise.
Operation:	if \$s < imm \$t = 1; advance_pc (4); else \$t = 0; advance_pc (4);
Syntax:	sltiu \$t, \$s, imm
Encoding:	0010 11ss ssst tttt iiii iiii iiii iiii

### SLTU -- Set on less than unsigned

Description:	If \$s is less than \$t, \$d is set to one. It gets zero otherwise.
Operation:	$if $ \$s < \$t \$d = 1; advance_pc (4); else \$d = 0; advance_pc (4);
Syntax:	sltu \$d, \$s, \$t
Encoding:	0000 00ss ssst tttt dddd d000 0010 1011

### SRA -- Shift right arithmetic

Description:	Shifts a register value right by the shift amount (shamt) and places the value in the destination register. The sign bit is shifted in.
Operation:	\$d = \$t >> h; advance_pc (4);
Syntax:	sra \$d, \$t, h
Encoding:	0000 00t tttt dddd dhhh hh00 0011

### SRL -- Shift right logical

Description:	Shifts a register value right by the shift amount (shamt) and places the value in the destination register. Zeroes are shifted in.
Operation:	\$d = \$t >> h; advance_pc (4);
Syntax:	srl \$d, \$t, h
Encoding:	0000 00t tttt dddd dhhh hh00 0010

### SRLV -- Shift right logical variable

Description:	Shifts a register value right by the amount specified in \$s and places the value in the destination register. Zeroes are shifted in.
Operation:	\$d = \$t >> \$s; advance_pc (4);
Syntax:	srlv \$d, \$t, \$s
Encoding:	0000 00ss ssst tttt dddd d000 0000 0110

### SUB -- Subtract

Description:	Subtracts two registers and stores the result in a register	
Operation:	\$d = \$s - \$t; advance_pc (4);	
Syntax:	sub \$d, \$s, \$t	
Encoding:	0000 00ss ssst tttt dddd d000 0010 0010	

### SUBU -- Subtract unsigned

Description:	Subtracts two registers and stores the result in a register
Operation:	\$d = \$s - \$t; advance_pc (4);
Syntax:	subu \$d, \$s, \$t
Encoding:	0000 00ss ssst tttt dddd d000 0010 0011

### SW -- Store word

Description:	The contents of \$t is stored at the specified address.
Operation:	MEM[\$s + offset] = \$t; advance_pc (4);
Syntax:	sw \$t, offset(\$s)
Encoding:	1010 11ss ssst tttt iiii iiii iiii iiii

### SYSCALL -- System call

Description:	Generates a software interrupt.
Operation:	advance_pc (4);
Syntax:	syscall
Encoding:	0000 0000 1100

The syscall instruction is described in more detail on the **System Calls** page.

### XOR -- Bitwise exclusive or

Description:	Exclusive ors two registers and stores the result in a register
Operation:	\$d = \$s ^ \$t; advance_pc (4);
Syntax:	xor \$d, \$s, \$t
Encoding:	0000 00ss ssst tttt dddd d10 0110

### XORI -- Bitwise exclusive or immediate

Description:	Bitwise exclusive ors a register and an immediate value and stores the result in a register
Operation:	\$t = \$s ^ imm; advance_pc (4);
Syntax:	xori \$t, \$s, imm
Encoding:	0011 10ss ssst tttt iiii iiii iiii