


Unidad de control cableada







Unidad de control cableada




Generador de señales de control

| s1: | IR←M[PC] | c3,c1,c6 | (ADD3)s3: | TA←0 | c7, |
|--|--|----------------------------------|---|--|-----------------------------|
| | | | , , , | TB←BR[rf] | c8 |
| s2: | PC←INC(PC) | c5 | (ADD3,ADD4)s4: | TC←TA+TB | c10 |
| | ` ' | | (JZ)s5: | | |
| (ADD1)s3: | TA←BR[rs] | c13,c7, | (ADD3,ADD4)s5: | | c13,c7,c12,c3, |
| | TB←BR[rf] | с8 | , , | TB←M[TC] | c1, <mark>c16</mark> ,c8 |
| (ADD1,ADD2)s4: | TC←TA+TB | c10 | (ADD4)s3: | TA←PC | c14,c7, |
| (ADD3,ADD4)s6: | RE←Z | с9 | | TB←ExSig(dir |) c15,c8 |
| (ADD1,ADD2)s5: | BR[rs]←TC | c4 | | TA←PC | c14,c7, |
| (ADD3,ADD4)s7: | | | | TB←ExSig(de |) c15, <mark>c16</mark> ,c8 |
| (ADD2)s3: | TA←BR[rs] | c13,c7, | | PC←TC | c11 |
| | TB←ExSig(cte) | c15,c8 | | | |
| c1=s1 V s5 Λ (ADD3 V ADD4) | | | c10=s4 Λ (ADD1 V A | | DD4) V s5 Λ JZ |
| · · · · · · · · · · · · · · · · · · · | | | V s6 Λ (ADD3 V ADD4) | | |
| | · · | | V s6 Λ (ADD3 V ADD | 4) | |
| c2=0 | <u> </u> | | V s6 Λ (ADD3 V ADD c11=s6 Λ JZ | 4) | |
| | | | <u> </u> | | |
| c2=0 | 03 V ADD4) | ADD4) | c11=s6 Λ JZ | ADD4) | 03 V ADD4) |
| c2=0 c3=s1 V s5 Λ (ADE | 03 V ADD4) | / ADD4) | c11=s6 Λ JZ c12=s5 Λ (ADD3 V | ' ADD4) DD2) V s5 Λ (ADD | 03 V ADD4) |
| c2=0 c3=s1 V s5 Λ (ADE c4=s5 Λ (ADD1 V AD | 03 V ADD4) | ' ADD4) | c11=s6 Λ JZ c12=s5 Λ (ADD3 V c13=s3 Λ (ADD1 V A | ' ADD4) DD2) V s5 Λ (ADD s4 Λ JZ | |
| c2=0 c3=s1 V s5 ∧ (ADE c4=s5 ∧ (ADD1 V AD c5=s2 | 03 V ADD4) D2) V s7 Λ (ADD3 V | | c11=s6 Λ JZ c12=s5 Λ (ADD3 V c13=s3 Λ (ADD1 V AI c14=s3 Λ ADD4 V | ' ADD4) DD2) V s5 Λ (ADE s4 Λ JZ ' ADD4) V s4 Λ | JZ |
| c2=0 c3=s1 V s5 ∧ (ADE c4=s5 ∧ (ADD1 V AD c5=s2 c6=s1 c7=s3 ∧ (ADD1 V AD | D3 V ADD4) D2) V s7 Λ (ADD3 V D2 V ADD3 V ADD4 | l) V s4 Λ JZ V | c11=s6 Λ JZ c12=s5 Λ (ADD3 V c13=s3 Λ (ADD1 V AI c14=s3 Λ ADD4 V c15=s3 Λ (ADD2 V | ' ADD4) DD2) V s5 Λ (ADE s4 Λ JZ ' ADD4) V s4 Λ | JZ |
| c2=0 c3=s1 V s5 Λ (ADE c4=s5 Λ (ADD1 V AD c5=s2 c6=s1 c7=s3 Λ (ADD1 V AD s5 Λ (ADD3 V ADD4) c8=s3 Λ (ADD1 V AD | D3 V ADD4) D2) V s7 Λ (ADD3 V D2 V ADD3 V ADD4 | l) V s4 Λ JZ V l) V s4 Λ JZ V | c11=s6 Λ JZ c12=s5 Λ (ADD3 V c13=s3 Λ (ADD1 V A) c14=s3 Λ ADD4 V c15=s3 Λ (ADD2 V c16=s5 Λ (ADD3 V | ' ADD4) DD2) V s5 Λ (ADE s4 Λ JZ ' ADD4) V s4 Λ | JZ |

Generador de señales de control init= s5 Λ (ADD1 V ADD2) V s7 Λ (ADD3 V ADD4) V s6 Λ JZ **s**1 IR←M[PC] $V s3 \Lambda JZ \Lambda \overline{Z}$ s2 PC←INC(PC) ADD rs,rf ADD rs.#cte ADD rs,(rf) ADD rs,dir JZ desp TA←BR[rs] TA←BR[rs] TA∙ -0 TA←PC no s3TB←ExSig(cte TB←BR[rf] TB←BR[rf] TB←ExSig(dir) TC←TA+TB TC←TA+TB TA←PC TC←TA+TB TC←TA+TB **s**4 RE←Z RE←Z TB←ExSig(desp) TA←BR[rs] TA←BR[rs] BR[rs]←TC BR[rs]←TC TC←TA+TB **s**5 TB←M[TC] TB←MITC TC←TA+TB -TA+TB PC←TC **s6** RE←Z RE←Z **s7** BR[rs]←TC BR[rs]←TC






Generador de señales de control

| c1=s1 V s5 Λ (ADD3 V ADD4) | c10=s4 Λ (ADD1 V ADD2 V ADD3 V ADD4) V s5 Λ JZ V s6 Λ (ADD3 V ADD4) |
|--|---|
| c2=0 | c11=s6 ∧ JZ |
| c3=s1 V s5 ∧ (ADD3 V ADD4) | c12=s5 ∧ (ADD3 V ADD4) |
| c4=s5 Λ (ADD1 V ADD2) V s7 Λ (ADD3 V ADD4) | c13=s3 Λ (ADD1 V ADD2) V s5 Λ (ADD3 V ADD4) |
| c5=s2 | c14=s3 Λ ADD4 V s4 Λ JZ |
| c6=s1 | c15=s3 Λ (ADD2 V ADD4) V s4 Λ JZ |
| c7=s3 Λ (ADD1 V ADD2 V ADD3 V ADD4) V s4 Λ JZ V s5 Λ (ADD3 V ADD4) | c16=s5 Λ (ADD3 V ADD4) V s4 Λ JZ |
| c8=s3 Λ (ADD1 V ADD2 V ADD3 V ADD4) V s4 Λ JZ V s5 Λ (ADD3 V ADD4) | init=s5 Λ (ADD1 V ADD2) V s7 Λ (ADD3 V ADD4) V s6 Λ JZ V s3 Λ JZ Λ \overline{Z} |
| c9=s4 Λ (ADD1 V ADD2) V s6 Λ (ADD3 V ADD4) | |


| Instrucción | |
|-------------|----------------------------------|
| Mnemónico | Formato de instrucción |
| ADD rs,rf | 00 rs rf xxxx 00 |
| ADD rs,#cte | 00 rs cte 01 |
| ADD rs,(rf) | 00 rs rf xxxx 10 |
| ADD rs,dir | 00 rs dir 11 |
| JZ desp | 10 desp |


-s[7:1] y Z son entradas -¿ADD1, ADD2, ADD3, ADD4 y JZ? -A partir de IR[15:0] (decodificar)





Generador de señales de control

| c1=s1 V s5 ∧ (ADD3 V ADD4) | c10=s4 Λ (ADD1 V ADD2 V ADD3 V ADD4) V s5 Λ JZ V s6 Λ (ADD3 V ADD4) |
|--|---|
| c2=0 | c11=s6 ∧ JZ |
| c3=s1 V s5 ∧ (ADD3 V ADD4) | c12=s5 Λ (ADD3 V ADD4) |
| c4=s5 Λ (ADD1 V ADD2) V s7 Λ (ADD3 V ADD4) | c13=s3 Λ (ADD1 V ADD2) V s5 Λ (ADD3 V ADD4) |
| c5=s2 | c14=s3 Λ ADD4 V s4 Λ JZ |
| c6=s1 | c15=s3 Λ (ADD2 V ADD4) V s4 Λ JZ |
| c7=s3 Λ (ADD1 V ADD2 V ADD3 V ADD4) V s4 Λ JZ V s5 Λ (ADD3 V ADD4) | c16=s5 Λ (ADD3 V ADD4) V s4 Λ JZ |
| c8=s3 Λ (ADD1 V ADD2 V ADD3 V ADD4) V s4 Λ JZ V s5 Λ (ADD3 V ADD4) | init=s5 Λ (ADD1 V ADD2) V s7 Λ (ADD3 V ADD4) V s6 Λ JZ V s3 Λ JZ Λ \overline{Z} |
| c9=s4 Λ (ADD1 V ADD2) V s6 Λ (ADD3 V ADD4) | |












Secuenciador: Diagrama de estados



Secuenciador: Elementos de retardo



Secuenciador: Elementos de retardo



Secuencia dor: Contador de secuencias

