



Laboratorio 6:

# PONG, el primer videojuego

salida de datos por un monitor VGA

Diseño automático de sistemas

**José Manuel Mendías Cuadros**


*Dpto. Arquitectura de Computadores y Automática  
Universidad Complutense de Madrid*





# Presentación

- Diseñar el clásico **juego del ping-pong**:
  - El juego **se visualizará** en blanco y negro sobre un **monitor VGA**
    - Las señales de vídeo se generarán en tiempo real, es decir, sin usar memoria de refresco
  - Los **jugadores** utilizarán el **teclado PS/2**
    - El jugador izquierdo usará la **tecla Q** para subir la raqueta y la **tecla A** para bajarla
    - El jugador derecho usará la **tecla P** para subir la raqueta y la **tecla L** para bajarla
    - El inicio de un juego lo indicará una pulsación de la **tecla SPC**




<http://www.pong-story.com/intro.htm>

# Estándar de vídeo VGA

## algo de historia: monitores CRT (i)



- El estándar VGA nació en la época de los monitores con tecnología de tubo de rayos catódicos (CRT) formados por:
  - Un tubo de vacío de forma piramidal cuya base está recubierta de un material fluorescente.
  - Un filamento que produce un haz de electrones (y varios para pantallas en color).
  - Un par de bobinas deflectoras perpendiculares que permiten modificar la trayectoria del haz de electrones.




# Estándar de vídeo VGA

## algo de historia: monitores CRT (i)



- El **choque del haz de electrones** con el material fluorescente hace que éste se ilumine:
  - El **tipo de material** fluorescente determina el **color** de la luz.
  - La **densidad del haz** de electrones determina la **intensidad** de la luz.
  - La **desviación inducida** por las bobinas determina el **lugar de impacto** del haz.
  - El **tamaño del punto** de impacto determina la **resolución** de la pantalla.




# Estándar de vídeo VGA

## algo de historia: monitores CRT de barrido (i)



- En los **CRT de barrido** (raster scan) el haz barre periódicamente la pantalla de una forma sistemática:
  - Comenzando por la esquina superior izquierda, recorre horizontalmente cada una de las filas de pixels.
  - Cuando alcanza el final de la fila, apaga momentáneamente el cañón y se coloca al comienzo de la siguiente fila (horizontal retrace).
  - Cuando todas las filas han sido recorridas y se ha alcanzado la la esquina inferior derecha, se apaga el cañón y se retorna al comienzo (vertical retrace).




# Estándar de vídeo VGA

## algo de historia: monitores CRT de barrido (ii)



- Para controlar el barrido, el interfaz envía a la pantalla tres señales:
  - **Sincronización horizontal**: señal digital que marca el comienzo de cada línea.
  - **Sincronización vertical**: señal digital que marca el comienzo de cada pantalla (frame).
  - **Intensidad**: señal analógica que regula la intensidad del haz de electrones.
- En un **monitor CRT en color**:
  - La pantalla se cubre con tríos de puntos de fósforo de colores diferentes (rojo, verde, azul) colocados muy próximos.
  - Existen 3 cañones de electrones controlados por señales de intensidad distintas.







# Estándar de vídeo VGA

640×480 píxeles (i)

## ■ Frecuencias:


- Del reloj de muestreo del monitor (dot clock frequency) = 25,175 MHz
- De sincronización horizontal (line frequency) = 31,469 KHz
- De sincronización vertical (field frequency) = 59,94 Hz

## ■ 800 píxeles por línea (640 visibles) = $25,175 \text{ MHz} \div 31,496 \text{ KHz}$

- 8 píxeles de porche delantero
- 96 píxeles de sincronización horizontal
- 40 píxeles de porche trasero
- 8 píxeles de borde izquierdo
- 640 píxeles de vídeo
- 8 píxeles de borde derecho

## ■ 525 líneas por pantalla (480 visibles) = $31,496 \text{ KHz} \div 59,94 \text{ Hz}$


- 2 líneas de porche delantero
- 2 líneas de sincronización vertical
- 25 líneas de porche trasero
- 8 líneas de borde superior
- 480 líneas de vídeo
- 8 líneas de borde inferior





# Estándar de vídeo VGA



## 640×480 píxeles (ii)






# Interfaces gráficas

## estructura



# Interfaces alfanuméricos

## estructura




# Interfaz VGA

## presentación



- Diseñar un interfaz VGA de 640x480 pixeles que constantemente:
  - Genere las señales de sincronismo *hSync* y *vSync*
  - Ponga a BAJA las señales de intensidad *RGB* durante los periodos de blanking
    - En cualquier otro momento RGB será equivalente a (R, G, B)
  - Lleve cuenta del pixel y línea que está barriendo en cada momento.
    - De modo que el color indicado por (R, G, B) se visualice en el pixel en la posición indicada.
    - Pixel y line deberán seguir la secuencia de barrido de un monitor VGA.




# Interfaz VGA


## aplicación al diseño



- Para **visualizar un damero** de  $16 \times 16$  píxeles bastaría:





- Para **visualizar una imagen fija** almacenada bastaría:



# Interfaz VGA


## diagrama RTL (i)



- RGB debe valer 0 cuando:
  - $pixelCnt \geq 640$  o  $lineCnt \geq 480$
- $hSync$  debe valer 0 cuando:
  - $pixelCnt \geq 656$  y  $pixelCnt < 752$
- $vSync$  debe valer 0 cuando:
  - $lineCnt \geq 494$  y  $lineCnt < 496$

# Interfaz VGA


## diagrama RTL (ii)



Las frecuencias no son exactamente las definidas por el estándar, pero los monitores suelen tener cierta tolerancia. En el peor de los casos podrán perderse algunos de los píxeles finales de cada línea (3-4).

# Interfaz VGA

## diagrama RTL (ii)




Las frecuencias no son exactamente las definidas por el estándar, pero los monitores suelen tener cierta tolerancia. En el peor de los casos podrán perderse algunos de los píxeles finales de cada línea (3-4).



# Interfaz VGA


## diagrama RTL (ii)



Las frecuencias no son exactamente las definidas por el estándar, pero los monitores suelen tener cierta tolerancia. En el peor de los casos podrán perderse algunos de los píxeles finales de cada línea (3-4).

# Interfaz VGA


## diagrama RTL (ii)



Las frecuencias no son exactamente las definidas por el estándar, pero los monitores suelen tener cierta tolerancia. En el peor de los casos podrán perderse algunos de los píxeles finales de cada línea (3-4).

# Interfaz VGA


## diagrama RTL (ii)



Las frecuencias no son exactamente las definidas por el estándar, pero los monitores suelen tener cierta tolerancia. En el peor de los casos podrán perderse algunos de los píxeles finales de cada línea (3-4).

# Interfaz VGA

## diagrama RTL (ii)




Las frecuencias no son exactamente las definidas por el estándar, pero los monitores suelen tener cierta tolerancia. En el peor de los casos podrán perderse algunos de los píxeles finales de cada línea (3-4).

# Interfaz VGA

## análisis del comportamiento (i)



- Para que en cada posición se refresque el pixel que corresponda
  - Es necesario que las **entradas de color R/G/B cambien en el mismo ciclo que las salidas pixel/line**.
  - Por lo que todo camino entre pixel/line y R/G/B deberá ser combinacional.




- El retardo desde el cambio de pixel/line y la estabilización R/G/B hace que los **cambios en RGB** (líneas de color del monitor) **no sean limpios**.
  - Cada bit de RGB puede cambiar en un instante diferente.
  - Las salida RGB solo está estable una fracción de cada ciclo.

# Interfaz VGA


## análisis del comportamiento (ii)



- Esta incertidumbre puede provocar que se **visualicen glitches**.




- Para evitarlo se debe **registrar las salidas RGB**
  - Pero **también las salidas de sincronización** para que compensar el desfase de 1 ciclo.
    - Recuérdese, que el monitor usa hSync/vSync (no pixel/line) para ubicar cada pixel.



# Interfaz VGA

## diagrama RTL (iii)






# Interfaz VGA

## análisis del comportamiento (iii)



- Si las **entradas de color R/G/B cambian algún ciclo después** que las **salidas pixel/line**

- El monitor visualizará todos los píxeles desplazados hacia la derecha.




- Este problema siempre ocurre cuando:
  - Los caminos entre pixel/line y R/G/B atraviesan lógica secuencial.
  - Es decir, cuando implícitamente o explícitamente se segmentan dichos caminos.
- Dado que el retraso es siempre fijo:
  - Las **líneas de sincronización pueden retrasarse** para compensarlo
    - Recuérdese, que el monitor usa hSync/vSync (no pixel/line) para ubicar cada pixel.

# Interfaz VGA

## diagrama RTL (iv)




- Si el retraso es pequeño (lo habitual) basta con retrasar hSync y blanking un cierto número de píxeles.



- RGB debe valer 0 cuando:
  - $\text{pixelCnt} < \text{delay}$  o  $\text{pixelCnt} \geq 640 + \text{delay}$  o  $\text{lineCnt} \geq 480$
- hSync debe valer 0 cuando:
  - $\text{pixelCnt} \geq 656 + \text{delay}$  y  $\text{pixelCnt} < 752 + \text{delay}$
- vSync debe valer 0 cuando:
  - $\text{lineCnt} \geq 494$  y  $\text{lineCnt} < 496$

# Interfaz VGA

## diagrama RTL (v)






# PONG

## dinámica del juego

- La dinámica del juego será la siguiente:
  - Los elementos del juego se visualizará en blanco sobre y fondo negro.
  - Para que los elementos del juego sean de mayor tamaño (sin aumentar el coste del diseño) se realizará un redimensionamiento hardware:
    - Todas las dimensiones y coordenadas se medirán en puntos lógicos.
    - Cada punto lógico es un cuadrado de 4×4 píxeles reales.
    - Para ello bastará con ignorar los bits 2 menos significativos de pixel y line.
  - La velocidad de movimiento de raquetas y pelota será de 50 ptos/s
  - La pelota siempre está en movimiento y avanza en diagonal en 4 únicos sentidos que cambian ordenadamente al rebotar:
    - **Sentido izquierda-arriba**: se decrementa 1 pto sus posiciones x e y
    - **Sentido izquierda-abajo**: se decrementa 1 pto su posición x e incrementa 1 pto su posición y
    - **Sentido derecha-abajo**: se incrementa 1 pto sus posiciones x e y
    - **Sentido derecha-arriba**: se incrementa 1 pto su posición x e decrementa 1 px su posición y
  - Cada vez que la pelota salga por el fondo se esperará la pulsación de SPC para iniciar un nuevo juego
    - En el nuevo juego la pelota saldrá desde el centro de la red con el mismo sentido y posición y que tenía en el juego anterior.

# PONG

## mapa del juego





# PONG


## diseño RTL (i)



- El diseño deberá constar de:
  - Un **ps2receiver** conectado a una **FSM que almacene en flags** el estado de cada una de las teclas significativas del juego
    - Dado que varias de ellas pueden estar siendo pulsadas a la vez
  - Un **contador** que genere 50 pulsos/segundo mientras haya una partida en juego.
  - **Dos registros** que almacenen la posición y sentido de movimiento de la pelota
    - Se inc/decrementarán a cada pulso según el sentido de movimiento que lleven.
    - Cambiarán de sentido cuando detecten un choque con un borde del campo o una raqueta.
  - **Dos registros** que almacenen la posición del lateral superior de cada raqueta
    - Se inc/decrementará a cada pulso según las teclas que estén pulsadas.
  - Un **vgaInterface** conectado a un **bloque de lógica combinacional** que dibuje
    - El campo, así como las raquetas y la pelota en función de sus posiciones.
  - Un **bloque combinacional** que detecte:
    - El final de la partida, de modo que detenga el contador de pulsos.
    - El inicio de una nueva partida, de modo que reinicie el contador de pulsos.

# PONG

## diseño RTL (ii)








# FSM y flags

- Un caso particular de las FSMD son las **FSM con flags**
  - El estado “principal” del sistema se almacena en el **registro de estado**.
  - Existe un **registro de flags** (activados o desactivados según el estado principal) que “matiza” el comportamiento del sistema.
  - Los flags guardan información que de otra manera sería necesaria reflejar explícitamente mediante diferentes ramas del diagrama principal de estados.
    - Reducen el número de estados principales




# FSM y flags

## escáner de teclado



```
architecture syn of lab6 is
    signal qP, ... : boolean;    -- Flags
    ...
begin
    process( rst_n, clk )
        type states is (keyON, keyOFF);
        variable state : states;
    begin
        if rst_n='0' then
            state := keyON;
            qP <= false;
            ...
        elsif rising_edge(clk) then
            if dataRdy='1' then
                case state is
                    when keyON =>
                        case data is
                            when X"F0" => state := keyOFF;
                            when X"15" => qP <= true;
                            ...
                        end case;
                    when keyOFF =>
                        state := keyON;
                        case data is
                            when X"15" => qP <= false;
                            ...
                        end case;
                    end case;
                end if;
            end if;
        end process;
```





# Tareas



1. Crear el proyecto **lab6** en el directorio **DAS**
2. Descargar de la Web en el directorio **common** el fichero **vgaInterface.vhd**
3. Descargar de la Web en el directorio **lab6** los ficheros:
  - **lab6.vhd** y **lab6.ucf**
4. Completar el fichero **common.vhd** con la declaración del nuevo componente reusables.
5. Completar el código omitido en los ficheros:
  - **vgaInterface.vhd** y **lab6.vhd**
6. Añadir al proyecto los ficheros:
  - **common.vhd**, **synchronizer.vhd**, **edgedetector.vhd**, **ps2Receiver.vhd**, **vgaInterface.vhd**, **lab5.vhd** y **lab5.ucf**
7. Sintetizar, implementar y generar el fichero de configuración.
8. Conectar el teclado y el monitor a la placa y encenderla.
9. Descargar el fichero **lab6.bit**



# Acerca de *Creative Commons*



## ■ Licencia CC (*Creative Commons*)

- Ofrece algunos derechos a terceras personas bajo ciertas condiciones. Este documento tiene establecidas las siguientes:



**Reconocimiento** (*Attribution*):

En cualquier explotación de la obra autorizada por la licencia hará falta reconocer la autoría.



**No comercial** (*Non commercial*):

La explotación de la obra queda limitada a usos no comerciales.



**Compartir igual** (*Share alike*):

La explotación autorizada incluye la creación de obras derivadas siempre que mantengan la misma licencia al ser divulgadas.

Más información: <https://creativecommons.org/licenses/by-nc-sa/4.0/>