
Arquitectura de Computadoras 2015 Práctico N° 1

Para todos los ejercicios se pide que respeten los nombres de las entidades, entradas y salidas. Representación de datos <u>siempre</u> en *std_logic* o *std_logic_vector*. Internamente, se les da la libertad para que utilicen el diseño que consideren más adecuado siempre y cuando la salida sea la esperada.

Ejercicio 1) Diseñe un sumador de 32 bits en VHDL según el diagrama.




Ejercicio 2) Diseñe un *flipflop* con *reset* asíncrono de 32 *bits* en VHDL según el diagrama.




Investigue como puede escribir código genérico en VHDL, utilícelo para generalizar su diseño para registros de *N bits*. (ej. N=1, N=5, N=32,...).

Ejercicio 3) Diseñe un multiplexor de dos entradas de 32 bits según el diagrama.



[Recuerde el funcionamiento del multiplexor: Si s = $0 \Rightarrow y = d0$; si s = $1 \Rightarrow y = d1$.]


<u>Ejercicio 4</u>) Diseñe un desplazador de 2 *bits* a izquierda (entrada y salida de 32 *bits*) según el diagrama.



<u>Ejercicio 5</u>) Diseñe un módulo que tome un vector de 16 *bits* y lo convierta en un vector de 32 *bits*. Los primeros 16 *bits* del nuevo vector deben completarse con '1' o '0' dependiendo del valor del bit más significativo del vector original. Respete <u>In/Out según el diagrama</u>.

$$\frac{a}{}$$
 $\frac{16}{}$ $\frac{32}{}$ $\frac{y}{}$

Ejercicio 6) Diseñe una ALU según el diagrama y la tabla.



result
a and b
a or b
a + b
Sin uso
a and not(b)
a or not(b)
a - b
slt

Notas:

- zero = 1, cuando result =0.
- Slt (set less than): si a<b, result=1 cc, result = 0.

<u>Ejercicio 7</u>) Diseñe una memoria ROM que pueda direccionar 64 palabras de 32 bits según el diagrama.

