

r ALU DESIGN

FINAL REPORT

מגישים :

Jawad said ahmed: 212804389

Edwar Khoury: 324005842

Weam molem: 214329393

Ahmad foqara: 322389982

איש קשר: אחמד פוקרא, foqara@mail.tau.ac.il

נתיב לתיקיית הפרויקט : /
project/gpdk45/users/foqara/ws/Ahmad_Final

: רשימת הבלוקים

כניסות לוגיות+ שעון 4




Figure 2: register 4 bit

R5- 5 bit register:

כניסות לוגיות+ שעון 5




Figure 3: register 5 bit

R6- 6 bit register:

כניסות לוגיות+ שעון 6




Figure 4: register 6 bit

מימשנו את הריגיסטר (4 ביט - 5 ביט - 6 ביט) באמצעות D-FF לשמירת הנתונים באופן סינכרוני עם השעון .

A-Knowles adder:

ה Adder מורכב מכמה בלוקים :




Figure 5: Adder

X- GP:

Schematic:




Figure 6: GP cell

Y- Black Cell:

Schematic:




Figure 7 : Black cell

Z- Gray Cell :

Schematic:




Figure 8 : Gray Cell

S- subtractor:




Figure 9 : Subtractor

ברכיב זה השתמשנו ברכיב "Knowles Adder" שבנינו קודם לכן, אך הוספנו מהפכים לשינוי הפונקציונליות לפי הצורך. בנוסף, הרחבנו את רוחב המוצא על ידי הוספת ביט נוסף, כך שכעת יש לנו 6 ביטים במקום 5 כפי שהיה קודם. השינויים הללו נעשו בהתאם לבלוקים שהוזכרו קודם לכן, על מנת להתאים את המערכת לדרישות החדשות ולשמור על תקינות הפונקציונליות הנדרשת.

Knowles adder(with zoom in):

Schematic:




Figure 10 : Zoom in adder

Layout:




Figure 11 : layout for the adder

Layout Connections :




Figure 12 : Connections between the adder blocks

DRC test:




Figure 13 : DRC test for the adder

LVS test:




Figure 14 : LVS test for the alu

Quantus Extraction:




Figure 15 : quantus test for the alu

Cell view:




Figure 16 : cell view for the adder

Area and Density :

כדי לחשב את השטח של ה ALU השתמשנו ב פונקציית area and density ב virtuoso tools , אחר כך קבענו לה איזה שכבות השתמשנו כדי לחשב השטח מתוך השטח של ה ALU , וחשבנו את השטח שהשתמשנו מתוך השטח הכולל לעמוד בדרישת השטח .

```
*****
Area and Density
*****
Library      : Ahmad_Final
Cell         : Addeer
View         : maskLayout
Option       : current to bottom
Stop Level   : 31
Created      : UTC 2025.03.03 14:18:11.521

*****

Region       : ((0.005 0.005) (12.81 0.005) (12.81 7.345) (0.005 7.345))
TotalArea=   93.988700

Layer        : ( Metal1/drawing )
TotalArea=   19.714237
Density=     0.209751

Layer        : ( Metal2/drawing )
TotalArea=   7.511150
Density=     0.079915

Layer        : ( Metal3/drawing )
TotalArea=   3.867250
Density=     0.041146

Layer        : ( Metal4/drawing )
TotalArea=   0.000000
Density=     0.000000

Layer        : ( Poly/drawing )
TotalArea=   8.647250
Density=     0.092003

Layer        : ( Nwell/drawing )
TotalArea=   35.906000
Density=     0.382025
```

Figure 17 :The results of area function

Used area=
metal1+metal2+metal3+poly+Nwell=75.64

השטח הכולל הוא 93.98 , בעוד שהשטח שהשתמשנו בו הוא 75.64 . לכן, שטח הבנייה המותר, שהוא תוספת של עד 50% משטח הרכיבים, צריך להילקח בחשבון בהתאם. נתון זה מצביע על כך שעדיין קיימת אפשרות להרחבה או אופטימיזציה במסגרת מגבלות התכנון, ואחוז השטח הוא

Testbench for the final circuit:

Schematic:






Figure 18 : Test Bench


על מנת למצוא את זמן ה-Setup, עלינו לשנות את תזמון הקלט A יחסית לשעון. כך נוכל לבדוק אילו מהקלטות ייקלטו ואילו לא, ובכך לקבוע את זמן ה-Setup.






כדי למצוא את זמן ההשהיה הלוגי של המחבר והמחסיר, עלינו לקבוע את זמן ההשהיה הלוגי של הנתבי הקריטי, אשר נמצא על ידי מדידת זמן ההשהיה הארוך ביותר בין הכניסות לבין

היציאה








קעת נמצא את זמן המחזור המינימלי של השעון עבור המתח 1.2V ו-0.9V. כדי לעשות זאת, עלינו לקחת את הערך המקסימלי של עיכוב הלוגי עבור כל מתח.

1.2 V :

0.9V:

Hold tests

נקרב את שינוי הכניסה לרגע עליית השעון עד שנקבל מוצא לא יציב. הזמן המינימלי שבו הכניסה חייבת להישאר יציבה לאחר עליית השעון כדי למנוע שגיאות הוא .



ניתן לראות שקבלנו כי שהתוצאה נותרת יציבה גם כאשר קו הכניסה משתנה בדיוק ברגע עליית השעון.



ניתן לראות שקבלנו כי שהתוצאה נותרת יציבה גם כאשר קו הכניסה משתנה בדיוק ברגע עליית השעון.

Functionality tests

$$\left\{ \begin{array}{l} \text{Sum} = A+B \\ Y = \text{Sum} - C \end{array} \right\}$$

נבדוק עכשיו את תקינות של ה ש ALU עם כמה בדיקות ו BIT
: BUS

A=1010 = <10>
B=0001 = <1>
C=0001 = <1>




Figure 19 : test 1

A=0110 = <6>

B=1001 = <9>

C=0101 = <5>




Figure 20 : test 2

A=0010 = <2>

B=0001 = <1>

C=0111 = <7>




Figure 21: test 3

A=0110 = <6>

B=1001 = <9>

C=0111 = <7>




Figure 22 : test 4