

Modelsim을 이용한 Verilog 실습


SoC Design Automation Lab.




Half Adder(1)

Half adder cell (HA) revisited

Block Diagram




K-Map



$$sum = a \wedge b;$$

Truth Table

а	b	cout	sum
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0




$$cout = a \& b;$$





Half Adder(2)

Verilog coding









Modelsim 시작하기

❖ 시작 - Modelsim SE - Modelsim










Source Code 작성하기

❖ 화면 상단의 주 메뉴에서 New-Source-Verilog를 선택하거 나 □ 아이콘을 선택하여 빈 창이 뜨면 code를 작성한다.



```
Untitled-1 *
In #

module ha(a, b, cout, sum);
input a, b;
output cout, sum;


assign cout= a&b;
assign sum = a^b;
endmodule
```







❖ 파일명과 module명은 같아야 한다.









New Project File

❖ Project를 생성한다.





폴더 경로와 Project Name 을 지정한다.









Project에 파일 추가하기

❖ Source code 추가하기






Verilog Code 파일 을 선택한다.

Workspace창에서 팝업창을 띄워서 Add to Project-Existing File...

을 선택하여 추가한다.










Compile (1)

❖ Workspace에 파일이 추가되고 Compile이 되지 않았으므로 및 표시가 뜬다.











Compile (2)

❖ 팝업창의 Compile-Selected(or All)을 누르거나 ◙▮아이콘 을 눌러 컴파일 한다.



컴파일이 완료되면 ✓가 표시된다.



☞ 에러가 있으면 ※가 표시된다.

팝업창의 Compile-Compile Report를 눌러 에러내용을 확인할 수 있다.







Simulation (1)

❖ Test bench 작성하기

```
1ns(단위시간), 10ps(시뮬시간)
图 tb_ha.v
ln #
                            source code와 구분할 수 있도록 tb_ha로 저장
     'timescale ins/10ps
 1
     module to ha:
     reg a, b;
                           →입력은 reg로 선언하고
     wire cout, sum;
                            출력은 wire로 선언한다.
     initial
       begin
         a = 1'b0; 0ns

b = 1'b0; 0ns
10
                                 Timing Diagram
11
12
         #10 b = 1'b1; 10ns
                                   0ns
                                         10ns
                                                 20ns
                                                                 40ns
13
                                                         30ns
14
         #10 a = 1'b1; 20ns
15
                               a
            b = 1'b0;
16
17
         #10 b = 1'b1; 30ns
18
19
200
         #10 $stop;
                   40ns
21
       end
22
     endmodule
```





Simulation (2)

❖ 주 메뉴의 Simulate-Design Optimization을 누르거나 ♥ 아이콘을 눌러 Design Optimization창을 띄운다.











Simulation (3)



work.tb_ha를 선택한다.



새로운 창이 생긴다.








Simulation (4)

❖ Object창에서 팝업창을 띄워 Signals in Region을 선택한다.










❖ 의도한 결과와 같은지 확인한다.








4-bit Adder




Full Adder(1)

Full adder cell (FA) revisited

Block Diagram



K-Map




cout =
$$a\&b | b\&cin | a\&cin$$

= $a\&b | cin\&(a | b);$

Truth Table

а	b	cin	cout	sum	
0	0	0	0	0	
0	0	1	0	1	
0	1	0	0	1	
0	1	1	1	0	
1	0	0	0	1	
1	0	1	1	0	
1	1	0	1	0	
1	1	1	1	1	



$$sum = a ^ b ^ cin;$$







Full Adder(2)

Verilog code


```
save name: fa.v
      시작 — module fa(a, b, cin, cout, sum);
입력 포트 ← input a, b, cin;
                                      _____입출력 포트 모두
출력 포트
             output cout, sum;
              assign cout = a&b | a&cin | b&cin;
              assign sum = a \wedge b \wedge cin;
             -endmodule
```







4-bit Ripple Carry Adder (1)

Block Diagram













4-bit Ripple Carry Adder (2)

Verilog code

```
module ripple_adder_4(a, b, cout, sum);
    4-bit ←
               —input [3:0] a, b;
                output [3:0] sum;
                output cout;
                                   호출module의 port name
               wire [2:0]c;
 입출력 외∴
module 호출
               fa_{\mu}(.a(a[0]), .b(b[0]), .cin(1'b0), .cout(c[0]), .sum(sum[0]));
instance 이름
               fa u1(.a(a[1]), .b(b[1]), .cin(c[0]), .cout(c[1]), .sum(sum[1]) );
                fa u2(.a(a[2]), .b(b[2]), .cin(c[1]), .cout(c[2]), .sum(sum[2]) );
                fa u3(.a(a[3]), .b(b[3]), .cin(c[2]), .cout(cout), .sum(sum[3]));
                                     현재module의 port name, wire
                endmodule
```







4-bit Adder

Behavioral model

```
module adder_4(a, b, cout, sum);
input [3:0] a, b;
output [3:0] sum;
output cout;

+' library에 있는 adder를 사용하게 된다.

assign {cout, sum} = a + b;
합쳐서 결과를 내보낼 수 있도록 한다.
endmodule
```

모델링이 쉽지만, library에 있는 adder의 종류를 모르기 때문에 gate-level보다 빠를 수도, 늦을 수도 있다.





4-bit Adder-Subtracter



2의 보수의 표현

※ 2의 보수

- 양수 A의 word length를 W, A의 2의 보수(-A)를 $A^c = 2^W A$
- Ex> W=4인 2의 보수

$$7 = 0111$$
, $-7 = 10000 - 0111 = 1001$

- 다른 관점: 10000 0111 = (1111+0001) 0111 = (1111-0111) + 0001
- "1111"에서 A를 빼는 것은 A의 각 비트를 complement 취하는 것과 같으며,
 그 결과에 1만 더하면 2's complement가 얻어짐.








2의 보수의 덧셈

❖ 양, 음수에 무관하게 두수를 더한 후, carry-out을 무시



Carry를 무시하면 원하는 결과인 (-7)을 얻음 Carry를 발생없이 원하는 결과인 (-1)을 얻음





Overflow (1)

- ❖ Hardware의 표현 가능한 수의 범위를 벗어나는 것
 - 양수와 양수의 합의 결과가 음수로 표현
 - 음수와 음수의 합의 결과가 양수로 표현

4-bit 는 -8 ~ 7까지 표현된다.

계산 결과가 이 범위를 넘어서면 Overflow가 발생한다.







Adder-Subtracter (1)

❖ Overflow에 무관한 adder-subtracter

-16 + 4 + 1 = -11 8 + 2 + 1 = 11

같은 부호의 덧셈일 경우에는 부호 고려하지 않음

다른 부호의 덧셈일 경우에는 부호를 고려해 주어야 한다.








Adder-Subtracter (2)

-16+8+4+2+1 = -1

두 입력의 부호 비트를 "xor"하여 1일 경우에 부호 비트를 확장한다.

Block Diagram









Adder-Subtracter (3)

Verilog code

```
module add_sub(a, b, sum);
input [3:0] a, b;
output [4:0] sum;
wire cout;

adder_4 u0 (.a(a), .b(b), .cout(cout), .sum(sum[3:0]));
assign sum[4]=(a[3]^b[3])? sum[3] : cout;

endmodule
```





Decoder & Encoder



Decoder & Encoder

Decoder

• N개의 입력에 대하여 최대 2^N 개의 출력을 갖는다.

data N
$$^{\mathcal{H}}$$
 Decoder $\overset{\longrightarrow}{\dots}$ data_out $2^{\mathcal{H}}$

Encoder

• 2^N 개의 입력으로부터 \mathbf{N} 개의 출력을 만든다.

data
$$2^{N}$$
ਮ \dots Encoder \dots data_out N \mathcal{P}






7-Segment Decoder(1)

Block Diagram





Truth Table

	input bcd[3:0]			output							
				seg [6:0]							
				а	b	C	d	е	f	g	
0	0	0	0	0	1	1	1	1	1	1	0
1	0	0	0	1	0	1	1	0	0	0	0
2	0	0	1	0	1	1	0	1	1	0	1
3	0	0	1	1	1	1	1	1	0	0	1
4	0	1	0	0	0	1	1	0	0	1	1
5	0	1	0	1	1	0	1	1	0	1	1
6	0	1	1	0	1	0	1	1	1	1	1
7	0	1	1	1	1	1	1	0	0	1	0
8	1	0	0	0	1	1	1	1	1	1	1
9	1	0	0	1	1	1	1	0	0	1	1
Α	1	0	1	0	Χ	Χ	Χ	Χ	Χ	Χ	Χ
В	1	0	1	1	Χ	Χ	Χ	Χ	Χ	X	Χ
С	1	1	0	0	Χ	Χ	Χ	Χ	Χ	Χ	Χ
D	1	1	0	1	Χ	Χ	Χ	Χ	Χ	Χ	Χ
Е	1	1	1	0	Χ	Χ	Χ	Χ	Χ	Χ	Χ
F	1	1	1	1	Χ	Χ	Χ	Χ	Χ	Χ	Χ







7-Segment Decoder(2)

Verilog code

```
module seg_decoder(bcd, seg);
input [3:0] bcd;
output [6:0] seg;
      [6:0] seg;
rea
always (bcd) begin
   case(bcd)
      0:seg = 7'b111_1110;
      1:seg = 7'b011_0000;
      2:seg = 7'b110_1101;
      3:seg = 7'b111_1001;
      4:seg = 7'b011_0011;
      5:seg = 7'b101_1011;
      6:seg = 7'b101_1111;
      7:seg = 7'b111_0010;
      8:seg = 7'b111_1111;
      9:seg = 7'b111_0011;
      default:seg = 7'bxxx_xxx;
   endcase
end
endmodule
```








Digital Timer



Counter

- ❖ 펄스(Pulse)를 세는 회로
 - 이벤트 카운팅, 순차제어, 주파수 분할등의 응용회로에서 사용
 - State Diagram



3비트 카운터의 최대 카운터 수는 $8(2^3=8)$ 이며, mod-8 카운트 순서는 $000\sim111$ 이다.









동기식 및 비동기식 카운터

- ❖ 동기식(Synchronous)
 - Timing Diagram



- ❖ 비동기식(asynchronous)
 - Timing Diagram









Counter_10

❖ 0~9까지 동작하는 Counter

Block Diagram



Verilog Code

```
module count_9(clk, rst, count);
input clk, rst;
output [3:0] count;
reg [3:0] count;
always @(posedge clk or posedge rst )
begin
  if(rst) count =4'b0;
  else begin
    if(count = 4'b1001) count = 4'b0;
    else count = count + 1; end
end
endmodule
```







Counter_6

- ❖ 0~5까지 동작하는 counter
 - Block Diagram



Verilog Code

```
module count_5(clk, rst, count);
input clk, rst;
output [2:0] count;
reg [2:0] count;
always @(posedge clk or posedge rst)
begin
  if(rst) count =3'b0;
  else begin
    if(count==3'b101) count = 3'b0;
    else count = count + 1; end
end
endmodule
```








❖ 0~59까지 동작하는 Timer

Block Diagram







```
module timer(clk, rst, sec_1, sec_10);
input clk, rst;
output [3:0] sec_1;
output [2:0] sec_10;
reg clk2;
count_9 u0(clk, rst, sec_1);
count_5 u1(clk2, rst, sec_10);
always@(posedge clk or posedge rst)
Begin
    if(rst)begin
          clk2=1'b0;
    end
    else begin
          if(sec_1==4'd9)
                    clk2 = 1'b0;
          else
                    clk2 = 1'b1;
    end
end
endmodule
```

