


# Modelsim을 이용한 Verilog 실습

SoC Design Automation Lab.



#### **ModelSim Download**

- ❖ ModelSim-Altera Edition download: 아래 주소에서 다운로드
  - http:// dl.altera.com/?edition=subscription&product=modelsim\_ae#tab s-2



- 1) OS 선택
- 2) 다운로드 방식 선택
- 3) 프로그램 설치에 대한 자 세한 설명
- 4) 그림과 같이 프로그램 선 택
- 5) 화면 아래 부분에서 다음 의 버튼 클릭하여 설치 파일 다운로드

Download Selected Files







#### **ModelSim Installation**

- ❖ 실행 파일: ModelSimSetup-13.1.0.162.exe
- ❖ ModelSim-Altera Starter Edition 선택하여 설치





- ❖ 여기서는 2가지 방법을 소개
  - 프로젝트를 만들지 않고 시뮬레이션하는 방법
  - 프로젝트를 이용하여 시뮬레이션하는 방법
- ❖ 여기에 설명된 절차를 따라하기 위하여, <a href="http://soclab.jbnu.ac.kr">http://soclab.jbnu.ac.kr</a>에 서 counter.zip 파일을 다운로드 받아 사용한다. (이 파일 안에는 counter.v와 tcounter.v가 들어 있다.)






- ❖ 프로젝트를 만들지 않고 시뮬레이션하는 방법-1
  - Shifter\_tutorial이라는 이름의 디렉토리(폴더)를 만들고, 그 안에 Verilog code(counter.v와 tcounter.v)를 넣는다.
  - File->Change Directory 명령을 사용하여,
     Shifter\_tutorial를 선택하여 작업 디렉토리로 변경한다.
  - File->New->Library... 명령을 사용하여 새로운 라이브러리를 만든다.
    - 아래 화면에서 OK를 클릭한다. (work가 입력되지 않았으면 입력한다.)
    - 해당 디렉토리 안에 work 디렉토리와 modelsim.ini라는 파일이 생성됨.



#### 아래와 같이 work(empty)가 생성










- ❖ 프로젝트를 만들지 않고 시뮬레이션하는 방법
  - Compile->Compile 명령을 수행하여 Verilog file (counter.v, tcounter.v)를 컴파일 한다.










- ❖ 프로젝트를 만들지 않고 시뮬레이션하는 방법
  - 컴파일이 성공하면 다음과 같이 라이브러리의 내용이 변함




각 Verilog file에 선언된 module의 이름임






- ❖ 프로젝트를 만들지 않고 시뮬레이션 하는 방법
  - 만들어진 모듈을 load하여, 시뮬레이 션 진행
  - Simulate->Start Simulation... 명 령을 수행하면 옆과 같은 창이 팝업 됨
  - test\_counter를 선택한 후, OK를 클릭








- ❖ 프로젝트를 만들지 않고 시뮬레이션하는 방법
  - 모듈이 load되면, Verilog 코드 내의 모듈(sim window)과 신호들(Objects window)이 표시됨.












- ❖ 프로젝트를 만들지 않고 시뮬레이션하는 방법
  - 파형을 보기 위하여, View->Wave 명령 실행
  - Waveform window가 생성됨
  - Objects window에서 원하는 신호를 선택한 후, 마우스의 오른쪽 버튼을 클릭하여 AddTo->Wave->All items in region (아래 그림) 명령을 수행









- ❖ 프로젝트를 만들지 않고 시뮬레이션하는 방법
  - 아래 그림과 같이, 선택된 신호가 Waveform window에 등록됨









- ❖ 프로젝트를 만들지 않고 시뮬레이션하는 방법
  - 아래 아이콘을 클릭하여 시뮬레이션 시작



• 시뮬레이션이 성공하면 아래 그림과 같이 Waveform window에 파형이 표시됨








시뮬레이션이 끝나는 시간을 지정



- ❖ 프로젝트를 이용하여 시뮬레이션하는 방법
  - Shifter\_Project라는 폴더를 만들고, 앞에서 사용한 Verilog 파일들을 복사한다.
  - File->Change Directory 명령을 사용하여, Shifter\_Project를 선택하여 작업 디렉토리로 변경한다.
  - File->New->Project 명령을 실행하면, 다음과 같은 window가 나타난다.
  - Project Name에 test를 입력하고, OK를 클릭한다.












- ❖ 프로젝트를 이용하여 시뮬레이션하는 방법
  - 다음과 같은 window에서 Verilog 파일을 프로젝트에 등록한다.
  - Add Existing File을 클릭하여, 복사된 파일 2개를 선택하여 등록한다.








2개의 파일이 등록되었음을 알 수 있다.







- ❖ 프로젝트를 이용하여 시뮬레이션하는 방법
  - Compile->Compile All... 명령을 이용하여, Verilog code를 컴파일 한다.










- ❖ 프로젝트를 이용하여 시뮬레이션하는 방법
  - test\_counter를 더블클릭하여, 모듈을 시뮬레이터에 load한다.










- ❖ 프로젝트를 이용하여 시뮬레이션하는 방법
  - Objects window에서 원하는 신호를 선택한 후, 마우스의 오른쪽 버튼을 클릭하여 AddTo->Wave->All items in region (아래 그림) 명령을 수행







- ❖ 프로젝트를 이용하여 시뮬레이션하는 방법
  - 프로젝트를 이용하지 않고 시뮬레이션하는 방법과 동일하게 시뮬레이션을 진행할수 있다.






# Adder Subtractor Example



#### Modelsim 시작하기










- ❖ Add\_Sub라는 폴더를 만든다.
  - add\_sub.zip 파일을 풀어서 나온 FA.v와 add\_sub\_4.v를 Add\_Sub 폴더에 복사한다.
- ❖ File->Change Directory... 명령을 이용하여 위 폴더를 작업 디렉토리로 바꾼다.
- ❖ File->New->Project… 명령을 이용하여 새로운 프로젝트를 생성한다.
  - Project Name에 "Add\_Sub"를 입력한 후 OK 버튼을 클릭한다.











❖ Add items to the Project window에서 "Add Existing File"을 클릭한다.








❖ Add file to Project window에서 "Browse…"을 클릭하여, 이전 단계에서 복사한 add\_sub\_4.v와 FA.v를 선택한 후, OK 버튼을 클릭한다.













- ❖ Add items to the Project window에서 "Create New File"을 클릭한다.
  - Create Project File window에서 File Name에 "tb\_add\_sub"를 입력하고 Add file as type에서 Verilog를 선택한 후, OK 버튼을 클릭한다.

Add items to the Project window에서 Close 버튼을 클릭하여

window를 닫는다.






tb\_add\_sub.v가 등록되었음을 알 수 있다.




















```
`timescale 1ns/10ps
// testbench module
module adder4 tb:
reg [3:0] A, B;
       SUB; // when SUB = 1, subtraction is performed.
wire [4:0] RESULT;
integer i;
 add sub ADDSUB4 (A, B, SUB, RESULT);
 initial begin
 A = 5; B = 6; SUB = 0;
 #10 A = 1; B = 10;
  #10 A = 4'hF;
  #10 B = 4'hA;
 #10 A = 10; B = 3; SUB = 1;
  #10 A = 4'hF;
  #10 B = 4'hA;
  #1000 $stop;
 end
```

(1)

```
initial begin

#100 B = 3;

for (i = 0; i < 15; i = i+1) begin

#10 A = i;

#30 SUB = ^A;

end

end

initial begin

#1000 $stop;

end

enddendmodule
```


(2)

(1)과 (2)를 순서대로 입력한다.















- ❖ Compile->Compile All 명령을 수행한다.
  - 이 명령은 Project 내의 모든 Verilog code를 컴파일한다.








- ❖ Compile->Compile All 명령을 수행한다.
  - 오류가 있는 경우








- ❖ Compile->Compile All 명령을 수행한다.
  - 오류가 있는 경우













❖ Library tab의 work->adder4\_tb를 더블 클릭한다. 아래와 같은 윈도우가 생성된다.








❖ Library tab의 work->adder4\_tb를 더블 클릭한다. 아래와 같은 윈도우가 생성된다.








- ❖ 앞 페이지와 같이 Instance 윈도우에서 모듈을 클릭하면, 그 모듈에서 사용된 신호들이 Objects window 에 표시된다.
- ❖ 아래와 같이 Objects window 내의 신호를 선택하고, 마우스의 오른쪽 버튼을 클릭하여 "Add Wave" 명령을 수행하면, 해당 신호들이 Wave-Default window에 표시된다.








- ❖ 앞 페이지와 같이 Instance 윈도우에서 모듈을 클릭하면, 그 모듈에서 사용된 신호들이 Objects window 에 표시된다.
- ❖ 아래와 같이 Objects window 내의 신호를 선택하고, 마우스의 오른쪽 버튼을 클릭하여 "Add Wave" 명령을 수행하면, 해당 신호들이 Wave-Default window에 표시된다.











전체 시뮬레이션 시간을 100000ns로 setting 버튼을 클릭하여 시뮬레 이션 시작








- ❖ 아래 그림과 같이 시뮬레이션 파형이 표시됨
- ♦ 원하는 결과가 나왔는 가를 확인해야 함

노란색 수직선이 있는 곳에서의

A, B, SUB, RESULT, i 값



$$A = 1000, B = 0011, SUB = 1$$

$$\rightarrow$$
 A – B = 10101







- ❖ 시뮬레이션 시간을 10000ns로 수정하여 시뮬레이션하시오.
- ❖ T = 250000ps에서의 A, B. SUB, RESULT, i 값은 각각 얼마인가?
- ❖ 아래 그림에서 붉은색 사각형 내의 아이콘들은 어떤 의미인가?



