

第十一讲 STM32嵌入式微处理器





- 1. Cortex-M3的体系结构
- 2. STM32F10x微处理器
- 3. STM32F103x处理器的功能
- 4. STM32F103x处理器的特点
- 5. STM32F103x内部结构
- 6. STM32F103x的存储结构
- 7. STM32F103x的启动模式
- 8. STM32F103x的片上外设
- 9. STM32F103x的最小系统




STM32 通用平台





STM32 概念

- ✓ 标准的 ARMTM Cortex-M3 内核
- ✓ 高性能外设
- ✔ 提供两个完整的产品系列
- ✔ 开发工具以及软件支持





各系列产品 全面兼容



- 可升级的体系结构
- 适用你所有的应用
- 给用户相同的"外观和感受"
- 统一的软件和开发投入



第十一讲 STM32嵌入式微处理器





- 1. Cortex-M3的体系结构
- 2. STM32F10x微处理器
- 3. STM32F103x处理器的功能
- 4. STM32F103x处理器的特点
- 5. STM32F103x内部结构
- 6. STM32F103x的存储结构
- 7. STM32F103x的启动模式
- 8. STM32F103x的片上外设
- 9. STM32F103x的最小系统



什么是STM32?





- -内核为ARM公司为要求高性能、低成本、低功耗的嵌入式应用专门设计的Cortex-M3内核
- -标准的ARM架构
- •超前的体系结构
 - -高性能
 - -低电压
 - -低功耗
 - -创新的内核以及外设
- 简单易用/自由/低风险
- 管脚,软件和外设全线兼容
- FLASH
 - 32KB,64KB,128KB,256K,512K
- RAM
 - 6KB,10KB,20KB,32KB,64KB
- 封装
 - LQFP-48/LQFP-64/LQFP-100/BGA-100
- 电压范围2.0到3.6V
- I/O电压容限为5V





1.1 Cortex-M3的体系结构








nstruction N	Fetch	Decode	
--------------	-------	--------	--

Instruction N + 1

Instruction N + 2

Instruction N + 3

Fetch	Decode	Execute			
	Fetch	Decode	Execute		
		Fetch	Decode	Execute	
			Fetch	Decode	Execute






1.2 Cortex-M3的体系结构












ARM Cortex-M3模块结构






1.3 Cortex-M3的体系结构



3. 基于 Cortex-M3微处理器的寄存器组





	寄存器	功能
	xPSR	记录 ALU 标志(0 标志,进位标志,负数标志,溢出标志),执行状态,以及
		当前正服务的中断号
	PRIMASK	除能所有的中断——当然了,不可屏蔽中断(NMI)才不甩它呢。
	FAULTMASK	除能所有的 fault——NMI 依然不受影响,而且被除能的 faults 会"上访",
		见后续章节的叙述。
	BASEPRI	除能所有优先级不高于某个具体数值的中断。
_	CONTROL	定义特权状态(见后续章节对特权的叙述),并且决定使用哪一个堆栈指针



ARM Cortex-M3处理器内存映射



							K.
0xE00FFFFF		ROM Table		_			0xFFFFFFF
		External PPB			Vendor-specific		
		ETM					0xE0100000
0xE0040000		TPIU			Private peripheral bus - Ext	ernal	0xE00FFFFF
							0xE0040000 0xE003FFFF
0×50035555					Private peripheral bus - Inte	ernal	0xE0000000
0xE000F000							0xDFFFFFF
0xE000E000					Eutomal davice	1.0GB	
0xE0003000					External device		
0xE0002000							
0xE0001000							
0xE0000000		HM					0xA0000000 0x9FFFFFF
0x43FFFFFF	32MB	Bit Band Alias			External RAM	1.0GB	0.5000000
0x4200000 0x41FFFFF 0x40100000	31MB				Peripheral	0.5GB	0x60000000 0x5FFFFFFF
0x40000000	1MB	Bit Band region					
							0x40000000 0x3FFFFFF
0.23.11111	32MB	Bit Band Alias			SRAM	0.5GB	
0x22000000							0x20000000
	31MB				Code	0.5GB	0x1FFFFFFF
_	1MP	Rit Rand region			Code	0.000	
0×20000000	TIVID	Dit Dana region					0x00000000
	0xE00FF000 0xE0042000 0xE0041000 0xE0040000 0xE000F000 0xE0002000 0xE0002000 0xE0000000 0xE0000000 0xE0000000 0xE0000000 0xE0000000 0x21FFFFFF 0x20100000	0xE00FF000 0xE0042000 0xE0041000 0xE0040000 0xE000F000 0xE0002000 0xE0002000 0xE0000000 0xE00000000	0xE00FF000 ROM Table 0xE0042000 External PPB 0xE0041000 ETM 0xE003FFFF Reserved 0xE000F000 NVIC 0xE0003000 Reserved 0xE0002000 DWT 0xE0001000 DWT 0xE0000000 ITM Sample of the property of the proper	0xE00FF000 0xE0042000 0xE0041000 0xE0040000 ROM Table External PPB 0xE0041000 0xE0040000 0xE000F000 0xE0000000 0xE0002000 0xE0002000 0xE0000000 Reserved NVIC 0xE0002000 0xE0000000 0xE0000000 0x43FFFFFF 0x4000000 0x41FFFFFF 31MB 31MB 0x40100000 0x40000000 0x23FFFFFF 32MB Bit Band Alias 0x22000000 0x21FFFFFF 32MB 0x22000000 0x21FFFFFF 31MB 0x20100000 1MB Bit Band Alias 31MB 0x20100000 1MB Bit Band Alias 31MB 0x20100000 1MB Bit Band Alias 31MB	0xE00FF000 0xE0042000 0xE0042000 0xE0040000 ROM Table External PPB 0xE0041000 0xE0040000 ETM 0xE003FFFF 0xE000F000 0xE0003000 0xE0002000 0xE0002000 0xE0000000 Reserved FPB 0xE0000000 0xE0000000 DWT 0x42000000 0x41FFFFFF 31MB 0x40000000 0x23FFFFFF 32MB Bit Band Alias 0x22000000 0x21FFFFFF 31MB 0x221000000 0x21FFFFFF 31MB 0x20100000 IMB Bit Band Alias 31MB	0xE00FF000 0xE0042000 ROM Table External PPB Vendor-specific 0xE0041000 0xE0040000 ETTM TPIU Private peripheral bus - Ext 0xE003FFF 0xE000F000 0xE0003000 0xE0002000 0xE0002000 0xE0001000 0xE0001000 Reserved FPB 0xE0001000 0xE0000000 External device 0x43FFFFFF 0x40000000 0x14FFFFFF 31MB 0x40100000 0x23FFFFFF 32MB Bit Band Alias External RAM 0x22000000 0x23FFFFFF 31MB 0x221000000 IMB Bit Band Alias SRAM 0x22000000 0x21FFFFFF 31MB 0x20100000 SRAM Code	0xE00F000 0xE0042000 0xE0040000 ROM Table EXTRM Vendor-specific 0xE0040000 ETTM 0xE0040000 Private peripheral bus - External 0xE003FFF 0xE000F000 0xE0000000 0xE0000000 Reserved 0xE0003000 0xE0000000 PPB 0xE0001000 0xE0000000 External device 1.0GB 0x43FFFFFF 0x4000000 0x41FFFFFF 31MB 0x40100000 0x40000000 32MB Bit Band Alias External RAM 1.0GB 1.0GB 0x42000000 0x40000000 0x40000000 0x23FFFFFF 32MB Bit Band Alias Peripheral 0.5GB 0.5GB 0x22000000 0x21FFFFFF 31MB 0x20100000 32MB Bit Band Alias SRAM 0.5GB 0.5GB




1.4 Cortex-M3的体系结构









- · Cortex-M3处理器代码可以是特权执行或非特权执行。
- 线程模式在复位之后为特权访问 。
- 这里需要注意的是,处理模式始终是特权访问的。



1.5 Cortex-M3的体系结构





5. Cortex-M3的NVIC嵌入式中断控制器

■ 进入中断方式

入栈: 把8个寄存器的值压入栈。

取向量:从向量表中找出对应的中断服务程序入口地址选择堆栈指针MSP/PSP,更新堆栈指针SP,更新连接寄存器LR,更新程序计数器PC。

- 高效的低延迟异常处理
- NVIC 的寄存器以存储器映射的方式来访问 使能与除能寄存器 悬起与"解悬"寄存器 优先级寄存器 活动状态寄存器



1.5 Cortex-M3的体系结构





- 标准NVIC包括一个NMI和32个通用物理中断,可配置中断240个,优先级位3~8位。
- 通过与处理器的紧密结合,加快中断服务程序 (ISR)的执行。
- 通过寄存器硬件堆栈,加上退出和重启多寄存器Load-Store操作,可以不用任何汇编代码完成寄存器数据传送。
- 采用尾链(Tail-Chaining)技术, 简化激活和挂起的中断之间的数据传送。
- 进入中断和退出中断时,处理器状态硬件自动保存和恢复,无须而外指令消耗。



第十一讲 STM32嵌入式微处理器





- 1. Cortex-M3的体系结构
- 2. STM32F10x微处理器
- 3. STM32F103x处理器的功能
- 4. STM32F103x处理器的特点
- 5. STM32F103x内部结构
- 6. STM32F103x的存储结构
- 7. STM32F103x的启动模式
- 8. STM32F103x的片上外设
- 9. STM32F103x的最小系统




Cortex-M3 处理器






- ■集成了内核和高级系统外设的分级处理器
- Cortex-M3 内核
 - 哈佛体系结构
 - 拥有分支预测功能的三级流水线
 - Thumb®-2 指令集和传统的 Thumb 指令集
 - 带有 硬件除法和 单信号周期乘法的 ALU
- Cortex-M3 处理器
 - Cortex-M3 内核
 - 可配置的中断控制器
 - 总线矩阵
 - 先进的调试组件
 - 可选择的 MPU & ETM





STM32F10x的两条产品线





5 x USART





2 x SPI

 $2 \times I^2C$

5 x 16-bit TIMERS RTC

Int 8 MHz RC Int 32 kHz RC

2xWDG

POR/PDR/ PVD brown out

11+ **DMA**

80% GPIO
ratio
Up to 512KB
FLASH

Up to 2x12b ADC AC **72M 64KB** $(1 \mu s)$ CAN I^2S^* EMI DAC **USB** SDIO* Hz **SRA** Temp timer sensor **CPU** M



"基本型"系列

* 只有在Flash大于256KB(包含)的芯片上才包括DAC, EMI (144 pins), I²S, SDIO



2.1 STM32F103x内部结构



STM32F107

多达256/512K字节的闪存

2~5 x USART

1~3 x SPI

1~2 x I2C

2~4 x 16位定时器

4-16MHz 主振荡器

内嵌8MHz的RC振荡器 和32kHz的RC振荡器

实时钟

2 x 看门狗

复位电路 上电/断电复位 电压检测

7~12通道DMA

80%管脚是通用I/O

72MHz CPU 多达 20~64K字 节 SRAM

2个12位 ADC(1μs) 温度传感器

USB 2.0 OTG全速 2 x CAN 2.0B Ethernet

B IEEE1588

STM32F105

72MHz CPU 多达 20~64K字 节 SRAM 2个12位 ADC(1µs) 温度传感器 USB 2.0 OTG全速

2 x CAN 2.0B

STM32F103



72MHz CPU 多达 20~64K字 节 SRAM 2~3个12位 ADC(1µs) 温度传感器 USB 2.0 全速 CAN

2.0B

1~2个 专用 PWM

STM32F102

48MHz CPU 多达 16K字节 SRAM 1个12位ADC (1µs) 温度传感器 USB 2.0 全速

STM32F101


36MHz CPU 多达 16K字节 SRAM 1个12位ADC (1μs) 温度传感器

STM32 全国研讨会 14-25/09/2009



STM32F103"增强型"系列







STM32F103xC STM32F103xD STM32F103xE

High-density performance line ARM-based 32-bit MCU with 256 to 512KB Flash, USB, CAN, 11 timers, 3 ADCs, 13 communication interfaces



Features

- Core: ARM 32-bit CortexTM-M3 CPU
 - 72 MHz maximum frequency,
 1.25 DMIPS/MHz (Dhrystone 2.1)
 performance at 0 wait state memory
 access
 - Single-cycle multiplication and hardware division

Memories

- 256 to 512 Kbytes of Flash memory
- up to 64 Kbytes of SRAM
- Flexible static memory controller with 4
 Chip Select. Supports Compact Flash,
 SRAM, PSRAM, NOR and NAND memories
- LCD parallel interface, 8080/6800 modes
- Clock, reset and supply management
 - 2.0 to 3.6 V application supply and I/Os
 - POR, PDR, and programmable voltage detector (PVD)
 - 4-to-16 MHz crystal oscillator
 - Internal 8 MHz factory-trimmed RC
 - Internal 40 kHz RC with calibration
 - 32 kHz oscillator for RTC with calibration

- Low power
 - Sleep, Stop and Standby modes
 - V_{BAT} supply for RTC and backup registers
- 3 x 12-bit, 1 µs A/D converters (up to 21 channels)
 - Conversion range: 0 to 3.6 V
 - Triple-sample and hold capability
 - Temperature sensor
- 2 × 12-bit D/A converters
- DMA: 12-channel DMA controller
 - Supported peripherals: timers, ADCs, DAC, SDIO, I²Ss, SPIs, I²Cs and USARTs
- Debug mode
 - Serial wire debug (SWD) & JTAG interfaces
 - Cortex-M3 Embedded Trace Macrocell™



STM32选型指南



STM32选型指南



			STM	32(ARM	Cortex-I	M3) 321	立微	控制	訓器	产品	列:	表(載至	200	9年8	3月)			
		CPU 程序 RAM SAM			定时器功能(1)			串行通信接口								模拟端口		1/0		
	型号	频率	空间	(字节)	FSMC	16位普通	16位高级	16位	CDI	I²C	USART™	USB	CAN	以太	I ² S	CDIO	ADC	DAC	端口	封装
		(MHz)	(字节)	(子卫)		(IC/OC/PWM)	(IC/OC/PWM)		SPI	I-C	UART	全速	2.0	XX	1.2	SDIO	(通道)	(通道)	쐐山	
	STM32F101T4	36	16K	4K		2(8/8/8)			1	1	2						1/(10)		26	VFQFPN36
36脚	STM32F101T6	36	32K	6K		2(8/8/8)			1	1	2						1/(10)		26	VFQFPN36
	STM32F101T8	36	64K	10K		3(12/12/12)			1	1	2						1/(10)		26	VFQFPN36
	STM32F101C4	36	16K	4K		2(8/8/8)			1	1	2						1/(10)		37	LQFP48
48脚	STM32F101C6	36	32K	6K		2(8/8/8)			1	1	2						1/(10)		37	LQFP48
4004	STM32F101C8	36	64K	10K		3(12/12/12)			2	2	3						1/(10)		37	LQFP48
	STM32F101CB	36	128K	16K		3(12/12/12)			2	2	3						1/(10)		3.7	LQFP48
	STM32F101R4	36	16K	4K		2(8/8/8)			1	1	2						1/(16)		51	LQFP64
	STM32F101R6	36	32K	6K		2(8/8/8)			1	1	2						1/(16)		51	LQFP64
	STM32F101R8	36	64K	10K		3(12/12/12)			2	2	3						1/(16)		51	LQFP64
64脚	STM32F101RB	36	128K	16K		3(12/12/12)			2	2	3						1/(16)		51	LQFP64
	STM32F101RC	36	256K	32K		4(16/16/16)		2	3	2	3+2						1/(16)	1(2)	51	LQFP64
	STM32F 1 01RD	36	384K	48K		4(16/16/16)		2	3	2	3+2						1/(16)	1(2)	51	LQFP64
	STM32F101RE	36	512K	48K		4(16/16/16)		2	3	2	3+2						1/(16)	1(2)	51	LQFP64
	STM32F101V8	36	64K	10K		3(12/12/12)			2	2	3						1/(16)		80	LQFP100
	STM32F101VB	36	128K	16K		3(12/12/12)			2	2	3						1/(16)		80	LQFP100
100脚	STM32F101VC	36	256K	32K	•	4(16/16/16)		2	3	2	3+2						1/(16)	1(2)	80	LQFP100
	STM32F 1 01VD	36	384K	48K	•	4(16/16/16)		2	3	2	3+2						1/(16)	1(2)	80	LQFP100
	STM32F101VE	36	512K	48K	•	4(16/16/16)		2	3	2	3+2						1/(16)	1(2)	80	LQFP100
	STM32F101ZC	36	256K	32K	•	4(16/16/16)		2	3	2	3+2						1/(16)	1(2)	112	LQFP144
144脚	STM32F 1 01ZD	36	384K	48K	•	4(16/16/16)		2	3	2	3+2						1/(16)	1(2)	112	LQFP144
	STM32F101ZE	36	512K	48K	•	4(16/16/16)		2	3	2	3+2						1/(16)	1(2)	112	LQFP144
	CTM22F1A2C4	40	161/	AI/		2/0/0/0\			1	4	2	1					1 //10\		27	LOFDAG



2.2 STM32F103微控制器外部结构



103——ARM Cortex-M3内核,增强型; 050——ARM Cortex-M0内核; 101——ARM Cortex-M3内核,基本型; 102——ARM Cortex-M3内核,USB基本型; 105—ARM Cortex-M3内核,USB互联网型; 107——ARM Cortex-M3内核,USB互联

工作温度范围: 6——40℃~85℃(工业级), 7——40℃~105℃(工业级)。

DO脚不

芯片类型: F——

─低电压(1.65~3.6V),

E统芯片。

引脚数目: R-K---32PIN,

U----63PIN 132PII B——128KB Flash(中容量),4——16KB Flash(小容量),6——32KB Flash(小容量),8——64KB Flash(中容量),C——256KB Flash(大容量),D——384KB Flash(大容量),E——512KB Flash(大容量),F——768KB Flash(大容量),G——

1MKB Flash(大容量)。



2.2 STM32系列微控制器





STM32 F 103 C 8 T 6 A

产品系列

基于ARM的32位微控制器

产品类型 F=通用类型

子系列

101 = 基本型 102 = USB基本型

103 = 增强型 105或107=互联型

引脚数

T = 36 C = 48 R = 64 V = 100 Z = 144

闪存容量

4 = 16K 6 = 32K 8 = 64K

B=128K C=256K D=384K E=512K

内部代码 A或空

温度范围

6=商业级

-40~85 °C

7=工业级

-40~105 °C

封装

H=BGA

T=LQFP

U=VFQFPN

Y=WLCSP64



2.2 STM32F103微控制器外部结构



- 1. 芯片系列: STM32代表ST品牌Cortex-Mx系列内核(ARM)的32位MCU。
- 2. 芯片类型: F—通用快闪, L—低电压(1.65~3.6V), W—无线系统芯片。
- 3. 芯片子系列: 103—ARM Cortex-M3内核,增强型; 050—ARM Cortex-M0内核; 101—ARM Cortex-M3内核,基本型; 102—ARM Cortex-M3内核,USB基本型; 105—ARM Cortex-M3内核,USB互联网型; 107—ARM Cortex-M3内核,USB互联 网型、以太网型; 215/217—ARM Cortex-M3内核,加密模块; 405/407—ARM Cortex-M4内核,不加密模块等。
- 4. 引脚数目: R—64PIN, F—20PIN, G—28PIN; K—32PIN, T—36PIN, H—40PIN, C—48PIN, U—63PIN, O—90PIN, V—100PIN, Q—132PIN, Z—144PIN, I—176PIN。
- 5. **Flash**容量: B—128KB Flash(中容量),4—16KB Flash(小容量),6—32KB Flash(小容量),8—64KB Flash(中容量),C—256KB Flash(大容量),D—384KB Flash(大容量),E—512KB Flash(大容量),F—768KB Flash(大容量),G—1MKB Flash(大容量)。
- 6. 封装信息: T—LQFP,H—BGA,U—VFQFPN,Y—WLCSP。
- 7. 工作温度范围: 6—-40℃~85℃(工业级), 7—-40℃~105℃(工业级)。
- 8. 可选项: 此部分可以没有,可以用于标示内部固件版本号。







2.2 STM32F103微控制器外部结构



```
□ VDD 2
              VBAT
                                                                □ VSS_2
PC13-TAMPER-RTC
   PC14-OSC32 IN
                                                                □ PA13
                                                                □ PA12
 PC15-OSC32 OUT
      PD0 OSC IN
                                                                □ PA11
                                                                □ PA10
    PD1 OSC OUT
                                                                □ PA9
             NRST
                                                                □ PA8
               PC0
                                        LQFP64
               PC1
                                                                □ PC9
                    \square 9
               PC2
                                                                □ PC8
                    □ 10
               PC3
                                                                □ PC7
             VSSA
                                                                □ PC6
                                                             37
                      12
                                                                □ PB15
             VDDA
                      13
                                                                □ PB14
        PA0-WKUP
                    П
               PA1
                                                                □ PB13
               PA2 H
                                                                □ PB12
                         VSS_4
VDD_4
VDD_4
PA4
PA5 L
PA7 L
PC5 L
PB1 L
PB1 L
PB1 L
                                                  PB2
```

1. 电源:VDD_x(x=1,2,3,4)、 VSS_x(x=1,2,3,4):2.0-3.6;2.4-3.6

VBAT:1. 8-3.6

VDDA,VSSA:ADC专用

2.复位:NRST, 低电平

3. 时钟控制:

OSC_IN,OSC_OUT:4-16MHz

OSC32_IN,OSC32_OUT:

32.768kHz

4. 启动配置: BOOT0,BOOT1

配置启动模式

5. 输入输出口:

PAx(x=0,1,2,...,15)


PBx(x=0,1,2,...,15)

PCx(x=0,1,2,...,15)、PD2。可


作为通用输入输出, 还可经过配

置实现特定的第二功能, 如

ADC、USART、I2C、SPI等。



STM32F103的BGA144封装



STM32F103的BGA100封装



2.3 STM32F103系列微控制器结构





■ 主要特点

- STM32F103xx系列微控制器基于高性能32位RISC的 ARM Cortex-M3核,工作频率为72MHz。片上集成了 高速存储器和通过APB总线连接的丰富和增强的外 设和1/0。所有的设备都提供标准的通信接口(最 多可达两个12C接口,三个SPI接口和五个USART接 口) 。片上还带有两个12位的ADC、一个12位的双 通道DAC、11个16位计时器。根据应用范围的不同, STM32F103xx系列具有众多的配置型号,非常适合 不同应用中的选型。



2.3 STM32F103系列微控制器结构





- ■总体结构
 - STM32F103xx的主系统由以下部分构成:
 - 四个驱动单元: Cortex-M3内核DCode总线 (D-bus),和系统总线(S-bus);通用 DMA1和通用DMA2。
 - 四个被动单元:内部SRAM;内部闪存存储器; FSMC;AHB到APB的桥(AHB2APBx),它 连接所有的APB设备。



第十一讲 STM32嵌入式微处理器





- 1. Cortex-M3的体系结构
- 2. STM32F10x微处理器
- 3. STM32F103x处理器的功能
- 4. STM32F103x处理器的特点
- 5. STM32F103x内部结构
- 6. STM32F103x的存储结构
- 7. STM32F103x的启动模式
- 8. STM32F103x的片上外设
- 9. STM32F103x的最小系统









- 集成嵌入式Flash和SRAM存储器的ARM Cortex-M3内核
 - ARM Cortex-M3处理器是用于嵌入式系统的最新一代ARM处理器。用于提供一个满足MCU实现需要的低开销平台,具有更少的引脚数和更低的功耗,并且提供了更好的计算表现和更快的中断系统应答。
- 嵌入式Flash存储器和RAM存储器
 - 内置了多达512K的嵌入式Flash,可用于存储程序和数据。多达64K的嵌入式SRAM可以以CPU时钟速度进行读写(不带等待状态)。









- 可变静态存储控制器 (FSMC)
 - FSMC嵌入在STM32F103xC, STM32F103xD和 STM32F103xE中, 带有四个片选, 支持下面四种模式: Flash, RAM, PSRAM, NOR和NAND。
- 嵌套矢量中断控制器 (NVIC)
 - STM32F103xx系列微控制器嵌入了一个嵌套矢量中断控制器,可以处理43个可屏蔽中断通道(不包括Cortex-M3的16根中断线),提供16个中断优先级。









- 外部中断/事件控制器(EXTI)
 - 外部中断/事件控制器由用于19条产生中断/事件 请求的边沿探测器线组成。每条线可以被单独配 置用于选择触发事件(上升沿,下降沿或者两者 都可以),也可以被单独屏蔽。
- 时钟和启动
 - 在启动的时候还是要进行系统时钟选择,但复位的时候内部8MHz的晶振被选作CPU时钟。可以选择一个外部的4-16MHz的时钟,并且会被监视判定是否成功。









- Boot模式
 - 在启动的时候,boot引脚被用来在三种boot选项中的选择一种:从用户Flash导入;从系统存储器导入;从SRAM导入。boot导入程序位于系统存储器,用于通过USART1重新对Flash存储器进行编程。
- 电源供电方案
 - V_{DD}, 电压范围为2.0到3.6V, 用于1/0和内部调压器。
 - V_{SSA}, V_{DDA}, 电压范围为2.0到3.6V, 用于ADC、复位模块、RC和PLL。
 - V_{RAT}, 电压范围为1.8到3.6V







■功能概述

- 电源管理
 - ■设备有一个完整的上电复位(POR)和掉电复位 (PDR)电路。这条电路一直有效,用于确保从2V 启动或者掉到2V的时候进行一些必要的操作。当 VDD低于一个特定下限VPOR/PDR的时候,不需要外 部复位电路,设备也可以保持在复位模式。
- 电源供电方案
 - ■调压器有三种运行模式: 主(MR),用在传统意义上的调节模式(运行模式);低功耗(LPR),用在停止模式;掉电,用在待机模式:调压器输出为高阻,核心电路掉电,包括零消耗。









- 低功耗模式,包含三种低功耗模式:
 - 休眠模式。在休眠模式中,只有CPU停止工作,所有的外设继续运行,在中断/事件发生时唤醒CPU。
 - 停止模式。停止模式允许以最小的功耗来保持 SRAM和寄存器的内容。设备可以通过外部中断线 从停止模式唤醒。外部中断源可以使16个外部中 断线之一、PVD输出或者TRC警告。
 - <u>待机模式</u>。待机模式追求最少的功耗。内部调压器被关闭,这样1.8V区域被断电。PLL、HSI和HSERC振荡器也被关闭。



3.2 STM32F103系列微控制器的外设







- DMA
 - ■12通道的通用DMA可用于存储器到存储器、外设到存储器和存储器到外设的传输。DMA控制器支持循环缓冲器管理,从而避免了在到达缓冲区末端时产生中断。
- RTC (实时时钟) 和备份寄存器
 - RTC和备份寄存器通过一个开关来控制供电,当 V_{DD}有效的时候通过V_{DD}供电,否则通过V_{BAT}供电。 备份寄存器(10个16位寄存器)可以用来在V_{DD} 无效的保存数据。




3.2 STM32F103系列微控制器的外设









- 窗口看门狗

■窗口看门狗基于一个在空转时可设置的7位倒计数器。可以用作在系统出问题的时候来复位设备。由主时钟提供时钟源。能够实现提早警告中断并且计数器在调试模式的时候可以冻结。









- 片上外设概述
 - SysTick定时器
 - 该定时器是OS专用,但也可以用作标准的倒计数器。它的特征是:一个24位的倒计数器;自动重载能力;当计数器为O时产生的系统中断是可屏蔽的;可编程的时钟源。
 - 通用定时器(TIMx)
 - STM32F103xx设备最多自带4个同步标准定时器。这些定时器基于一个16位自动重载顺序/倒序计数器和一个16位的预比较器。每个定时器特有分别用于输入捕获、输出比较、PWM或者单脉冲模式输出的4个独立通道。







- 片上外设概述
 - 基本定时器TIM6和TIM7
 - 这些定时器用于产生DAC触发,也可以用作通用的16位定时器。
 - 高级控制定时器(TIM1和TIM8)
 - 高级控制定时器(TIM1)可以被看作是一个在 6通道上复用的三相PWM,也可以被看作是通 用定时器,4个独立的通道可以用作:输入捕获; 输出捕获;PWM产生;单脉冲模式输出;可设 置空转时间的PWM输出。TIM1和具有相同结 构的TIMx有相同的特性,所以TIM1通过同步 连接特性或者事件链,可以和TIMx一起工作。







- I²C总线
 - 最多可有两个工作在多主机模式和从模式下的
 ■2C总线接口,支持标准和快速模式。都支持双
 从机寻址(只能是7位)和7/10位主机模式下
 寻址。内置硬件CRC产生和验证模块。都支持
 DMA,支持SMBus2.0/PM Bus。
- 通用同步/异步收发器(USART)
 - USART接口最多可以2.25Mbit/s的速度通信。对CTS和RTS信号使用硬件管理,支持IrDA SIR ENDEC,兼容ISO7816并且具有LIN主/从性能。USART接口支持DMA。














-12S

■ STM32F103xC、STM32F103xD和 STM32F103xE有两个和SPI2、SPI3复用的I2S接口,可用于主模式或者从模式。可以配置成16位或者 32位精度的输入或者输出。音频采样频率可以在8KHz 到48KHz。





■片上外设概述



- SD10
 - STM32F103xC、STM32F103xD和STM32F103xE有一个 SD/SDIO/MMC主机接口,支持MMC 4.2。有三种数据 总线模式:1位(默认),4位和8位。在8位模式下最高可达48MHz。此外还兼容SD 2.0。1位和4位总 线模式下支持SDIO 2.0。
- 控制器局域网(CAN)
 - CAN兼容2. OA和2. OB标准, 比特率高达1Mbit/s。可以发送和接收11位标示符的标准桢, 也可以发送和接收29位标示符的扩展桢。有三个发送邮箱, 两个3阶接收FIFO队列和14个可升级过滤器阵列。







- ■片上外设概述
 - 通用串行总线(USB)
 - STM32F103xx嵌入了一个支持USB全速12Mbit/s的USB外设。USB接口实现了全速(12Mbit/s)功能接口。可通过软件配置端点,也可以通过软件控制挂起/恢复。时钟来自内部PLL产生的48MHz专用时钟源。
 - GP10 (通用输入/输出)
 - ■每一个GP10引脚都可以由软件配置出输出,输入 或者外设备用功能。大部分的GP10引脚和数字或 者模拟备用功能共享。所有的GP10都支持高电流。







- ■片上外设概述
 - ADC(模数转换器)
 - STM32F103xx设备自带两个12位的模数转换器。 每个ADC有多达16个外部通道,能够以单次或扫 描模式进行转换。在扫描模式下,自动转换在一 组选定的模拟输入上进行。
 - DAC(数模转换器)
 - DAC带有两个可缓冲通道,可以将两路数字信号 转化为两路模拟信号输出。DAC通道通过定时器 更新输出来触发,DAC每个通道可以连接到不同 的DMA通道。每个通道可以独立被DMA控制器处理。







- ■片上外设概述
 - 温度传感器
 - 温度传感器用于根据温度的变化来产生一个线性的电压。转换的范围在2V到3.6V。温度传感器内部连接到ADC_IN16输入通道,从而把传感器输出电压转换为数字值。
 - 串行线JTAG调试端口(SWJ-DP)
 - 芯片嵌入了ARM SWJ-DP接口,并且组合了JTAG和串行线调试端口。JTAG TMS和TCK引脚分别和SWDIO和SWCLK复用。如果要在JTAG-DP和SW-DP之间切换,只需要在TMS输入一个特定的序列。



第十一讲 STM32嵌入式微处理器





- 1. Cortex-M3的体系结构
- 2. STM32F10x微处理器
- 3. STM32F103x处理器的功能
- 4. STM32F103x处理器的特点
- 5. STM32F103x内部结构
- 6. STM32F103x的存储结构
- 7. STM32F103x的启动模式
- 8. STM32F103x的片上外设
- 9. STM32F103x的最小系统









- ARM 32位的Cortex-M3 CPU
- 72MHz, 高达90DMips, 1.25DMips/MHz
- ■单周期硬件乘法和除法——加快计算
- 2. 存储器
- 从32K字节至128K字节闪存程序存储器
- 从6K字节至20K字节SRAM









- 2.0至3.6伏供电和1/0管脚
- 上电/断电复位(POR/PDR)、可编程电压监测器(PVD)、掉电监测器
- 内嵌4至16MHz高速晶体振荡器
- 内嵌经出厂调校的8MHz的RC振荡器
- 内嵌40kHz的RC振荡器
- 内嵌PLL供应CPU时钟
- 内嵌使用外部32kHz晶体的RTC振荡器







4. 2个12位模数转换器, 1us转换时间(16通道)

- 转换范围是0至3.6V
- 双采样和保持功能
- 温度传感器

5. 低功耗

- 3种省电模式:睡眠、停机和待机模式
- VBAT为RTC和后备寄存器供电调试模式

6. DMA

- 7通道DMA控制器
- 支持外设:定时器、ADC、USART、SPI和12C





STM32系列的优点:





- STM32系列使用了ARM最新的、先进架构Cortex-M3内核 优秀的功耗控制
- STM32处理器具有三种低功耗模式
 - •运行模式时使用高效的动态耗电机制,在Flash中以72MHz全速运行时,如果开启外部时钟,处理器仅耗电27mA。
 - 待机状态时极低耗电,典型值2uA。
 - 电池供电时, 提供低电压2.0~3.6V工作能力
- 灵活的时钟控制机制,用户可以根据自己所需的耗电/ 性能要求进行合理优化。
- RTC可独立供电,外接纽扣电池供电。







■ 性能出众而且功能创新的片上外设

- STM32处理器片上外设优势来源于双APB总线结构

- 其中有一个高速APB, 速度可达CPU的运行频率, 连接到该总线上的外设能以更高的速度运行。

USB: 12Mbit/s

USART: 4.5Mbit/s

SPI: 18Mbit/s

● IIC: 400kHz

GPIO:18MHz翻转

PWM:定时器72MHz输入





- 针对 MCU 应用中最常见的电机控制, STM32 对片上外围设备进行一些功能创新。



● 高级PWM定时器提供:

- ▶ 6路PWM输出 ▶ 死区产生
- > 编码器输入 > 霍尔传感器
- ▶ 边沿对齐和中心对齐波形
- ▶ 完整的向量控制环
- > 紧急故障停机,与2路ADC同步,与其它定时器同步
- > 可编程防范机制可用于防止对寄存器的非法写入
- 双通道ADC采样/保持,12位1uS,连续/独立模式,多触发源
- 易于开发,可使产品快速进入市场











- STM32处理器最大程度地实现集成,尽可能地减少对外部器件的要求
 - 内嵌电源监控器,带上电复位、低电压检测、掉电检测
 - 自带时钟的看门狗定时器
 - 一个主晶振(4~16MHz晶振)驱动整个系统,内嵌PLL产生多种频率;RTC时钟可内部也可外部晶振(32kHz)
 - 内嵌精密8MHzRC振荡电路,可作为主时钟
 - LQPF封装仅需7个滤波电容



第十一讲 STM32嵌入式微处理器






- 1. Cortex-M3的体系结构
- 2. STM32F10x微处理器
- 3. STM32F103x处理器的功能
- 4. STM32F103x处理器的特点
- 5. STM32F103x内部结构
- 6. STM32F103x的存储结构
- 7. STM32F103x的启动模式
- 8. STM32F103x的片上外设
- 9. STM32F103x的最小系统



5.1 STM32F103x内部结构







5.2 STM32F103x内部结构





- 四个主动单元
 - M3内核的ICode总线(I-bus)、DCode总线(D-bus)、系统总线(S-bus)、DMA(DMA1、DMA2、以太网DMA)。
- 四个被动单元
 - 内部SRAM、内部闪存、FSMC、AHB到APB桥。
- ICode总线
 - 将M3内核的指令总线与FLASH指令接口相连,用于指令预取。
- DCode总线
 - 将M3内核的数据总线与FLASH数据接口相连,常量加载和调试。



5.2 STM32F103x内部结构





- 将M3内核的系统总线与总线矩阵相连,协调内核与DMA 访问。
- DMA总线
- 将DMA的AHB主控接口与总线矩阵相连,协调CPU的DCode和 DMA到SRAM、闪存、外设的访问。

■总线矩阵

- 协调内核系统总线和DMA主控总线间的访问仲裁,仲裁采用轮换算法。
- 包含DCode、系统总线、DMA1和DMA2总线、被动单元。

■ AHB到APB桥


- 两个AHB/APB桥在AHB和两个APB总线间提供同步连接。
- APB1速度限于36MHz, APB2全速最高72MHz



5.3 STM32F103总线和存储器结构










5.3 STM32F103系列微控制器结构





■ 系统结构

















5.3 STM32F10x内部结构








STM32F103xC, STM32F103xD and STM32F103xE

performance line block diagram >> Datasheet P12



5.3 STM32F103x内部结构






5.3 STM32F1O3x内部结构 📐 RX, TX, CTS, RTS, GPIO port C PC[15:0] < USART2 CK as AF PD[15:0] < RX, TX, CTS, RTS, GPIO port D USART3 CK as AF GPIO port E PE[15:0] < RX,TX as AF UART4 PF[15:0] < GPIO port F RX,TX as AF UART5 PG[15:0] < GPIO port G MOSI/SD, MISO SPI2/ I2S2 SCK/CK, MCK, NSS/WS as AF 4 channels 3 compl. channels < BKIN, ETR as AF TIM1 MOSI/SD, MISO SPI3 / I2S3 SCK/CK, MCK, NSS/WS as AF 4 channels TIM8 3 compl. channels 12C1 SCL, SDA, SMBA as AF BKIN, ETR as AF 12C2 SCL, SDA, SMBA as AF MOSI, MISO, SPI1 SRAM 512 B SCK, NSS as AF bxCAN device RX, TX, CTS. USART1 WWDG /LIN USBDP/CAN TX RTS, CK as AF USBDM/CAN RX USB 2.0 FS device Temp. sensor 🛶 TIM6 DAC OUT1 as AF 12bit DAC1 8 ADC123 INs 12-bit ADC1 IF common to the 3 ADCs → DAC_OUT2 as AF 12bit DAC 2 TIM7 8 ADC12 INs common 12-bit ADC2 to ADC1 & ADC2 5 ADC3_INs on ADC3 @V_{DDA} 12-bit ADC3 IF @ V_{DDA} V_{REF+}⊸ ai14666f



5.3 STM32F1O3x内部结构





- 共5 x 16个I/O口
 - PAO \sim PA15
 - PBO \sim PB15
 - PC0 \sim PC15
 - PD0 \sim PD15
 - PEO \sim PE15
- 3.3V与5V兼容
 - PA8 \sim PA15
 - PB2 \sim PB4、 PB6 \sim PB15
 - PC6 \sim PC12
 - PD0 \sim PD15
 - PEO \sim PE15
- 仅支持3.3V
 - PAO \sim PA7,兼做 ADC_INO \sim ADC_IN7
 - PBO \sim PB1,兼做 ADC_IN8 \sim ADC_IN9
 - PB5
 - PCO \sim PC5,兼做 ADC_IN10 \sim ADC_IN15
 - PC13 \sim PC15



2 STM32F103的硬件结构





2) GPIO

- GPIO端口的每个位可以由软件分别配置成多种模式
 - 输入浮空、输入上拉、输入下拉、模拟输入
 - 开漏输出、推挽式输出、推挽式复用功能、 开漏式复用功能
- 每个I/O口由7个寄存器来控制
 - 配置寄存器: GPIOx_CRL, GPIOx_CRH
 - 数据寄存器: GPIOx_IDR, GPIOx_ODR
 - 置位/复位寄存器: GPIOx_BSRR
 - 复位寄存器: GPIOx_BRR
 - 锁定寄存器: GPIOx_LCKR



2 STM32F103的硬件结构





2) GPIO (续)


- 复位期间和刚复位后,复用功能未开启 , I/O端口被配置成浮空输入模式。
- 复位后,JTAG引脚被置于输入上拉或 下拉模式:
 - PA13: JTMS、 PA15: JTDI、 PB4: JNTRST置于上拉模式
 - PA14: JTCK置于下拉模式



5.3 STM32F103x GPIO结构










5.3 STM32F103x GPIO结构-输入








5.3 STM32F103x GPIO结构-输出








5.3 STM32F103x GPIO结构-复用








5.3 STM32F103x GPIO结构-ADC








时钟结构 4








5.4 时钟结构








5.4 时钟结构







5.4 时钟结构





- 系统复位后, 所有外设全部关闭,
 - 但 SRAM 和 FLASH接口(FLITF)除外
- 使用外设之前需打开该外设时钟
 - 设置 RCC——AHBENR 寄存器



5.5 STM32F103系列微控制器结构



STM32F103系列内部总线

单元/部件	功能描述
ICode总线	将Cortex-M3内核的指令总线与闪存指令接口相连接。指令预取在此总线上完成。
DCode总线	将Cortex-M3内核的DCode总线与闪存存储器的数据接口相连接(常量加载和调试访问)。
系统总线	连接Cortex-M3内核的系统总线(外设总线)到总线矩阵,总线矩阵协调着内核和DMA间的访问。
DMA总线	将DMA的AHB主控接口与总线矩阵相联,总线矩阵协调着CPU的DCode和DMA到 SRAM、闪存和外设的访问。
总线矩阵	协调内核系统总线和DMA主控总线之间的访问仲裁,仲裁利用轮换算法。AHB外设通过总线矩阵与系统总线相连,允许DMA访问。
AHB/APB桥 (APB)	两个AHB/APB桥在AHB和2个APB总线间提供同步连接。APB1操作速度限于36MHz,APB2操作于全速(最高72MHz)。



第十一讲 STM32嵌入式微处理器





- 1. Cortex-M3的体系结构
- 2. STM32F10x微处理器
- 3. STM32F103x处理器的功能
- 4. STM32F103x处理器的特点
- 5. STM32F103x内部结构
- 6. STM32F103x的存储结构
- 7. STM32F103x的启动模式
- 8. STM32F103x的片上外设
- 9. STM32F103x的最小系统





存储组织:



- ◆ 程序存储器、数据存储器、寄存器和输入输 出端口被组织在同一4GB的线性地址空间内,存 储系统采用统一编址方式。
- ◆ 数据字节以小端格式存放在存储器中。一个字的最低地址字节为该字的最低有效字节,最高地址字节是最高有效字节。
- ◆ 可访问的存储器空间被分成8个主要块,每个块为512MB。其他所有没有分配给片上存储器和外设的存储器空间都是保留的地址空间。







- ◆存储系统采用统一编址方式,小端方式
- ◆4GB的线性地址空间内,寻址空间被分成8个主块
 - ➤ block0~block7
 - ➤ 每块512MB
- ◆ 片内Flash: 从0x0000 0000开始
- ◆ 片内SRAM: 从0x2000 0000开始
 - *寄存器
 - *代码空间
 - *数据空间
 - *位段、位段别名

- *片上外设
- *外部外设
- *外部存储器







Reserved

Cortex-M3 internal peripherals

Reserved

0x4000 0000

0x2000 0000

0x0000 0000


Peripherals

Reserved

SRAM

Reserved

CODE



region

6.1 STM32F103x的存储结构 **COOFFFFF** 0xFFFFFFFF ROM Table XEOOFF000 External PPB Vendor-specific 0×E0042000 **ETM** 0xE0100000 0xE0041000 TPIU 0xE00FFFFF 0xE0040000 Private peripheral bus - External 0xE0040000 0xE003FFFF Private peripheral bus - Internal 0xE003FFFF 0xE0000000 Reserved 0xE000F000 0xDFFFFFFF **NVIC** 0xE000E000 1.0GB External device Reserved 0xE0003000 **FPB** 0×E0002000 DWT 0xE0001000 ITM 0xA0000000 E0000000 地址范围固定分配给处 0x9FFFFFFF 理器系统控制寄存器、 位段区域、位段别名 External RAM 1.0GB 0x43EEEEEE 32MB Bit Band Alias 0x42000000 0x60000000 0x41EEEEEE 0x5FFFFFFF 31MB 0.5GB Peripheral 0×40100000 Bit Band region 1MB 0×400000000 0x40000000 0x3FFFFFFF 0x23FFFFFF 0.5GB SRAM 32MB Bit Band Alias 0×22/000/000 0x20000000 0x21FFFFFF 0x1FFFFFFF 31MB 0.5GB Code 0×20100000 Bit Band region 1MB 0×200000000

0x00000000





大小 小小 印 山山 白上

	仔	馆	器	映	集	:																										
0x8000 0000 -0x8FFF FFFF 0x7000 0000 -0x7FFF FFFF 0x6C00 0000 -0x6FFF FFFF	0x6800 0000 - 0x6BFF FFFF 0x6400 0000 - 0x67FF FFFF 0x6000 0000 - 0x63FF FFFF 0x4002 4400 - 0x5FFF FFFF	0x4002 3000 - 0x4002 33FF 0x4002 2400 - 0x4002 2FFF 0x4002 2000 - 0x4002 23FF	0x4002 1400 - 0x4002 1FFF 0x4002 1000 - 0x4002 13FF 0x4002 0400 - 0x4002 0FFF	0x4002 0400 - 0x4002 07FF 0x4002 0000 - 0x4002 03FF 0x4001 8400 - 0x4001 FFFF	0x4001 8000 - 0x4001 83FF 0x4001 400 - 0x4001 7FFF 0x4001 3000 - 0x4001 3FFF	0x400H 3400 - 0x400H 37FF 0x400H 3000 - 0x400H 38FF 0x400H 2000 - 0x400H 2FF	0x4001 2800 - 0x4001 2BFF 0x4001 2400 - 0x4001 27FF	8 6 6	0x4001 1400 - 0x4001 17FF 0x4001 1000 - 0x4001 13FF 0x4001 0C00 - 0x4001 0FFF	8 8	0x4000 7800 - 0x4000 FFFF	0x4000 7400 - 0x4000 77FF 0x4000 7000 - 0x4000 73FF 0x4000 6C00 - 0x4000 6EFF	0x4000 6900 - 0x4000 6BFF 0x4000 6400 - 0x4000 67FF	0x4000 6000 - 0x4000 63FF	0x4000 5800 · 0x4000 5BFF	0x4000 5000 - 0x4000 53FF	0x4000 4C00 - 0x4000 4FFF 0x4000 4800 - 0x4000 4BFF	0x4000 4000 - 0x4000 47FF	0x4000 3C00 · 0x4000 3FFF	0x4000 3400 - 0x4000 3RFF	0x4000 3000 · 0x4000 33FF 0x4000 2C00 · 0x4000 2FFF	0x4000 2800 - 0x4000 2BFF	0x4000 1800 - 0x4000 27FF 0x4000 1400 - 0x4000 17FF	0x4000 1000 - 0x4000 13FF	0x4000 0000 - 0x4000 0FFF	0x4000 0400 - 0x4000 07FF	0x4000 0000 - 0x4000 03FF					ai 14753
FSMC bank3 NAND (NAND2) FSMC bank2 NAND (NAND1) FSMC bank1 NOR/PSRAM4	FSMC bankt NOR/PSRAM3 FSMC bankt NOR/PSRAM2 FSMC bankt NOR/PSRAM1	CRC Reserved Flash interface	Reserved RCC Reserved	DMA2 DMA1 Reserved	SDIO Reserved ADC3	TIM8 SPH SPH	ADC2 ADC1	PortE	PortC	Port B Port A EXTI	AFIO	PWR	Reserved	Shared USB/CAN SRAM 512 bytes	USB regulaters P.C.2	UARTS	UART4 USART3	USART2 Becomed	SPI3/183	SPI2/I*S2 Reserved	WWDG	RTC	TIM7	TIM6	TM4	TIMS	FFFF	0000 10000	OXIFFE F800 - OXIFFE F80F OXIFFE F000- OXIFFE F7FF	0000 1 FFFF	1000	0000
								_	_	_	_	_	_									/	/	/	/	/	Reserved 0x3FFF FFFF	SRAM (64 KB aliased 0x2000 FFFF by bit-banding) 0x2000 0x000 0000	Option Bytes 0x1FFF System memory 0x1FFF		Aliased to Flash, system 0x0007 memory or SRAM	depending on BOOT pins 0x0000 0000
						OXFFFF FFFF 512-Mbyte	block 7 Cortex-M3's internal	0xE000 0000 peripherals	512-Mbyte block 6	0000 0000 0000 0000 0000 0000 0000 0000 0000	ίΩ	FSMC register	0xA000 0000 0x9FFF FFFF 512-Mbyte	block 4 FSMC bank 3	0x8000 0000 & bank4		block 3 FSMC bank1	0x6000 0000 & bank2	-PF 512-Mbyte	block 2 Peripherals	0x4000 0000 0x3FFF FFFF	ß	SRAM	OX2000 00000	512-Mbvte	block o	0000 0000×0					






IWDG



存储器映射:



如果某款处理器 不带有某个片上 外围,则该地址 范围保留。

		IWDG
		WWDG
\		RTC
		Reserved
		TIM7
		TIM6
		TIM5
		TIM4
		TIM3
1		TIM2
Ì	Reserved	0x3FFF FFFF 0x2001 0000
\setminus	SRAM (64 KB aliased by bit-banding)	0x2000 FFFF
\r	, 3,	0x2000 0000
ì	Option Bytes	0x1FFF F800 - 0x1FFF F80F
ı	System memory	0x1FFF F000- 0x1FFF F7FF
	Reserved	0x1FFF EFFF 0x0808 0000
	Flash	0x0807 FFFF 0x0800 0000
	Reserved	0x07FF FFFF 0x0008 0000
\setminus	Aliased to Flash, system memory or SRAM	0x0007 FFFF
1	depending on BOOT pins	0x0000 0000







存储器映射:

0x6000 0000	α Dalik∠	/
0x5FFF FFFF		
	512-Mbyte	
	block 2	
	Peripherals	
0x4000 0000		
0x4000 0000 0x3FFF FFFF		

Reserved	0x4000 4000 - 0x4000 43FF
SPI3/I ² S3	0x4000 3C00 - 0x4000 3FFF
SPI2/I ² S2	0x4000 3800 - 0x4000 3BFF
Reserved	0x4000 3400 - 0x4000 37FF
IWDG	0x4000 3000 - 0x4000 33FF
WWDG	0x4000 2C00 - 0x4000 2FFF
RTC	0x4000 2800 - 0x4000 2BFF
Reserved	0x4000 1800 - 0x4000 27FF
TIM7	0x4000 1400 - 0x4000 17FF
TIM6	0x4000 1000 - 0x4000 13FF
TIM5	0x4000 0C00 - 0x4000 0FFF
TIM4	0x4000 0800 - 0x4000 0BFF
TIM3	0x4000 0400 - 0x4000 07FF
TIM2	0x4000 0000 - 0x4000 03FF

Reserved	0x4002 4400 - 0x5FFF FFFF
CRC	0x4002 3000 - 0x4002 33FF
Reserved	0x4002 2400 - 0x4002 2FFF
Flash interface	0x4002 2000 - 0x4002 23FF
Reserved	0x4002 1400 - 0x4002 1FFF
RCC	0x4002 1000 - 0x4002 13FF
Reserved	0x4002 0400 - 0x4002 0FFF
DMA2	0x4002 0400 - 0x4002 07FF
DMA1	0x4002 0000 - 0x4002 03FF
Reserved	0x4001 8400 - 0x4001 FFFF
SDIO	0x4001 8000 - 0x4001 83FF
Reserved	0x4001 400 - 0x4001 7FFF
ADC3	0x4001 3C00 - 0x4001 3FFF
USART1	0x4001 3800 - 0x4001 3BFF
TIM8	0x4001 3400 - 0x4001 37FF
SPI1	0x4001 3000 - 0x4001 33FF
TIM1	0x4001 2C00 - 0x4001 2FFF
ADC2	0x4001 2800 - 0x4001 2BFF
ADC1	0x4001 2400 - 0x4001 27FF
Port G	0x4001 2000 - 0x4001 23FF
Port F	0x4001 1C00 - 0x4001 1FFF
Port E	0x4001 1800 - 0x4001 1BFF
Port D	0x4001 1400 - 0x4001 17FF
Port C	0x4001 1000 - 0x4001 13FF
Port B	0x4001 0C00 - 0x4001 0FFF
Port A	0x4001 0800 - 0x4001 0BFF
EXTI	0x4001 0400 - 0x4001 07FF
AFIO	0x4001 0000 - 0x4001 03FF




3.4 存储结构



■ 存储器映射:





December
Б
Reserved
CRC
Reserved
Flash interface
Reserved
RCC
Reserved
DMA2
DMA1
Reserved
SDIO
Reserved
ADC3
USART1

NUMBER OF THE PROPERTY OF THE 0x4002 4400 - 0x5FFF FFFF 0x4002 3000 - 0x4002 33FF 0x4002 2400 - 0x4002 2FFF 0x4002 2000 - 0x4002 23FF 0x4002 1400 - 0x4002 1FFF 0x4002 1000 - 0x4002 13FF 0x4002 0400 - 0x4002 0FFF 0x4002 0400 - 0x4002 07FF 0x4002 0000 - 0x4002 03FF 0x4001 8400 - 0x4001 FFFF 0x4001 8000 - 0x4001 83FF 0x4001 400 - 0x4001 7FFF 0x4001 3C00 - 0x4001 3FFF 0x4001 3800 - 0x4001 3BFF



3.4 存储结构





■ 存储器映射:

0xC000 0000 0xBFFF FFFF		
0xA000 0000 0x9FFF FFFF	512-Mbyte block 5 FSMC register	/
0x9FFF FFFF 0x8000 0000 0x7FFF FFFF	512-Mbyte block 4 FSMC bank 3 & bank4	
0x/FFF FFFF	512-Mbyte block 3	
	FSMC bank1	
0xFFFF FFFF 0xE000 0000	FSMC bank1 512-Mbyte block 7 Cortex-M3's internal peripherals	
	512-Mbyte block 7 Cortex-M3's internal	


4	Reserved
ı	FSMC register
1	FSMC bank4 PCCARD
ı	FSMC bank3 NAND (NAND2)
ı	FSMC bank2 NAND (NAND1)
ı	FSMC bank1 NOR/PSRAM 4
ı	FSMC bank1 NOR/PSRAM 3
ı	FSMC bank1 NOR/PSRAM 2
	FSMC bank1 NOR/PSRAM 1

0xA000 1000 - 0xBFFF FFFF
0xA000 0000 - 0xA000 0FFF
0x9000 0000 - 0x9FFF FFFF
0x8000 0000 - 0x8FFF FFFF
0x7000 0000 - 0x7FFF FFFF
0x6C00 0000 - 0x6FFF FFFF
0x6800 0000 - 0x6FFF FFFF
0x6400 0000 - 0x67FF FFFF
0x6000 0000 - 0x63FF FFFF





存储器映射:



如果某款处理器不带有某个片上外围,则该地址范围保留。





- FLASH
 - 由 Main Block 和 Information Block组成
 - Main Block:
 - ▶ 存放用户程序,最高512KB
 - ▶地址范围: 0x0800 0000-0x0807 FFFF
 - ▶小容量: 16K-32K, 最大4Kx64bit, 共32x1K页
 - ▶中容量: 64K-128K, 最大16Kx64bit, 共128x1K页
 - ▶大容量: 256K-512K,最大64Kx64bit, 共256x2K页
 - ▶互联型: 最大32Kx64bit, 共128x2K页
 - Information Block:
 - ➤ System Memory 2KB: 0x1FFFF000-0x1FFFF7FF ISP Bootloader程序
 - Option Bytes 16B:0x1FFF F800-0x1FFFF80F







特殊区域FLASH



块	名称	地址范围	长度
	页0	0x0800 0000 – 0x0800 03FF	1KB
上方 体现	页1	0x0800 0400 – 0x0800 07FF	1KB
主存储器			
	页127	0x0801 FC00 – 0x0801 FFFF	1KB
冶自址	系统存储器	0x1FFF F000 – 0x1FFF F7FF	2KB
信息块	选项存储器	0x1FFF F800 – 0x1FFF F80F	16B
	FLASH_ACR	0x4002 2000 – 0x4002 2003	4
	FLASH_KEYR		4
	FLASH_OPTKEYR		4
	FLASH_SR		4
FLASH存储器 接口寄存器	FLASH_CR		4
12 - 4 11 m	FLASH_AR		4
	保留		4
	FLASH_OBR		4
	FLASH_WRPR	0x4002 2020 – 0x4002 2023	4







- ▶ 最大64KB
- ➤ 地址范围: 0x2000 0000~0x2000 FFFF

◆ 片上外设地址映射:

Boundary address	Peripheral	Bus
0x4002 2400 - 0x4002 3FFF	Reserved	
0x4002 3000 - 0x4002 33FF	CRC	
0x4002 2000 - 0x4002 23FF	Flash memory interface	
0x4002 1400 - 0x4002 1FFF	Reserved	
0x4002 1000 - 0x4002 13FF	Reset and Clock control RCC	
0x4002 0800 - 0x4002 0FFF	Reserved	AHB
0x4002 0400 - 0x4002 07FF	DMA2	
0x4002 0000 - 0x4002 03FF	DMA1	
0x4001 8400 - 0x4001 7FFF	Reserved	
0x4001 8000 - 0x4001 83FF	SDIO	







Boundary address	Peripheral	Bus
0x4000 7800 - 0x4000 FFFF	Reserved	
0x4000 7400 - 0x4000 77FF	DAC	
0x4000 7000 - 0x4000 73FF	Power control PWR	1
0x4000 6C00 - 0x4000 6FFF	Backup registers (BKP)] [
0x4000 6800 - 0x4000 6BFF	Reserved] [
0x4000 6400 - 0x4000 67FF	bxCAN	
0x4000 6000 - 0x4000 63FF	Shared USB/CAN SRAM 512 bytes	
0x4000 5C00 - 0x4000 5FFF	USB Registers	
0x4000 5800 - 0x4000 5BFF	I2C2] [
0x4000 5400 - 0x4000 57FF	12C1	
0x4000 5000 - 0x4000 53FF	UART5]
0x4000 4C00 - 0x4000 4FFF	UART4	1
0x4000 4800 - 0x4000 4BFF	USART3	
0x4000 4400 - 0x4000 47FF	USART2]
0x4000 4400 - 0x4000 47FF	USART2	APB1
0x4000 4000 - 0x4000 3FFF	Reserved] [
0x4000 3C00 - 0x4000 3FFF	SPI3/I2S] [
0x4000 3800 - 0x4000 3BFF	SPI2/I2S	
0x4000 3400 - 0x4000 37FF	Reserved] [
0x4000 3000 - 0x4000 33FF	Independent watchdog (IWDG)	
0x4000 2C00 - 0x4000 2FFF	Window watchdog (WWDG)	
0x4000 2800 - 0x4000 2BFF	RTC	
0x4000 1800 - 0x4000 27FF	Reserved	
0x4000 1400 - 0x4000 17FF	TIM7 timer	
0x4000 1000 - 0x4000 13FF	TIM6 timer	
0x4000 0C00 - 0x4000 0FFF	TIM5 timer	

Boundary address	Peripheral	Bus	
0x4002 2400 - 0x4002 3FFF	Reserved		ĺ
0x4002 3000 - 0x4002 33FF	CRC	1	ĺ
0x4002 2000 - 0x4002 23FF	Flash memory interface		ĺ
0x4002 1400 - 0x4002 1FFF	Reserved		
0x4002 1000 - 0x4002 13FF	Reset and Clock control RCC		
0x4002 0800 - 0x4002 0FFF	Reserved	AHB	
0x4002 0400 - 0x4002 07FF	DMA2		
0x4002 0000 - 0x4002 03FF	DMA1		
0x4001 8400 - 0x4001 7FFF	Reserved		ļ
0x4001 8000 - 0x4001 83FF	SDIO] .	
0x4001 3C00 - 0x4001 3FFF	ADC3		
0x4001 3800 - 0x4001 3BFF	USART1		
0x4001 3400 - 0x4001 37FF	TIM8 timer		
0x4001 3000 - 0x4001 33FF	SPI1] [
0x4001 2C00 - 0x4001 2FFF	TIM1 timer		
0x4001 2800 - 0x4001 2BFF	ADC2		
0x4001 2400 - 0x4001 27FF	ADC1	APB2	
0x4001 2000 - 0x4001 23FF	GPIO Port G] [
0x4001 1C00 - 0x4001 1FFF	GPIO Port F	1	
0x4001 1800 - 0x4001 1BFF	GPIO Port E	1	
0x4001 1400 - 0x4001 17FF	GPIO Port D	1	
0x4001 1000 - 0x4001 13FF	GPIO Port C	1	
0x4001 0C00 - 0x4001 0FFF	GPIO Port B	1	
0x4001 0800 - 0x4001 0BFF	GPIO Port A	† †	
0x4001 0400 - 0x4001 07FF	EXTI	1	
0x4001 0000 - 0x4001 03FF	AFIO	1	







位段(bit-band)、位段别名

- 存储空间中包括两个位段区,该区域既可字操作,又可位操作。
- ➤ SRAM最低1MB空间:0x20000000~0x200FFFFF
- ▶ 外设最低1MB空间:0x40000000~0x400FFFFF
- 为方便位段区操作,安排两个32M位段别名区
- 位段区中每一位映射位段别名区中的一个字
- 通过对别名区中某个字的读写, 可实现对位段区中某一位的读写操作。
- 别名区2个32MB:
 - \gt SRAM: $0x2200 0000 \sim 0x21FF FFFF$
 - ▶ 外设: 0x4200 0000~0x41FF FFFF







- ◆位段(bit-band)、位段别名
 - 位段别名区中的字与位段区的位映射公式:
 - > bit_word_addr = bit_band_base
 +(byte_offset x 32)+bit_number x 4
 - ●如SRAM位段区中地址0x20000300字节中位2
 - > 被映射到别名区中的地址为:

0x22006008 = 0x22000000+ $(0x300 \times 32)$ + (2×4)







- ◆ 对别名区中某个字进行写操作:
 - 该字的第0位将影响位段区中对应的位
- ◆ 对别名区中某个字进行读操作
 - 若位段区中对应的位为0则读的结果为 0x0
 - 若位段区中对应的位为1则读的结果为 0x1
- ◆ 对别名区的读写可实现对位段区中每一位的操作,且仅只需要一条指令即可实现。



第十章 STM32微处理器





- 1. Cortex-M3的体系结构
- 2. STM32F10x微处理器
- 3. STM32F103x处理器的功能
- 4. STM32F103x处理器的特点
- 5. STM32F103x内部结构
- 6. STM32F103x的存储结构
- 7. STM32F103x的启动模式
- 8. STM32F103x的片上外设
- 9. STM32F103x的最小系统



7.1 STM32F103x的启动模式







- ◆ 系统启动之后:
 - ➤ CPU从位于0x00000000地址处的启动区开始执行代码
- ◆ 该区实际既无FLASH, 也无SRAM, 通过引导配置后, 将实际引导区映射到启动区。
- ◆ 系统复位后,在SYSCLK第4个上升沿,BOOT管脚的状态被保存。
- ◆ 用户通过设置B00T1、B00T0的引脚状态选择启动模式。



7. 1 STM32F103x的启动模式





▶ CPU从位于0x00000000处启动区开始执行代码

- ➤ 0x0000 0000 实际是SP
- ➤ 0x0000 0004 是执行代码的地址
- ◆ 即使被映射到启动区,仍然可以在原存储空间访问相关存储器
- ◆ 从待机模式退出后,BOOT引脚状态被重新保存
 - ▶ 待机时,BOOT管脚需保持



7.1 STM32F103x的启动模式



STM32F10x通过配置B00T[1:0]引脚选择三种不同启动模式



	启动模式选择引脚		启动模式	说明		
3	BOOT1	BOOT0	川约沃凡	ስቦ <i>ል</i> 1		
	X	0	用户模式: 从内置闪存 用户存储区 启动	0x0800 0000 – 0x0807 FFFF, 512KB作 为启动区,该区映射到0x0000 0000 原地址和映射地址均可访问		
	0	1	ISP模式: 从内置闪存 系统存储区 启动	Ox1FFF F000 – Ox1FFF F7FF, 2KB(互 联型从0x1FFF B000开始)映射到0x0000 0000。厂家设置的程序,通过USART1的 ISP Bootloader。ROM。 原地址和映射地址均可访问		
	1	1	SRAM模式: 从内置 SRAM启动	0x2000 0000 – 0x2000 FFFF, 64KB 用于调试,读写板上FLASH、EPROM, 还可用于解除内部FLASH保护(同时会清 除FLASH内容)		



7.2 STM32F103x的外设控制





在STM32中有5个时钟源,分别为HSI、HSE、LSE、LSI、PLL

1. HSI: 高速内部时钟信号8MHz

通过8MHz的内部RC振荡器产生,并且可被直接用做系统时钟,或者经过2分频后作为PLL的输入。

2. HSE: 高速外部时钟信号4-25MHz

可以通过外部直接提供时钟,从OSC_IN输入,或使用外部陶瓷/晶体谐振器。HSI比HSE有更快的启动时间,但频率精确度没有外部晶体振荡器高。

3. LSE: 低速外部时钟信号32.768KHZ

振荡器是一个32.768KHz的低速外部晶体/陶瓷振荡器,它为RTC或其它功能提供低功耗且精确的时钟源。

4. LSI: 低速内部时钟信号30-60KHz

LSIRC担当一个低功耗时钟源的角色,它可以在停机和待机模式下保持运行,为独立看门狗和自动唤醒单元提供时钟。

5. PLL: 锁相环倍频输出

用来倍频HIS或者HSE,时钟输入源可选择为HSI/2、HSE或者HSE/2,倍频可选择为2~16倍,但是其输出频率最大不得超过72MHz。







7.2 STM32F103x的外设控制





2. 复位

STM32F10x支持电源复位、系统复位、和备份区域复位三种复位形式。

3. 启动配置

STM32F103x因为固定的存储器映像,代码区始终从地址0x000000000开始,通过ICode和DCode总线访问。启动之后,CPU从地址0x0000000获取堆栈顶的地址,并从启动存储器的0x00000004指示的地址开始执行代码。而数据区(SARM)始终从地址0x20000000开始,通过系统总线访问。

STM32F103x的CPU始终从ICode总线获取复位向量,即启动仅适合于从代码区开始。而常用的程序代码存放在Flash中,因此最典型的是从Flash启动。

STM32F103微控制器实现了一个特殊的机制,系统可以不仅仅从Flash存储器启动,还可以从系统存储器或内置SRAM启动。






7.2 STM32F103x的外设控制



4. 时钟电路、复位电路、启动配置







第十章 STM32微处理器





- 1. Cortex-M3的体系结构
- 2. STM32F10x微处理器
- 3. STM32F103x处理器的功能
- 4. STM32F103x处理器的特点
- 5. STM32F103x内部结构
- 6. STM32F103x的存储结构
- 7. STM32F103x的启动模式
- 8. STM32F103x的片上外设
- 9. STM32F103x的最小系统



8.1 STM32F103x的片上外设



STM32F10x外设



	小名	2量	中容	量	大容量			
引脚数	16K闪存	32K	64K	128K	256K	384K	512K	
	6KRAM	10K	20K	20K	48K	64K	64K	
144					5 USART 2	_	+ ;; nl 명	
100			3 USART		4 16位定时器, 2 基本定时器 3 SPI, 2 I ² S, 2 I ² C			
64	2 USART 2 16位定时	器	3 16位定时 2 SPI, 2 I	l ² C	1 USB, CAN 2 PWM, 3 /	•		
48	1 SPI, I ² C CAN	, USB,	1 USB, CAI 1 ADC	IN, PYIM				
36	1 PWM 2 ADC							



8. 1 STM32F103x的片上外设



STM32F103xx增强型大容量外设



外设		STM32F103Rx			STM32F103Vx			STM32F103Zx			
闪存	F/KB	256	384	512	256	384	512	256	384	512	
SRA	M/KB	48	48 64		48	48 64		48 64		54	
FS	MC	无 有 有						有			
	通用			4个(ГIM2、T	IM3、T	IM4、TI	M5)			
定时器	高级				2个(1	CIM1、T	IM8)				
	基本				2个(1	TIM6、T	IM7)				
	SPI(I ² S)		3个	(SPI1、S	SPI2、SP	I3),其	中SPI2和	可SPI3可	作I ² S		
	I ² C				2个(I2C1、I2	2C2)				
	USART	4	A (TIC	Л Т Т	TCADT2	TICADT	ra tiga	рта т	ICADT5	`	
通信	/UART	•	5个(USART1、USART2、USART3、USART4、USART5)								
	USB	1个(全速2.0)									
	CAN	1个(2.0B主动)									
	SDIO	1个									
GPI	3端口		51 80			112					
	ADC		3 (16) 3 (16)				3 (21)				
	DAC	2 (2)									
CPU频率		72MHz									
	电压	2.0~3.6V									
	温度	环境温度-40℃~+85 ℃ / -40℃~+105 ℃ / 工作温度-40℃~+125 ℃									
全	装	LQFI	P64、WI	CSP64	LQFF	100 BC	FA100	LQFI	P144、B	GA144	



第十一讲 STM32嵌入式微处理器





- 1. Cortex-M3的体系结构
- 2. STM32F10x微处理器
- 3. STM32F103x处理器的功能
- 4. STM32F103x处理器的特点
- 5. STM32F103x内部结构
- 6. STM32F103x的存储结构
- 7. STM32F103x的启动模式
- 8. STM32F103x的片上外设
- 9. STM32F103x的最小系统



9.1 STM32F103x的最小系统设计





电路、 典型的最 复位电路 小系统 启动配置电路和程序下载电路构成约日微控带器芯片、供电电路、时

10 12 34 12 24 15 17 19 21 22 25 1.6 1.6 2.0 2.2 2.8 2.6 1.6 116 20 22 58 26 LED BOOT PAR-TWENTER PAR PAR PAR PAR PAR PAR PE0 PE1 PE2/900T1 PENJTEO PENJETRET PES 786 257 945 949 9410 795 797 7910 PB11 PB12 PB13 PB14 PB14 PA11 9912 PATEATTIAS/SWIDEO PALSOTTON/SWICER: PALSOTTON 串口 PCO PCI PCI PCI PCI PCI PCI PCI PCI OSC_OUT/PD1 PCS PCS PC10 PC11 PC13-TAMPES-ETC PC16-OSC82_IN VEAT PC15-OSCR_OUT V00_1 V00_2 V00_3 V65_1 V55_2 V65_3 voo_s 1/55_6 复位 6 10 12 14 5 7 9 11 13 15 17 230 JTAG 时钟 电源

最小系统设计







外部扩展总线

信号名称	说明
D[0:15]	16 位数据总线,连接 STM32 的 FMSC 的数据总线 D[0:15]
A[0:15]	16 位地址总线,连接 STM32 的 FMSC 的低 16 位地址总线 A [0:15]
EXT-nCS[0 :7]	8 个片选信号,外部总线片选信号线,EXT-nCS[0:7]同一个时刻只有一个片选信号为低,其它为高,使用 FSMC_NE4(即 FSMC Bank1 NOR/PSRAM4)管脚配合 FSMC 的 A20, A19, A18 信号译码产生
nWAIT	总线等待信号
nWR	总线写使能信号
nRD	总线读使能信号
UB	高字节使能信号
LB	低字节使能信号







- 1. 电源: STM32F103系列微控制器的工作电压在+2.0V~+3.6V之间。由于常用电源为5V,必须采用转换电路把5V电压转换为2~3.6之间。电源转换芯片REG1117-3.3是一款正电压输出的低压降三端线性稳压电路,输入5V电压,输出固定的3.3V电压
- 2. 时钟: 时钟通常由晶体振荡器(简称晶振)产生,9.1节图中时钟部分提供了两个时钟源,Y1是32.768kHz晶振,为RTC提供时钟。Y2是8MHz晶振,为整个系统提供时钟。
- 3. 复位: 采用按键和保护电阻电容构成复位电路,按下按键将触发系统复位,具体电路如9.1节图中复位部分所示。
- 4. 启动模式: 启动模式由BOOT0和BOOT1选择,为了便于设置,BOOT0接电平,并且和BOOT1通过2X2插针相连,通过跳线可以配置三种不同启动模式
- 5. 下载: JTAG是一种国际标准测试协议,主要用于芯片内部测试。现在多数的高级器件都支持JTAG协议,如ARM、DSP、FPGA器件等。 采用4线的JTAG下载方式,有效节省IO口。







1) STM32F103的主要功能

- ARM Cortex-M3核
- 最高主频72MHz
- 512kB Flash、64kB RAM
- 1个USB、1个CAN、5个USART、3个SPI、 2个I²C、2个I²S、1个SDIO、112个GPIO
- 3个ADC、2个DAC、8个定时器
- FSMC总线(支持NOR, NAND, SRAM)
- 12通道DMA控制器
- Serial wire debug (SWD) 、JTAG 接口
- 启动:用户Flash、系统存储器、SRAM









- 8M NOR Flash: SST39VF6401, 16bit
- 128M NAND Flash: K9F1G08U0C, 8bit
- 8MHz CPU晶振, 32768Hz RTC晶振
- 1个10M/100M以太网接口
- 1路音频输出和1路音频输入
- 1个10-pin JTAG调试接口
- 1个4-pin SWD串行调试接口
- Reset按钮、自定义LED,电源LED
- 1个精密可调电阻连接到片内ADC输入
- 使用CPLD扩展IO口及地址译码,型号EPM240T100C5N
- 板载10/100M网卡控制器,型号DM9000AEP,16bit总
 线接口











2) JC-STM32CB核心板(续)

- SWD接口: 1-3.3V, 2-SWDIO,3-SWCLK, 4-GND
- JTAG接口: 1-3.3V, 2-3.3V, 3-TRST, 4-nRST,
 5-TDI, 6-TDO, 7-TMS, 8-GND, 9-TCK, 10-GND












管脚号	信号说明
2	UART1-RXD(I)
3	UART1-TXD(O)
5	GND
其它	无连接



RS232接口









端口A	第二功能
PA0	WKUP, USART2_CTS, ADC12_INO, TIM2_CH1_ETR
PA1	USART2_RTS, ADC12_IN1, TIM2_CH2
PA2	USART2_TX, ADC12_IN2, TIM2_CH3
PA3	USART2_RX, ADC12_IN3, TIM2_CH4
PA4	SPI1_NSS, USART2_CK, ADC12_IN4
PA5	SPI1_SCK, ADC12_IN5
PA6	SPI1_MISO, ADC12_IN6, TIM3_CH1
PA7	SPI1_MOSI, ADC12_IN7, TIM3_CH2
PA8	USART1_CK,TIM1_CH1,MCO
PA9	USART1_TX,TIM1_CH2
PA10	USART1_RX,TIM1_CH3
PA11	USART1_CTS' CANRX,USBDM,TIM1_CH4
PA12	USART1_RTS,CANTX,USBDP,TIM1_ETR







端口B	第二功能
PB0	ADC12_IN8'TIM3_CH3
PB1	ADC12_IN9,TIM3_CH4
PB5	I2C1_SMBAI
PB6	I2C1_SCL,TIM4_CH1
PB7	I2C1_SDA,TIM4_CH2
PB8	TIM4_CH3
PB9	TIM4_CH4
PB10	I2C2_SCL,USART3_TX
PB11	I2C2_SDA,USART3_RX
PB12	SPI2_NSS,I2C2_SMBAI,USART3_CK
PB13	SPI2_SCK'USART3_CTS
PB14	SPI2_MISO,USART3_RTS
PB15	SPI2_MOSI



3.10 STM32系列的优点





■ 先进的内核结构

- STM32系列使用了ARM最新的、先进架构Cortex-M3内核

■ 优秀的功耗控制

- STM32处理器具有三种低功耗模式
 - 运行模式时使用高效的动态耗电机制,在Flash中以 72MHz全速运行时,如果开启外部时钟,处理器仅耗电 27mA
 - 待机状态时极低耗电,典型值2uA
 - 电池供电时,提供低电压2.0~3.6V工作能力
- 灵活的时钟控制机制,用户可以根据自己所需的耗电/ 性能要求进行合理优化
- RTC可独立供电,外接纽扣电池供电



3.10 STM32系列的优点



- 性能出众而且功能创新的片上外设
 - STM32 处理器片上外设的优势来源于双 APB 总线结构
 - 其中有一个高速 APB, 速度可达CPU 的运行频率, 连接到该总线上的外设能以更高的速度运行

USB: 12Mbit/s

SPI: 18Mbit/s

■ GPIO: 18MHz翻转

◆ USART: 4.5Mbit/s

♦ IIC: 400kHz

◆ PWM: 定时器72MHz输入

- 针对 MCU 应用中最常见的电机控制, STM32 对片上外围设备进行一些功能创新
 - 内嵌适合三相无刷电机控制的定时器和ADC
 - 高级PWM定时器提供:
 - ▶ 6路PWM输出 ▶ 死去产生 ▶ 边沿对齐和中心对齐波 形
 - ▶ 编码器输入 → 霍尔传感器 → 完整的向量控制环
 - ▶ 紧急故障停机、可与2路ADC同步、与其它定时器同步
 - > 可编程防范机制可用于防止对寄存器的非法写入
 - 双通道ADC采样/保持,12位1uS,连续/独立模式,多触发源
 - 等等









- 高度的集成整合
 - STM32 处理器最大程度地实现集成,尽可能地减少对外部器件的要求
 - 内嵌电源监控器,带上电复位、低电压检测、掉电检测
 - 自带时钟的看门狗定时器
 - 一个主晶振(4~16MHz晶振)驱动整个系统,内嵌PLL产生多种频率; RTC时钟可内部也可外部晶振(32kHz)
 - 内嵌精密8MHz RC振荡电路,可作为主时钟
 - LQPF封装仅需7个滤波电容
- 易于开发,可使产品快速进入市场

