

PAC2

Estructura de computadors 2019 s1

Estudis d'informàtica, multimèdia i comunicació



Presentació

La present PAC2 conté 2 preguntes amb diversos apartats cadascuna d'elles i representa el 50% de la nota de l'avaluació contínua.

Com podreu veure, els exercicis són molt semblats als quals heu fet durant aquests dies, en els quals a més heu pogut donar les solucions, comentar-les i plantejar dubtes en el fòrum. Aquesta PAC és **individual**, **avaluable** i per tant no pot comentar-se.

Competències

Les competències específiques que persegueix la PAC2 són:

- [13] Capacitat per identificar els elements de l'estructura i els principis de funcionament d'un ordinador.
- [14] Capacitat per analitzar l'arquitectura i organització dels sistemes i aplicacions informàtics en xarxa.
- [15] Conèixer les tecnologies de comunicacions actuals i emergents i saber-les aplicar convenientment per dissenyar i desenvolupar solucions basades en sistemes i tecnologies de la informació.

Objectius

Els objectius de la següent PAC són:

- Conèixer la organització del sistema de memòria d'un computador.
- Conèixer el funcionament de la memòria cau, així com dels algorismes de correspondència i reemplaçament.
- Conèixer la organització del sistema d'entrada/sortida.
- Comprendre les tècniques d'entrada/sortida (entrada/sortida programada, Interrupcions i DMA).

Enunciat

Respondre cada pregunta o apartat en el requadre corresponent.

Recursos

Podeu consultar els recursos disponibles a l'aula, però no fer ús del fòrum.

Criteris de valoració

La puntuació de cada pregunta i els criteris d'avaluació els trobareu a cada pregunta.

Format i data de lliurament

La PAC2 podeu lliurar-la a l'apartat de **lliurament d'activitats** amb el nom **cognom1_cognom2_nom_PAC2 (pdf / odt / doc / docx).**

La data límit de lliurament és el 29/11/2019.



Enunciat

Pregunta 1 (4 punts)

Tenim un sistema de memòria en el que tots els accessos es fan a paraula (no ens importa quina és la mida d'una paraula). Suposarem que l'espai d'adreces de memòria es descompon en blocs de 8 paraules. Cada bloc comença en una adreça múltiple de 8. Així, el bloc 0 conté les adreces 0, 1, 2, 3, 4, 5, 6, 7, el bloc 1, les adreces 8, 9, 10, 11, 12, 13, 14, 15, i el bloc N les adreces 8*N, 8*N+1, 8*N+2, 8*N+3, 8*N+4, 8*N+5, 8*N+6, 8*N+7.

Una fórmula per calcular el identificador numèric del bloc és la següent: Bloc = adreça de memòria (adreça paraula) DIV 8 (mida del bloc en paraules)

Suposem que el sistema també disposa d'una memòria cau de 4 línies (on cada línia té la mida d'un bloc, es a dir, 8 paraules). Aquestes línies s'identifiquen com a línies 0, 1, 2 i 3. Quan es fa referència a una adreça de memòria principal, si aquesta adreça no es troba a la memòria cau, es porta tot el bloc corresponent des de la memòria principal a una línia de la memòria cau (així si fem referència a l'adreça 2 de memòria principal portarem el bloc format per les paraules 0, 1, 2, 3, 4, 5, 6, 7).

Pregunta 1.1 (2 punts) Memòria cau d'assignació directa

Suposem que el sistema fa servir una **política d'assignació directa**, de manera que cada bloc de la memòria principal només es pot portar a una línia determinada de la memòria cau. En aquest cas, l'identificador del bloc determina la línia específica on es pot guardar fent servir la següent fórmula (similar a la fórmula per determinar el bloc):

Línia = identificador de bloc MOD 4 (mida de la cau en línies)

L'execució d'un programa genera la següent llista de lectures a memòria:

1.1.a) (1,2 punts)

La següent taula mostra l'estat inicial de la cau, que conté les primeres 32 paraules de la memòria (organitzades en 4 blocs). Completar la taula per a mostrar l'evolució de la cau durant l'execució del programa. Per a cada accés cal omplir una columna indicant si es tracta d'un encert o una fallada.

Si és un encert escriurem E en la línia corresponent davant de les adreces del bloc, si és una fallada escriurem F i en aquest cas s'indicarà el nou bloc que es porta a la memòria cau en la línia que li correspongui, expressat de la forma b:e $(a_0 - a_7)$ on b:número de bloc, e:etiqueta i $(a_0 - a_7)$ són les adreces del bloc, on a_0 és la primera adreça del bloc i a_7 és la vuitena (darrera) adreça del bloc.



Línia	Estat Inicial	28	2	9	20		2		3
0	0:0 (0 - 7)	0:0 (0 - 7)	0:0	(0 - 7)	0:0 (0 - 7)	Е	0:0 (0 - 7)	Е	0:0 (0 - 7)
1	1:0 (8 - 15)	1:0 (8 - 15)	1:0	(8 - 15)	1:0 (8 - 15)		1:0 (8 - 15)		1:0 (8 - 15)
2	2:0 (16 - 23)	2:0 (16 - 23)	2:0 (16 - 23) E	2:0 (16 - 23)		2:0 (16 - 23)		2:0 (16 - 23)
3	3:0 (24 - 31)	E 3:0 (24 - 31)	E 3:0 (24 - 31)	3:0 (24 - 31)		3:0 (24 - 31)		3:0 (24 - 31)

Línia		21	1		30		31		32			33		
0		0:0 (0 - 7)	Е	0:0 (0 - 7)		0:0 (0 - 7)		0:0 (0 - 7)	F	4:1 (32 – 39)	Е	4:1 (32 – 39)		
1		1:0 (8 - 15)		1:0 (8 - 15)		1:0 (8 - 15)		1:0 (8 - 15)		1:0 (8 - 15)		1:0 (8 - 15)		
2	Е	2:0 (16 - 23)		2:0 (16 - 23)		2:0 (16 - 23)		2:0 (16 - 23)		2:0 (16 - 23)		2:0 (16 - 23)		
3		3:0 (24 - 31)		3:0 (24 - 31)	Е	3:0 (24 - 31)	Е	3:0 (24 - 31)		3:0 (24 - 31)		3:0 (24 - 31)		

Línia		17		2		3		34		16	59		
0		4:1 (32 – 39)	F	0:0 (0 – 7)	Е	0:0 (0-7)	F	4:1 (32 - 39)		4:1 (32 - 39)		4:1 (32 - 39)	
1		1:0 (8 - 15)		1:0 (8 - 15)		1:0 (8 - 15)		1:0 (8 - 15)		1:0 (8 - 15)		1:0 (8 - 15)	
2	Ε	2:0 (16 - 23)		2:0 (16 - 23)		2:0 (16 - 23)		2:0 (16 - 23)	Е	2:0 (16 - 23)		2:0 (16 - 23)	
3		3:0 (24 - 31)		3:0 (24 - 31)		3:0 (24 - 31)		3:0 (24 - 31)		3:0 (24 - 31)	F	7:1 (56 – 63)	

Línia	60	4	35	
0	4:1 (32 - 39)	F 0:0 (0 – 7)	F 4:1 (32 - 39)	
1	1:0 (8 - 15)	1:0 (8 - 15)	1:0 (8 - 15)	
2	2:0 (16 - 23)	2:0 (16 - 23)	2:0 (16 - 23)	
3	E 7:1 (56 – 63)	7:1 (56 – 63)	7:1 (56 – 63)	

1.1.b) (0,4 punts)

Quina és la taxa de fallades (T_f) ?

 $T_f = 6$ fallades / 20 accessos = 0,3

1.1.c) (0,4 punts) Suposem que el temps d'accés a la memòria cau, o temps d'accés en cas d'encert (t_e), és de 4 ns i el temps total d'accés en cas de fallada (t_f) és de 20 ns. Considerant la taxa de fallades obtinguda a la pregunta anterior, quin és el temps mitja d'accés a memòria (t_m)?

$$t_m = T_f \times t_f + (1-T_f) \times t_e = 0.3 \times 20 \text{ ns} + 0.7 \times 4 \text{ ns} = 6 \text{ ns} + 2.8 \text{ ns} = 8.8 \text{ ns}$$

Pregunta 1.2 (2 punts) Memòria cau d'accés completament associatiu

Ara suposem que el mateix sistema fa servir una política d'emplaçament completament associativa, de manera que qualsevol bloc de la memòria principal es pot portar a qualsevol bloc de la memòria cau.



Si trobem que la cau ja està plena, es fa servir un algorisme de reemplaçament LRU, de manera que traurem de la memòria cau aquell bloc que fa més temps que no es referència. Considerem la mateixa llista de lectures a memòria:

28, 29, 20, 2, 3, 21, 1, 30, 31, 32, 33, 17, 2, 3, 34, 16, 59, 60, 4, 35

1.2.a) (1,2 punts)

La següent taula mostra l'estat inicial de la cau, que conté les primeres 32 paraules de la memòria (organitzades en 4 blocs).

Completar la taula per a mostrar l'evolució de la cau durant l'execució del programa. Per a cada accés cal omplir una columna indicant si es tracta d'un encert o una fallada. Si és un encert escriurem E en la línia corresponent davant de les adreces del bloc, si és

Si és un encert escriurem E en la línia corresponent davant de les adreces del bloc, si és una fallada escriurem F i s'indicarà el nou bloc que es porta a la memòria cau en la línia que li correspongui, expressat de la forma b $(a_0 - a_7)$ on b:número de bloc, i $(a_0 - a_7)$ són les adreces del bloc, on a_0 és la primera adreça del bloc i a_7 és la vuitena (darrera) adreça del bloc.

Línia	Estat Inicial	28		29		20		2	3		
0	0 (0 - 7)	0 (0 - 7)		0 (0 - 7)		0 (0 - 7)	Е	0 (0 - 7)	Е	0 (0 - 7)	
1	1 (8 - 15)	1 (8 - 15)		1 (8 - 15)		1 (8 - 15)		1 (8 - 15)		1 (8 - 15)	
2	2 (16 - 23)	2 (16 - 23		2 (16 - 23)	Е	2 (16 - 23)		2 (16 - 23)		2 (16 - 23)	
3	3 (24 - 31)	E 3 (24 - 31	Е	3 (24 - 31)		3 (24 - 31)		3 (24 - 31)		3 (24 - 31)	

Línia		21		1		30		31		32	33		
0		0 (0 - 7)	Е	0 (0 - 7)		0 (0 - 7)		0 (0 - 7)		0 (0 - 7)		0 (0 - 7)	
1		1 (8 - 15)		1 (8 - 15)		1 (8 - 15)		1 (8 - 15)	F	4 (32 - 39)	Е	4 (32 - 39)	
2	Е	2 (16 - 23)		2 (16 - 23)		2 (16 - 23)		2 (16 - 23)		2 (16 - 23)		2 (16 - 23)	
3		3 (24 - 31)		3 (24 - 31)	Е	3 (24 - 31)	Ε	3 (24 - 31)		3 (24 - 31)		3 (24 - 31)	

Línia		17		2		3		34		16		59
0		0 (0 - 7)	Ε	0 (0 - 7)	Ш	0 (0 - 7)		0 (0 - 7)		0 (0 - 7)		0 (0 - 7)
1		4 (32 - 39)		4 (32 - 39)		4 (32 - 39)	Е	4 (32 - 39)		4 (32 - 39)		4 (32 - 39)
2	Е	2 (16 - 23)		2 (16 - 23)		2 (16 - 23)		2 (16 - 23)	Ε	2 (16 - 23)		2 (16 - 23)
3		3 (24 - 31)		3 (24 - 31)		3 (24 - 31)		3 (24 - 31)		3 (24 - 31)	F	7 (56 – 63)

Línia		60		4		35			
0		0 (0 - 7)	Е	0 (0 - 7)		0 (0 - 7)			
1		4 (32 - 39)		4 (32 - 39)	Е	4 (32 - 39)			
2		2 (16 - 23)		2 (16 - 23)		2 (16 - 23)			
3	Е	7 (56 – 63)		7 (56 – 63)		7 (56 – 63)			

1.2.b) (0,4 punts)

Quina és la taxa de fallades (T_f) ?

 $T_f = 2$ fallades / 20 accessos = 0,1

1.2.c) (0,4 punts)

Suposem que el temps d'accés a la memòria cau, o temps d'accés en cas d'encert (t_e), és de 4 ns i el temps total d'accés en cas de fallada (t_f) és de 20 ns. Considerant la taxa de fallades obtinguda a la pregunta anterior, quin és el temps mitja d'accés a memòria (t_m) ?

```
t_m = T_f \times t_f + (1-T_f) \times t_e = 0.1 \times 20 \text{ ns} + 0.9 \times 4 \text{ ns} = 2 \text{ ns} + 3.6 \text{ ns} = 5.6 \text{ ns}
```

Criteris de valoració. Pels apartats 1.1.a i 1.2.a cada errada en les fallades o encerts de la memòria cau o en la col·locació d'un bloc a la cau resta 0,6. Els apartats restants es puntuaran amb els 0,4 punts cadascun d'ells si la solució és correcte i coherent amb la vostra resposta als apartats a) corresponents.

Pregunta 2 (5 punts)

Es vol analitzar el rendiment de la comunicació de dades entre la memòria d'un processador i un port USB, que tenen les següents característiques:

- Velocitat de transferència del dispositiu d'E/S (v transf)= 8 MB/s
- Temps de latència mitjà del dispositiu (t_{latència}) = 0
- Adreces dels registres de dades i d'estat del controlador d'E/S: 0200h i 0204h
- El bit del **registre d'estat** que indica que el controlador del port d'E/S està disponible és el bit 3, o el quart bit menys significatiu (quan val 1 indica que està disponible)
- Processador amb una freqüència de rellotge de 2 GHz, el processador pot executar
 1 instrucció cada 2 cicles de rellotge (t_{instr}= 2*t_{cicle})
- Temps de programació i finalització de la transferència de 500 ns ($t_{prog} + t_{final}$)
- Transferència de **escriptura** des de memòria al port d'E/S
- En cada escriptura d'una dada es transfereixen 4 Bytes
- Transferència de N_{dades}=1.600.000 dades, es a dir, 1.600.000 * 4 Bytes = 6.400.000 Bytes
- Adreça inicial de memòria on resideixen les dades: A0000000h

Apartat 2.1 (2 punts) E/S programada

El següent codi realitzat amb el repertori CISCA realitza la transferència descrita abans mitjançant la tècnica d'E/S programada.

```
1.
            MOV
                  R3, VALOR1
2.
            MOV
                  R2, VALOR2
3. Bucle:
                   R0, [VALOR3]
                                      ; llegir 4 bytes
            IN
4.
            AND
                  R0, VALOR4
5.
            JΕ
                   Bucle
                                      ; llegir 4 bytes
6.
            MOV R0,[R2]
7.
                  R2, VALOR5
            ADD
8.
            OUT
                  [VALOR6], R0
                                      ; escriure 4 bytes
            SUB
9.
                  R3, 1
10.
            JNE
                   Bucle
```



2.1.a) (0,5 punts)

Substituir pels valors adients:

VALOR3= 204h **VALOR4**= 00001000b= 08h = 8d

VALOR5= 4 VALOR6= 200h

2.1.b) (0,5 punts)

Quant temps dura la transferència t_{transf_bloc} ? Quin percentatge d'aquest temps dedica la CPU a la transferència?

```
t_{transf\_bloc} = t_{latencia} + (N_{dades} * t_{transf\_dada})
t_{latencia} = 0
N_{dades} = 1600000
t_{transf\_dada} = m_{dada} / v_{transf} = 4 \text{ Bytes } / 8 \text{ Mbytes/s} = 0,0005 \text{ ms}
t_{transf\_bloc} = 0 + (1600000 * 0,0005 \text{ ms}) = 800 \text{ ms} = 0,8 \text{ s}
```

La CPU dedica el 100% del temps i per tant, el temps coincideix amb el temps dedicat pel perifèric t_{bloc}

2.1.c) (1 punt)

Si volguéssim fer servir el mateix processador i el mateix programa però amb un dispositiu d'E/S més ràpid, quina és la màxima taxa o velocitat de transferència del nou dispositiu que es podria suportar sense que el dispositiu s'hagués d'esperar?

```
Freqüència de rellotge = 2 GHz, implica un temps de cicle de t_{\text{cicle}} = 1/2 * 10<sup>9</sup> = 0,5 ns (nanosegons) t_{\text{instr}} = t_{\text{cicle}} * 2 = 0,5ns * 2 = 1ns
```

El mínim nombre d'instruccions que ha d'executar el programa per a cada dada transferida són les 8 instruccions: 3, 4, 5, 6, 7, 8, 9 i 10. Executar les 8 instruccions requereix 8 * t_{instr} = 8 * 1 ns = 8 ns

Per tant, el temps mínim per a transferir una dada és: 8 ns Es poden transferir 4 bytes cada 8 ns, és a dir: 4 / 8 * 10⁻⁹ = 500 Mbyte/s

Apartat 2.2 (2 punts) E/S per Interrupcions

Suposeu que el següent codi CISCA és una rutina de servei a les interrupcions (RSI) per a transferir a través del dispositiu d'E/S anterior, el mateix nombre de dades que abans amb E/S programada, però ara mitjançant la tècnica de E/S per interrupcions.

Suposeu:

- El temps per atendre la interrupció (t_{rec_int}), o temps addicional des de que la CPU detecta la interrupció fins que es comença a executar la primera instrucció de la RSI és de 10 cicles de rellotge.
- Es fa servir una variable global que es representa amb l'etiqueta **Dir**, i que al principi del programa conté l'adreça inicial de memòria on resideixen les dades a transferir.

```
1. CLI
```

- PUSH R0
- 3. PUSH R1
- 4. IN R0, [VALOR1]; llegir 4 bytes
- 5. AND R0, VALOR2
- 6. JE Error ;salta a un codi de tractament de l'error no ;descrit, s'ha produït la petició per part del ;dispositiu però la dada no està disponible
- 7. MOV R1, [**VALOR3**]
- 8. MOV R0, [R1]
- 9. OUT [VALOR4],R0; escriure 4 bytes
- 10. ADD R1, **VALOR5**
- 11. MOV [VALOR3], R1
- 12. POP R1
- 13. POP R0
- 14. STI
- 15. RETI

2.2.a) (0,5 punts)

Substituir pels valors adients:

VALOR5= 4

2.2.b) (1 punt)

Quin és el temps total que dedica la CPU a la tasca d'Entrada/Sortida, t_{cpu} ? Quin percentatge del temps representa el tems de transferència del bloc t_{transf_bloc} respecte al temps de transferència del bloc per part del perifèric t_{bloc} ?

```
El temps d'un cicle, t_{\text{cicle}} = 0,5 ns (nanosegons)
Temps per atendre la interrupció, t_{\text{rec\_int}}: 10 cicles * 0,5 ns = 5 ns
Temps d'execució de una instrucció, t_{\text{instr}} = 1 ns
Temps d'execució RSI, t_{\text{rsi}}: N_{\text{rsi}}: t_{\text{instr}} = 15 instr. * 1 ns =15 ns
```



Temps consumit per CPU en cada interrupció, *t*_{transf_dada}:

$$t_{\text{transf dada}} = t_{\text{rec int}} + t_{\text{rsi}} = 5 + 15 = 20 \text{ ns}$$

Nombre d'interrupcions produïdes (nombre total de dades, N_{dades}): 1.600.000 interrupcions Temps consumit en total en TOTES les interrupcions:

 $t_{\text{transf_bloc}} = t_{\text{transf_dada}} * N_{\text{dades}} = 20 \text{ns} * 1.600.000 interrupcions} = 32 \text{ ms (milisegons)}$

El temps final d'ocupació de la CPU cal que inclogui el temps de programació i finalització de la transferència:

```
t_{\text{cpu}} = ( t_{\text{prog}} + t_{\text{final}}) + t_{\text{transf\_bloc}} = 500 ns + 32000000 ns = 32000500 ns = 32,0005 ms
```

Dels 0,8 s = 800 ms de temps total per a realitzar la transferència (temps calculat a l'apartat 2.1 b), la CPU està dedicada a la tasca de E/S:

%ocupació = $t_{\text{transf bloc}}$ * 100/ t_{bloc} = 32 * 100 / 800 => 4 % del temps.

2.2c) (0,5 punts)

Si volguéssim reduir la freqüència de rellotge del processador per a reduir el seu consum energètic, fins a quina freqüència ho podríem fer sense reduir la velocitat de transferència amb el dispositiu d'E/S?

En la fase de transferència de dades, el controlador d'E/S genera 1.600.000 interrupcions durant 0,8 segons (dada calculada a l'apartat 2.1 b):

```
N_{\text{dades}} * t_{\text{dada}} = 0.8 \text{ s} = 800 \text{ ms} = 800000 \text{ us (microsegons)}
```

Es a dir, tenim una interrupció cada 800000 / 1600000 = 0,5 us (microsegons). Aquest és el temps màxim que hauria de tardar la gestió de la interrupció (t_{transf_dada}), incloent el temps addicional per transferir el control a la RSI.

El temps consumit per la CPU en cada interrupció és, com hem vist a l'apartat anterior, la suma del temps de transferir el control a la RSI + executar la RSI:

A l'enunciat es defineix que t_{rec} int = 10 cicles de rellotge = 10^*t_{cicle} i per tant:

```
t_{\text{transf dada}} = t_{\text{rec int}} + t_{\text{rsi}} = t_{\text{rec int}} + (N_{\text{rsi}} * t_{\text{instr}}) = 10 * t_{\text{cicle}} + (15 * t_{\text{instr}})
```

Tal com hem vist a l'apartat anterior, i com diu l'enunciat, el temps d'una instrucció és: $t_{instr} = 2^*t_{cicle}$

```
Per tant: t_{\text{transf dada}} = 10 * t_{\text{cicle}} + (15 * 2 * t_{\text{cicle}}) = 40 * t_{\text{cicle}}
```

Volem trobar el temps de cicle tal que el temps de transferència d'una dada sigui 0,5 us: $0.5 \text{ us} = 40 * t_{\text{cicle}} = 0.5 / 40 = 0.0125 \text{ us}$

```
1/0,0125 * 10^{-6} = 80 \text{ MHz}
```

Apartat 2.3 (1 punt) E/S per DMA

Suposarem que el controlador d'ES pot funcionar en mode DMA (Accés Directe a Memòria). La suma del **temps de cessió** del bus i del **temps de recuperació** del bus es de 40 ns ($t_{cessió} + t_{recup} = 40$ ns). El **temps de la transferència** pel bus es de 1 ns ($t_{mem} = 1$ ns).

2.3.a) (0,5 punts)

Considerem que en la transferència per DMA, les dades s'envien entre el controlador de DMA i la memòria, en mode ràfega, i es disposa d'un buffer de mida m_{buffer} = 1600 bytes. Calcular el temps total d'ocupació del bus per part del controlador de DMA per a dur a terme la transferència que venim analitzant.

```
Mida de les ràfegues N_{ràfega}: m_{buffer}/m_{dada} = 1600 / 4 = 400
Temps ocupació Bus, t_{transf\_ràfega}: t_{cessió} + 400 * t_{mem} + t_{recup} = 40 + 400 * 1 = 440 ns Nombre de peticions del Bus, N_{dades}/N_{ràfega}: 1.600.000 / 400 = 4000

Temps total d'ocupació del Bus t_{transf\_bloc}: t_{transf\_dada} * (N_{dades}/N_{ràfega}) = 440 * 4000 = 1760000 ns = 1760 us = 1,76 ms
```

2.3.b) (0,5 punts) La CPU no pot fer cap tasca durant tot el temps en que el bus està ocupat per part del controlador de DMA. Quin percentatge de temps té disponible la CPU per a executar codi efectiu d'altres programes durant la transferència?

```
t_{\text{transf\_bloc}} = 1,76 \text{ ms}
t_{\text{bloc}} = 800 \text{ ms}
%ocupació = (t_{\text{transf\_bloc}} \cdot 100) / t_{\text{bloc}}

Percentatge de temps disponible: 100 - \% ocupació = 100 - (t_{\text{transf\_bloc}} * 100) / t_{\text{bloc}} = 100 - (1,76 * 100) / 800 = 100 - 0,22 = 99,78\%
```

Criteris de valoració. En els apartats 2.1.a i 2.2.a cada valor erroni resta 0,25. La resta d'apartats estan bé o estan malament. No hi ha gradació.

Pregunta 3 (1 punt)

Qüestions teòriques

3.a) (0,25 punts)

Per què el sistema de memòria s'organitza en una estructura jeràrquica? Quins són els nivells d'aquesta estructura?

L'objectiu final de la jerarquia de memòries és aconseguir que, quan el processador accedeixi a una dada, aquesta es trobi en el nivell més ràpid de la jerarquia. Aconseguim tenir una memòria amb un cost moderat, una velocitat propera a la del nivell més ràpid i la capacitat del nivell més gran.

Els nivells són:

Registres del processador Memòria Cau Memòria Principal Memòria Secundària



3.b) (0,25 punts)

A la memòria cau, quan s'ha d'utilitzar un algoritme de reemplaçament? Quins són els principals algoritmes de reemplaçament?

Quan es produeix una fallada de memòria cau i s'ha de dur a la memòria cau un bloc de memòria principal determinat, si aquest bloc de memòria es pot emmagatzemar en més d'una línia de la memòria cau, cal decidir en quina línia de totes les possibles es posa, i sobreescriure les dades que es troben en aquella línia. L'algorisme de reemplaçament s'encarrega d'aquesta tasca.

Els principals algoritmes de reemplaçament són:

- 1) FIFO (first in first out). Per triar la línia s'utilitza una cua, de manera que la línia que fa més temps que està emmagatzemada a la memòria cau serà la reemplaçada. Aquest algoritme pot reduir el rendiment de la memòria cau perquè la línia que es troba emmagatzemada a la memòria cau des de fa més temps no ha de ser necessàriament la que s'utilitzi menys. Es pot implementar fàcilment utilitzant tècniques de buffers circulars (o round-robin): cada vegada que s'ha de substituir una línia s'utilitza la línia del buffer següent, i quan s'arriba a l'última, es torna a començar des del principi.
- 2) LFU (least frequently used). En aquest algoritme es tria la línia que hem utilitzat menys vegades. Es pot implementar afegint un comptador del nombre d'accessos a cada línia de la memòria cau.
- 3) LRU (least recently used). Aquest algoritme tria la línia que fa més temps que no s'utilitza. És l'algoritme més eficient, però el més difícil d'implementar, especialment si s'ha de triar entre moltes línies. S'utilitza habitualment en memòries cau associatives per conjunts, amb conjunts petits de 2 o 4 línies. Per memòries cau 2-associatives, es pot implementar afegint un bit en cada línia; quan es fa referència a una de les dues línies, aquest bit es posa a 1 i l'altre es posa a 0 per indicar quina de les dues línies ha estat l'última que s'ha utilitzat.
- 4) Aleatori. Els algoritmes anteriors es basen en factors relacionats amb la utilització de les línies de la memòria cau; en canvi, aquest algoritme tria la línia que s'ha de reemplaçar a l'atzar. Aquest algoritme és molt simple i s'ha demostrat que té un rendiment només lleugerament inferior als algoritmes que tenen en compte factors d'utilització de les línies.

3.c) (0,25 punts)

¿Quines són les tres parts bàsiques d'un mòdul d'E/S? Quins tipus de registres inclou un mòdul d'E/S?

En un mòdul d'E / S distingim tres parts bàsiques:

- 1) Una interfície interna normalitzada amb la resta del computador mitjançant el bus de sistema que ens dóna accés al banc de registres del mòdul d'E/S.
- 2) Una interfície externa específica per al perifèric que controla. Habitualment la connexió amb el perifèric es realitza mitjançant un sistema d'interconnexió normalitzat d'E/S.
- 3) La lògica necessària per gestionar el mòdul d'E/S. És responsable del pas d'informació entre la interfície interna i externa.

Els registres que inclou un mòdul d'E / S són:

- Registres de control.
- · Registres d'estat.
- Registres de dades.

3.d) (0,25 punts)

En un sistema d'E/S gestionat per DMA, quina diferència hi ha entre el funcionament normal i el mode ràfega, quines avantatges té l'un respecte de l'altre?

Una manera d'optimitzar les operacions d'E/S per DMA consisteix a reduir el nombre de cessions i recuperacions del bus. Per a fer-ho, en lloc de sol·licitar i alliberar el bus per a cada dada que s'ha de transferir, es sol·licita i s'allibera el bus per a transferir un conjunt de dades de manera consecutiva. Aquesta modalitat de transferència s'anomena mode ràfega.

Per a fer la transferència d'aquest conjunt de dades, que anomenem ràfega, el controlador de DMA cal que disposi d'una memòria intermèdia (buffer), de manera que la transferència de dades entre la memòria i el controlador de DMA és pugui fer a la velocitat que permeti la memòria i no quedant limitada a la velocitat del perifèric.

Aquest mode de funcionament no afecta la programació ni la finalització de l'operació d'E/S descrita anteriorment, però sí que modifica la transferència de dades.