


#### Práctica 3

4x4-bit multiplicadores


## Objetivo

- T E
- Implementar 2 multiplicadores 4x4-bit diferentes:
  - Usando el operador '\*' de la librería numeric std
  - Usando sumadores de 8 bits. (En el laboratorio 1 usamos sumadores de 4 bits. Hay que modificarlos)
- Estudiar los report de Vivado para encontrar:
  - Los elementos combinacionales utilizados
  - El retardo máximo de los caminos combinacionales

# Multiplicación



 $P_7$   $P_6$   $P_5$   $P_4$   $P_3$   $P_2$   $P_1$   $P_0$ 



0

0

0

#### Sumador 4 bits



```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
USE IEEE.STD LOGIC ARITH.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
entity sumador is
  Port (
    A: IN std logic vector(3 downto 0);
    B : IN std_logic_vector(3 downto 0);
    C : OUT std logic vector(3 downto 0)
  );
end sumador;
                                               Hay que diseñar un
architecture Behavioral of sumador is
begin
  C \leq A + B;
```


sumador de 8 bits

## Multiplicador



```
entity mult8b is
  port(
    X : in std_logic_vector(3 downto 0);
    Y : in std_logic_vector(3 downto 0);
    Z : out std_logic_vector(7 downto 0)
  );
end mult8b;
```

# Multiplicador usando 8-bit adders



## Synthesis reports

Después de la síntesis, en la pestaña Reports (debajo) podemos ver dos reports de síntesis:




Por ejemplo (utilization report, de la práctica 2):

	<b>L</b>	L	L	L	L	L
	Site Type	Used	Fixed	Available	Util%	
•	Slice LUTs*  LUT as Logic  LUT as Memory  Slice Registers  Register as Flip Flop  Register as Latch  F7 Muxes  F8 Muxes	46   46   0   35   35   0	0   0   0   0   0   0   0   0   0   0	20800 20800 9600 41600 41600 41600 16300 8150	0.22   0.22   0.00   0.08   0.08   0.00   0.00	+
	+	+			+	H

## **Timing reports**


 Debajo de "Open Implemented Design", tanto en SYNTHESIS como en IMPLEMENTATION, se puede ver el "Report Timing Summary" (después de la implementación es más preciso)





#### Timing reports

Estos reports pueden visualizarse clicking en la pestaña "Timing" (debajo del Vivado GUI):




"All user specified timing constraints are met" <a>[</a> Cómo sabe la herramienta cuál es el periodo de reloj? Hay que definirlo en el fichero .xdc :

create\_clock -add -name clk -period 10.00 -waveform {0 5} [get\_ports clk]


- Esta línea caracteriza la señal de reloj, que viene del oscilador er el pin W5 (en la placa Basys3).
  - Define un periodo de reloj (10 ns), que es 0 la mitad del ciclo (5ns) y 1 el resto.
  - No es posible realizar análisis temporal sin esta línea, ni tampoco hacer place&route de acuerdo a restricciones temporales.

#### **Timing reports - Paths**

- Se pueden analizar los caminos (Paths) mediante un STA.
- Paths desde un Flip-Flop (u otro elemento de memoria) a otro Flip-Flop (u otro elemento de memoria) se llaman"Intra-Clock Paths", y sus retardos pueden chequearse.




Paths desde una entrada primaria a un Flip-Flop (u otro elemento de memoria) y de un Flip-Flop (u otro elemento de memoria) a una salida primaria, pueden encontrarse en "Unconstrained Paths" (I "NONE to sys\_clk\_pin" and "sys\_clk\_pin to NONE", respectivamente.



## **Timing reports - Paths**

- Sin embargo, la parte básica de esta práctica es totalmente combinacional, y estos caminos (paths) no aparecen (todavía).
- Caminos de una entrada primaria a una salida primaria se nombran como "Unconstrained Paths" "NONE to NONE".



#### Calificación

- El estudiante debe acudir al laboratorio con la práctica estudiada y simulada desde casa. Puede utilizarse el test\_bench proporcionado en el CV.
- El estudiante debe mostrar el multiplicador basado en sumadores funcionando y debe comprender la implementación y funcionalidad:
  - Si funciona en la FPGA 0.1 pts
  - Si solo funciona la simulación, 0.05 pts
  - Hay que enseñar los "temporal and synthesis reports"
- Parte avanzada 0.15 pts
- La práctica 3 no se recupera.

12

#### **Testbench**

```
T E
```

```
-- Stimulus process
p stim : process
  variable v i : natural := 0;
  variable v j : natural := 0;
begin
  i loop: for v i in 0 to 15 loop
    j loop: for v j in 0 to 15 loop
      X <= std logic vector(to unsigned(v i, 4));</pre>
            <= std logic vector(to unsigned(v j, 4));</pre>
      Z xpct <= std logic vector(to unsigned(v i * v j, 8));</pre>
      wait for 5 ns;
      assert Z = Z xpct
        report "Error multiplying, "&integer'image(v i)& " * "
               &integer'image(v j)& " = "&integer'image(v i*v j)&
               " not "&integer'image(to integer(unsigned(Z)))
        severity error;
      wait for 5 ns;
    end loop j loop;
  end loop i loop;
  wait;
end process p stim;
```