# Adición de un periférico a un SoC Vivado / Vitis

Hortensia Mecha López

Objetivos


0


 En esta segunda práctica se trata de:

- Aprender a añadir un periférico utilizando Vivado
- Aprender a comunicarse con el periférico. Usaremos Vitis y c.


### Punto de partida: el Proyecto básico


- Abrimos Vivado (versión 2023.1)
- Abrimos el Proyecto de la práctica 1
- En el menú superior seleccionamos Tools->Create and Package New IP
- Pulsamos Next
- Seleccionamos Create a new AXI peripheral
- Next
- Le damos el nombre que queramos y dónde lo queremos guardar
- Next
- Seleccionamos el número de registros
- Pulsamos Next y Finish








project\_1 - [C:/hlocal/vivado/SE/base\_concopro/project\_1/project\_1.xpr] - Vivado 2023.1














Ahora tenemos que añadir el periférico a nuestro diseño

- En la ventana del diagrama pulsamos +
- En la lista de IPs que aparece buscamos el nuestro y lo seleccionamos y pinchamos 2 veces









Ya tenemos el periférico añadido al proyecto

- Ahora tenemos que editar el periférico y hacer las modificaciones que queramos
- Pulsamos encima del periférico con el botón derecho y seleccionamos Edit in IP Packager y OK





Se abre un nuevo Vivado con el proyecto del periférico

- Ahora tenemos que editar el vhdl del periférico y hacer las modificaciones que queramos
- Podemos añadir puertos de entrada salida y por ejemplo que el registro 3 sea la suma del uno y dos cuando reg0 valga 0 y la resta cuando valga 1

#### En el top añadimos los botones

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
entity copro_v1_0 is
                         -- Users to add parameters here
      generic (
                         -- User parameters ends
                         -- Do not modify the parameters beyond this line
                         -- Parameters of Axi Slave Bus Interface S00_AXI
                         C_S00_AXI_DATA_WIDTH
                                                                 : integer
                                                                              := 32;
                         C_S00_AXI_ADDR_WIDTH
                                                                 : integer
                                                                              := 4);
           port (
                         -- Users to add ports here
                    buttons: in std_logic_vector(3 downto 0);
                         -- User ports ends
                         -- Do not modify the ports beyond this line
                         -- Ports of Axi Slave Bus Interface S00_AXI
                         s00_axi_aclk: in std_logic;
                         s00_axi_aresetn
                                                   : in std_logic;
```

# También actualizamos la component del copro

```
component copro_v1_0_S00_AXI is
                generic (
                C_S_AXI_DATA_WIDTH
                                            : integer := 32;
                C_S_AXI_ADDR_WIDTH
                                            : integer := 4
                 port (
                  buttons: in std_logic_vector(3 downto 0);
                 S_AXI_ACLK
                                   : in std_logic;
                 S_AXI_ARESETN : in std_logic;
                 S_AXI_RRESP
                                   : out std_logic_vector(1 downto
                 S_AXI_RVALID
                                   : out std_logic;
                 S_AXI_RREADY
                                   : in std_logic
       end component copro_v1_0_S00_AXI;
```

### Y la instanciación del copro

```
copro_v1_0_S00_AXI_inst: copro_v1_0_S00_AXI
       generic map (
               C_S_AXI_DATA_WIDTH
                                        =>
C_S00_AXI_DATA_WIDTH,
               C_S_AXI_ADDR_WIDTH
                                        =>
C S00 AXI ADDR WIDTH
       port map (
        buttons => buttons,
               S_AXI_ACLK
                               => s00_axi_aclk,
               S_AXI_ARESETN => s00_axi_aresetn,
               S_AXI_AWADDR => s00_axi_awaddr,
               S_AXI_AWPROT
                               => s00_axi_awprot,
               S_AXI_AWVALID => s00_axi_awvalid,
               S_AXI_AWREADY => s00_axi_awready,
```


```
Modificamos el fichero copro
```

```
entity copro_v1_0_S00_AXI is
        generic (
                  -- Users to add parameters here
                  -- User parameters ends
                  -- Do not modify the parameters beyond this line
                  -- Width of S_AXI data bus
                  C_S_AXI_DATA_WIDTH
                                               : integer := 32;
                  -- Width of S_AXI address bus
                  C_S_AXI_ADDR_WIDTH
                                               : integer := 4);
                  -- Users to add ports here
        port (
                  buttons: in std_logic_vector(3 downto 0);
                  -- User ports ends
                  -- Do not modify the ports beyond this line
```

```
Modificamos el
proceso de
escritura de regimen others => ...
Lo comentamos End case;
y añadimos lo
que aparece en
la viñeta de la
derecha
```

```
when b"11" =>
-- for byte_index in 0 to (C_S_AXI_DATA_WIDTH/8-1) loop
      if ( S_AXI_WSTRB(byte_index) = '1' ) then
   slv_reg3(byte_index*8+7 downto byte_index*8) <= S_AXI_WDATA(byte_index*8+7 downto byte_index*8
end if;
End loop;
End if:
        if (buttons(0)) = '1' then
        if (slv_reg0=x"00000000") then
         slv_reg3<= std_logic_vector(unsigned (slv_reg1) + unsigned (slv_reg2));
        else
          slv_reg3<= std_logic_vector(unsigned (slv_reg1) - unsigned (slv_reg2));</pre>
        end if;
        else
        slv_reg3 <= (others=> '1');
        end if;
```

Antes de compilar modificamos el makefile



Merge changes from File Groups Wizard						
Q   ¥   \$   H   C						
Name	Туре	ls Include	File Group Name	Library Name	Model Name	
Standard						
∨  ☐ Advanced						
> D VHDL Synthesis (2)					copro_v1_0	
> D VHDL Simulation (2)					copro_v1_0	
∨ □ Software Driver (6)						
drivers/copro_v1_0/data/copro.mdd	mdd d		xilinx_softwa			
drivers/copro_v1_0/data/copro.tcl	tclSou		xilinx_softwa			
drivers/copro_v1_0/src/Makefile	driver_		xilinx_softwa			
<ul><li>drivers/copro_v1_0/src/copro.h</li></ul>	cSour		xilinx_softwa			
drivers/copro_v1_0/src/copro.c	cSour		xilinx_softwa			
drivers/copro_v1_0/src/copro_selftest.c	cSour		xilinx_softwa			
> 🗀 UI Layout (1)						
> Block Diagram (1)						

Donde pone INCLUDEFILES=\*.h

Ponemos INCLUDEFILES =\$(wildcard \*.h)

#### Modificamos el makefile

Donde pone LIBSOURCES=\*.c

Ponemos LIBSOURCES=\$(wildcard \*.c)

Donde Pone OUTS = \*.o

Ponemos OUTS=\$(wildcard \*.o)

Y salvamos

# En la pestaña File Groups pulsamos Merge changes....


Actualizamos port and interfaces pulsando refresh para que aparezcan los nuevos ports y comprobamos que están correctos

Pulsamos Review and Package y Repage IP. Cerramos el Vivado del coprocesador

En el top le damos a Report IP Status y en la parte de Abajo Up-grade Selected

Si no nos sale el nuevo puerto borrar la instancia y volverla a añadir.

Hacer los nuevos puertos añadidos externos, pulsando sobre ellos con el ratón, y con el botón derecho seleccionar make external.




## ¿Qué hemos añadido?

Un periférico con 4 registros mapeados en memoria.

- El registro 0 es de control
- Los registros 1 y 2 son de entrada El registro 3 es de salida

Falta añadir el fichero de restricciones solo para los puertos añadidos en el periférico

```
##buttons_0
# UP
    set_property PACKAGE_PIN T18 [get_ports buttons_0[1]]
    set_property IOSTANDARD LVCMOS33 [get_ports buttons_0[1]]
## left
    set_property PACKAGE_PIN W19 [get_ports buttons_0[2]]
    set_property IOSTANDARD LVCMOS33 [get_ports buttons_0[2]]
## right
    set_property PACKAGE_PIN T17 [get_ports buttons_0[3]]
    set property IOSTANDARD LVCMOS33 [get ports buttons 0[3]]
## down
    set_property PACKAGE_PIN U17 [get_ports buttons_0[0]]
    set_property IOSTANDARD LVCMOS33 [get_ports buttons_0[0]]
```





- Pulsamos generate block
- Generamos el bitstream
- File -> Export -> Export hardware
- Next
- Include bitstream. Next
- Seleccionar un directorio para exportar el \*.xsa. Es importante quedarse con el nombre del directorio/fichero. Esa es nuestra plataforma hardware
- Podemos comprobar las restricciones en File->Export Export Constraints (puede que haya que abrir antes el diseño implementado)
- Next y finish
- Cerramos Vivado

### Creamos el software

- Abrimos Vitis 2003.1
- Seleccionamos un directorio de workspace
- Creamos una Application Project
- Next
- Crear una nueva plataforma del hardware (XSA)
- Browse-> Seleccionar el fichero \*.xsa
- Next
- Dar nombre a la aplicación
- Next
- Next
- Seleccionar aplicación (Peripheral test o Hello world )
- Finish

Se ha creado un directorio workspace/design\_wraper/hw con 3 ficheros

- \*.bit
- \*.mmi
- \*.xsa (una copia del anterior)

### Creamos el software

- Abrir el fichero \*.C y modificar lo que se desee
- Project build Project
- Vitis program device
- Seleccionar los ficheros \*.bit y \*.mmi creados para esta Plataforma (muy importante por defecto puede tener seleccionados los de la práctica anterior)
- Seleccionar fichero \*.elf (donde aparece bootloop)
- Program
- El software está cargado en la FPGA

• Las siguiente diapositivas son para modificar el software. • Tenemos que poder leer y escribir en los registros de nuestro periférico

- Seleccionamos Create Application Project
- Next
- Seleccionamos Create a new platform from hardware (XSA)
- Seleccionamos la plataforma que habíamos exportado
- Y como template seleccionamos Peripheral test o Hello world

- Escribimos en el registro de control (reg\_0) un 0 ó un 1 según queremos que sume o reste.
- Escribimos en los registros 1 y 2 los datos de entrada
- Mantenemos pulsado el botón inferior si queremos que el registro
  3 se actualice
- Leemos el registro 3

## Modificamos el software

Al inicio ponemos los include

```
#include <stdio.h>
#include "xparameters.h"
#include "xil_cache.h"
#include "xgpio.h"
#include "gpio_header.h"
#include "copro.h" // o como se llame el
periférico
```

# Modificamos el software Escribimos O ó 1 en el registro O

Los drivers de L/E en los registros se encuentran en el registro \*.h que se ha creado en

workspace/design\_1\_wrapper\_1/hw/drivers/copro\_v1.0/src/ Ese directorio debería haberse añadido automáticamente al diseño si el makefile está correcto. Hay que comprobar que están los ficheros de nuestro periférico

Para escribir en un registro del periférico que se llama COPRO se usa la función COPRO\_mWriteReg.

Por ejemplo para escribir un 0 en el registro reg0 usaríamos:

COPRO\_mWriteReg(XPAR\_COPRO\_0\_S00\_AXI\_BASEADDR, COPRO\_S00\_AXI\_SLV\_REG0\_OFFSET, 0x00000000);

Modificamos el software Escribimos los datos que queramos en los registros

```
/* Modificamos los registros 1 y 2 */
COPRO_mWriteReg(XPAR_COPRO_0_S00_AXI_BASEADDR,
COPRO S00 AXI SLV REG1 OFFSET, 0x0005)
    COPRO_mWriteReg(XPAR_COPRO_0_S00_XI_BASEADDR,
COPRO S00 AXI SLV REG2 OFFSET, 0x0002);
/* Leemos el contenido de los 3 registros */
data read= COPRO mReadReg(XPAR COPRO 0 S00 AXI BASEADDR,
COPRO S00 AXI SLV REGO OFFSET);
xil printf("valor del registro 0 = %d\n\r", data read);
data read= COPRO mReadReg(XPAR COPRO 0 S00 AXI BASEADDR,
COPRO S00 AXI SLV REG1 OFFSET);
xil printf("valor del registro 1 = %d\n\r", data read);
data_read= COPRO_mReadReg(XPAR_COPRO_0_S00_AXI_BASEADDR,
COPRO S00 AXI SLV REG2 OFFSET);
xil printf("valor del registro 2 = %d\n\r", data read);
```

## Leemos el registro de salida

```
Leemos el registro 3. Debería ser la suma
resta, en función del registro 0) del registro 1 y
2 siempre que pulsemos el botón 0, que es el d
abajo.
data read=
COPRO mReadReg(XPAR COPRO 0 S00 AXI BASEADDR,
COPRO S00 AXI SLV REG3 OFFSET);
xil printf("valor del registro 3 = %d\n\r",
data read);
Comprobad el resultado y verificar distintas
opciones dando valores diferentes al registro 0 y
pulsando o no el botón inferior.
Es mejor que hagáis un bucle indefinido para que os
de tiempo a pulsar el botón. Solo entonces leéis el
```

registro 3.