

EXAMEN DE SISTEMAS EMPOTRADOS

CURSO 2023-24, FINAL, 19 de enero de 2024

1. (1 punto) Un sistema empotrado dispone de un sistema de memoria central constituido por una memoria principal Mp de 16 Mpalabras y una cache Mc de 4 Kpalabras asociativa por conjuntos, con 4 bloques por conjunto y 16 palabras por bloque, con política de reemplazamiento RLU. Se ejecuta 5 veces el programa que referencia las siguientes direcciones: 1024, 1025, ..., 5134, 5173, 5174,..., 5189.

Si el tiempo de acceso a Mp es 20 veces superior al de Mc se pide:

- a). Interpretación de los bits de la dirección física del sistema de memoria para Mc. (0.2)
- b). Evolución de los conjuntos de bloques durante la ejecución del programa. (0.4)
- c). Tiempo medio de acceso a memoria. (0.4)
- **2. (0.5 puntos)** Optimización del consumo de sistemas empotrados a nivel de aplicación/sistema.
- **3. (0.50 puntos)** Bus USB.
- **4. (0.25 puntos)** Protocolo Bluetooth
- **5. (0.75 punto)** Diseño del controlador de los leds de colores de la placa de expansión que utilizamos en el laboratorio.
- 6. (2 puntos) En la página siguiente se dispone del código *user_*logic.*vhd*, generado por la herramienta EDK utilizada en los laboratorios, para añadir un periférico mapeado en memoria, que es un emisor de infrarrojos, accesible a través de un registro reg0. El puerto de salida del emisor de infrarrojos se llama *code_infrared*. Los bits 31-24 del *reg0* se corresponden con el código a enviar por *code_infrared*, y el bit 0 indica si el código se envía de forma continua o solo una vez. Se pide realizar varias modificaciones sobre el propio código. Puede utilizarse papel anexo, pero debe quedar bien claro en qué parte del código inicial se realizan las modificaciones.
- a). Modificar el código para generar un Divisor de frecuencias que obtiene en clk_aux1 una señal de reloj de 38 KHz (frecuencia portadora)
 (0.5 puntos)

- b.) Implementar el código para enviar, a una frecuencia de 38KHz, el valor almacenado en *reg0* (31 downto 24) (0.5 puntos).
- c) Añadir el código necesario para que el valor se esté enviando continuamente si reg0(0) =1 o solo una vez si reg0(0) =0. (0.5 puntos)
- d.) Realizar las modificaciones del código necesarias para añadir un registro de estado (reg1) que cargue en el bit 31 un 0 cada vez que se escribe en el registro de control (reg0), y un 1 la primera vez que se envía el valor almacenado en reg0. Este registro lo puede leer microblaze y solo lo escribe el controlador. (0.5 puntos)

```
library ieee;
use ieee.std logic 1164.all;
use ieee.std logic arith.all;
use ieee.std logic unsigned.all;
library proc_common_v2_00_a;
use proc_common_v2_00_a.proc_common_pkg.all;
entity user_logic is
 generic
   C SLV DWIDTH
                                   : integer
                                                      := 32:
                                 : integer
                                                    = 1/2
  C_NUM_REG
 port
                              : OUT STD LOGIC;
  code_infrared
  Bus2IP_Clk
                             : in std_logic;
  Bus2IP_Reset
                              : in std logic;
  Bus2IP Data
                              : in std logic vector(0 to C SLV DWIDTH-1);
  Bus2IP_BE
                              : in std_logic_vector(0 to C_SLV_DWIDTH/8-1);
  Bus2IP_RdCE
                                : in std_logic_vector(0 to C_NUM_REG-1);
  Bus2IP WrCE
                                : in std_logic_vector(0 to C_NUM_REG-1);
  IP2Bus Data
                              : out std_logic_vector(0 to C_SLV_DWIDTH-1);
                                : out std logic;
  IP2Bus RdAck
  IP2Bus_WrAck
                                : out std_logic;
  IP2Bus Error
                              : out std logic
 );
end entity user_logic;
architecture IMP of user_logic is
 signal slv_reg0
                                : std_logic_vector(0 to C_SLV_DWIDTH-1);
                                     : std_logic_vector(0 to \( \tilde{\theta} \));\( \lambda \)
 signal slv_reg_write_sel
 signal slv_reg_read_sel
                                    : std logic vector(0 to \emptyset);
 signal slv_ip2bus_data
                                    : std_logic_vector(0 to C_SLV_DWIDTH-1);
 signal slv read ack
                                   : std logic;
 signal slv_write_ack
                                   : std_logic;
 SIGNAL clk aux1
                                : STD LOGIC;
                                 : STD_LOGIC_VECTOR(0 TO 11) := '00000000000000'; : std_logic := '1'; -- Indica si se está enviando
 SIGNAL cuenta
  signal sending
  signal bit_pos_to_send
                                 : std_logic := '31; -- Señal para ver qué posición del bit mandar
   gnal bit_to_send
                                 : std_logic := 0; -- Señal que manda el bit
begin signal value_sent
                               : STD LOGIC <= '0';
 slv_reg_write_sel <= Bus2IP_WrCE(0 to 0);
 slv_reg_read_sel <= Bus2IP_RdCE(0 to \emptyset); \(\delta\)
 slv_write_ack
                   \leq Bus2IP_WrCE(0);
```

 \leq Bus2IP_RdCE(0);

slv_read_ack

```
SLAVE_REG_WRITE_PROC : process( Bus2IP_Clk ) is
 begin
  if Bus2IP_Clk'event and Bus2IP_Clk = '1' then
   if Bus2IP\_Reset = '1' then
     slv_reg0 \le (others => '0'); slv_reg1 \le (OTHERS => '0');
    else
    case slv_reg_write_sel is
      when "1" =>
                 slv_reg0 \le Bus2IP_Data; slv_reg1(31) \le '0';
         end if:
       end loop;
      when others => null;
     end case;
    end if;
  end if;
 end process SLAVE_REG_WRITE_PROC;
                                                                    slv reg1
 SLAVE_REG_READ_PROC : process( slv_reg_read_sel, slv_reg0, ) is
 begin
                                                      IF value_sent = '0' THEN
  case slv_reg_read_sel is
                                                      slv_reg1(31) <= '1';
                                                       value_sent <= '1';
    when 'b1" => slv_ip2bus_data <= slv_reg0;
                                                      END IF;
   WHEN "10" => slv ip2bus data <= slv req1:
    when others => slv_ip2bus_data <= (others => '0');
  end case;
 end process SLAVE_REG_READ_PROC;
 IP2Bus_Data <= slv_ip2bus_data when slv_read_ack = '1' else
           (others => '0');
 IP2Bus_WrAck <= slv_write_ack;</pre>
 IP2Bus_RdAck <= slv_read_ack;
 IP2Bus Error <= '0';
                                                           SEND REG0 DATA: PROCESS(IP2Bus clk1) is
  IP2Bus_clk1 <= clk aux1;
                                                             begin
code infrared <= bit_to_send;
end IMP;</pre>
                                                               IF rising edge(IP2Bus clk1) AND IP2Bus clk1 = '1'
                                                           THEN
                                                                 IF sending = '1' THEN
CONTADOR: PROCESS (Bus2IP Clk) is
                                                                   bit_to_send <= slv_reg0(bit_pos_to_send);</pre>
begin
                                                                   bit_pos_to_send <= bit_pos_to_send - 1;
  IF rising edge(Bus2IP Clk) AND Bus2IP Clk = '1' THEN
                                                                   IF bit_pos_to_send = 23 THEN
    IF Bus2IP Reset = '1' THEN
                                                                     bit pos to send <= 31;
       cuenta <= (OTHERS => 0);
                                                                     sending <= slv reg0(0);
       clk aux <= '0';
                                                                   END IF;
                                                                 ELSE
       IF cuenta = '101010000111' THEN
                                                                   sending <= slv_reg0(0);
         cuenta <= (OTHERS => 0);
                                                                 END IF;
         clk_aux1 <= NOT clk_aux1;
                                                               END IF;
                                                             END PROCESS SEND_REG0_DATA;
         cuenta <= cuenta + '1';
       END IF:
    END IF:
  END IF:
                                                             -24, Convocatoria ordinaria pág. 4
END PROCESS CONTADOR:
```

1. Mp = 16 Mpalabras Mc = 4 Kpalabras L, 4 blogues por cito y 16 palabras por bloque politica RLU (Least Recently Used) a) Interpretación de los bits de la dirección física: 1. Bits de la palabra dentro de un bloque: para cada bloque hay 16 palabras. Entonces -> log, 16 = 4 bils Total conjuntos = _______Tam. cache (palabras) Calculamos cantidad de conjuntos:

Dirección de Etiqueta Indice memoria

2. Bits del indice del cito: Hay watro bloques por cito, y la caute tiene capacidad de 41K palabras.

Palabrasprblogue. Blogues por joto Por la que necesitamos log 64= 6 bits para el indice del conjunto. 3. <u>Bits de la etiqueta:</u> La memoria principal tiene 16×2^{20} palabras, lo que requiere $\log_2(16\cdot 2^{20}) = 24$ bits para direccionar cada palabra. De estos, se han usada 4+6=10 bits, por lo que guedan 24-10=14 bits para la etiqueta.

b) Evalución de los conjuntos de blogues: -Cache tiene 4 K palabras, 16 palabras por blogue, 4 blogues por cito, 64 conjuntos.

Dir. fisica -> E: 14 bits, Cito: 6 bits, Palabra bloque: 4 bits.

-Rango de dir. accedidas: 1024 a 5134 y 5173 a 5189

Indice = (Direction) mad 64 Nº bloque = - Calcular indice cito.:

- Calcular palabra dentro del bloque: Palabra = Dirección mod 162, palabras/bloque 1 Blogue -> 1024 = 64 (nº blogue)

Evolución: Indice - 64mod64=0 Primera dirección: 1024 | Palabra - 1024 mod 16 =0

Se agrupan las direcciones en grupos de 16

El blogue ya está en el cito.O, por liRu, Bloque → 1025 = 64 se advalita camo más reciente usado, no Segunda dirección: 1025 | Indice → 64mod164 = 0 Palabra → 1025 mod16 = 1 hay reemplazes.

257 ng Camo hay 64 conjuntos, y cada uno con 4 bloques, hay 256 bloques distintos. -las direcciones 1024 a 5119 han llenado las blogues 64 a 319 (256 Yagues).

El bloque 64 se almacena en el cito. O

de la cache. Si estaba vacio, no hay

reemplazo.

* Conjunto O:

Bloque 128

Bloque 192

Bloque 256

Bloque 65

120

193

Conjunto 1:

Bloque 64 > Bloque 320

- En la dir. 5120, se accede al bloque 320, asignado al cito. O, camo los 4 bloques de Blogues distintos = $\frac{5134 - 1024 + 1}{16} = 257$ este cojunto ya están llenos, el bloque 320 reemplazasa al bloque menos reciente utilizado (LRU), es decir, el bloque 64. * Dic. 5173 a 5189: Bloque 323: (5H3, 5183) -> reemplazamos 16 direcciones de los Bloque 324: [5184, 5189] conjuntos 3 4 4. | Palabra = 5173 mod 16 = 5

c) Tiempo medio de acceso a memoria: 3134 - 1024+1=4111 direcciones 1134 - 1014+157111 directores 5189 - 5173+1=17 directiones Total accesos=(4111+17)·5 = 20640 accesos 5189 - 5173 + 1 = 17 direcciones

Total accesos=(4111 + 17) · 5 = 200

5134

5173

(a undta -> $\frac{4111}{16}$ = 256 + 3 = 259 fallos

1 a undta -> $\frac{4111}{16}$ = 256 + 3 = 259 fallos Los 8 fallos son par el acceso a 3 conjuntos distintos. El resto de fallos son: 4.3.5 · 60 fallos

Li nº de fallos en coda fila

Inº de fallos de gitas distintos

Inº de vueltas gue quedan T_{medio} = (Tasa aciertos·T_c) + (Tasa fallos·T_P) = 0'9845·T_c + 0'0155 /p= 1'2945 T_c