

## EXAMEN DE SISTEMAS EMPOTRADOS

CURSO 2016-17, FINAL, 7 DE FEBRERO DE 2017

- 1. (1 punto) Un sistema empotrado dispone de un sistema de memoria central constituido por una memoria principal Mp y una cache Mc. Mp tiene una dimensión de 4M palabras y está estructurada como un conjunto de módulos de 128K palabras con entrelazado de orden inferior. Mc tiene un tamaño de 64 K palabras organizada en 256 conjuntos. Se pide:
  - a. Calcular el tamaño de línea para minimizar el tiempo de transferencia de bloques entre Mp y Mc. Calcular para dicho tamaño de línea el grado de asociatividad. (0. 5 puntos)
  - b. Interpretación de los bits de la dirección física del sistema de memoria para Mp y Mc (**0.25 puntos**)
  - c. Si en un determinado instante el conjunto 1 contiene una línea con la etiqueta 133 (en decimal) y el conjunto 2 tiene una línea con la etiqueta 241 (en decimal), ¿qué direcciones de Mp están cargados en cada una de dichas líneas de Mc? (0.25 puntos)
- **2.** (**0.75 puntos**) Bus I2C
- **3. (0.5 puntos)** Explica cómo funciona una fotoresistencia LDR y un sensor de aceleración. ¿Cómo se conectan dicho sensores a un sistema empotrado?
- **4. (0.75 puntos)** Optimización del consumo de un sistema empotrado a nivel de aplicación/sistema
- 5. (2 puntos) En la página siguiente se dispone del código user\_logic.vhd, generado por la herramienta EDK utilizada en los laboratorios, para añadir un periférico mapeado en memoria accesible en lectura y escritura a través de un registro reg0. Se pide realizar varias modificaciones sobre el propio código. Puede utilizarse papel anexo pero debe quedar bien claro en qué parte del código inicial se realizan las modificaciones.
  - a. Modificar el código para instanciar un motor unipolar cuya entity es la siguiente (1 punto).

```
entity motorstep is
Port ( clk : in std_logic ;
    rst : in std_logic ;
    dir : in std_logic ;
    stop : in std_logic ;
    halfstep : in std_logic ;
    motor : out std_logic_vector (3 downto 0);
    step : out std_logic_vector (2 downto 0));
    end motorstep ;
```

La señal *motor* son las líneas de salida de control del motor. Atacan directamente al driver externo del motor. La señal *step* es el paso actual del motor generada por el

driver interno, *dir* es la dirección de giro, stop es la señal de parada y *halfstep* es una señal para determinar si se quiere que funcione con medio paso o no.

Añadir las entradas/salidas necesarias en user\_logic.

b. La comunicación entre el motor y microblaze se realiza a través de dos registros, uno de *control* y otro de *estado*. El registro de *control* tiene la siguiente información: dirección de giro bit 31, stop bit 30, paso bit 29, y número de pasos que se desea que gire el motor, los bits del 25 al 28. El registro de *estado* indica el número de pasos que ha girado desde que se dio la orden de empezar.

Modificar el código actualizando los procesos de lectura y escritura para que existan estos dos registros, y cada vez que se escriba en el registro de *control* desde microblaze, se vuelque los datos correspondientes sobre las entradas del driver interno del motor.

(**0.5** puntos).

c.- Añadir un contador que divida la frecuencia del reloj entre 4, y dicho reloj sea la entrada de reloj del driver del motor.

(**0.5** puntos).

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
library proc common v2 00 a:
use proc_common_v2_00_a.proc_common_pkg.all;
entity user_logic is
 generic
  C SLV DWIDTH
                                            := 32;
                              : integer
  C_NUM_REG
                            : integer
                                           := 1
 port
  Bus2IP Clk
                         : in std_logic;
  Bus2IP_Reset
                         : in std_logic;
  Bus2IP_Data
                         : in std_logic_vector(0 to C_SLV_DWIDTH-1);
  Bus2IP_BE
                        : in std_logic_vector(0 to C_SLV_DWIDTH/8-1);
                         : in std_logic_vector(0 to C_NUM_REG-1);
  Bus2IP_RdCE
  Bus2IP_WrCE
                          : in std_logic_vector(0 to C_NUM_REG-1);
  IP2Bus Data
                         : out std_logic_vector(0 to C_SLV_DWIDTH-1);
  IP2Bus RdAck
                          : out std logic;
  IP2Bus WrAck
                           : out std logic;
  IP2Bus Error
                         : out std_logic
 );
end entity user_logic;
architecture IMP of user_logic is
 signal slv_reg0
                           : std_logic_vector(0 to C_SLV_DWIDTH-1);
 signal slv_reg_write_sel
                              : std_logic_vector(0 to 0);
 signal slv_reg_read_sel
                              : std_logic_vector(0 to 0);
 signal slv_ip2bus_data
                              : std_logic_vector(0 to C_SLV_DWIDTH-1);
 signal slv_read_ack
                             : std_logic;
 signal slv_write_ack
                             : std_logic;
begin
 slv_reg_write_sel <= Bus2IP_WrCE(0 to 0);
 slv_reg_read_sel <= Bus2IP_RdCE(0 to 0);
 slv_write_ack <= Bus2IP_WrCE(0);
 slv_read_ack
               \leq Bus2IP_RdCE(0);
```

Apellidos:

DNI:

```
SLAVE_REG_WRITE_PROC: process( Bus2IP_Clk ) is
 begin
  if Bus2IP_Clk'event and Bus2IP_Clk = '1' then
   if Bus2IP_Reset = '1' then
    slv_reg0 \ll (others => '0');
    case slv_reg_write_sel is
      when "1" =>
           slv_reg0 <= Bus2IP_Data;
        end if;
       end loop;
     when others => null;
    end case;
   end if;
  end if:
 end process SLAVE_REG_WRITE_PROC;
 SLAVE_REG_READ_PROC: process( slv_reg_read_sel, slv_reg0 ) is
 begin
  case slv_reg_read_sel is
   when "1" => slv_ip2bus_data <= slv_reg0;
   when others => slv_ip2bus_data <= (others => '0');
  end case;
 end process SLAVE_REG_READ_PROC;
 IP2Bus_Data <= slv_ip2bus_data when slv_read_ack = '1' else
          (others \Rightarrow '0');
 IP2Bus_WrAck <= slv_write_ack;</pre>
 IP2Bus_RdAck <= slv_read_ack;</pre>
 IP2Bus Error <= '0';
end IMP;
```

Mp 4M palabras → 2 <sup>22</sup> Ly módulos de 128K palabras → 2 <sup>17</sup> Mc 64K palabras → 2 <sup>16</sup> Ly 256 conjuntos	a) Para minimizar el tiempo de transferencia de blogues entre Mc y Mp. el tamaño de linea debe ser igual al nº modulas de Mp. $nº$ modulos = $\frac{2^{22}}{2^{17}}$ = 32 modulas  Tam. linea = 32 palabras/linea.  Grado asoc = $\frac{ne\ lineas}{ne\ gitos}$ = $\frac{32}{256}$ = 8
$M_{a} \rightarrow 2^{2\nu}$	ag <sub>2</sub> 256 = 8 bits para indice cito. log <sub>2</sub> 32 = 5 bits para palabra

22-5-8=9 bits para eliqueta

n= modulos = 32 log, 32: 5 bits para modulo

$$\log_2 32 = 5$$
 bits bard red  
 $\log_2 2^{17} = 17$  bits para palabra

c) Conjunto 1: 133 → 133.256+1 = 34049. 010000101 00000001 000000 -11111 → 1089568-1089599?

Conjunto 1: 
$$133 \longrightarrow 133 \cdot 256 + 1 =$$

Conjunto 2: 241 --- 241.256 \* 2 = 61698 Se multiplica por el nº conjuntos y se suma el conjunto en el que estay.

onto 1: 
$$133 \longrightarrow 133$$
  $256+1 = 34044$  brooss  
into 2:  $241 \longrightarrow 241.256 + 2 = 61698$   
outliplica por el nº conjuntos y se suma el conjunto en el que estay.

```
entity user logic is
C_SLV_DWIDTH : integer := 32; -- Ancho de datos
: out std_logic_vector(3 downto 0); -- Salidas de control al driver
clk_motor : out std_logic;
            : out std logic;
            : out std logic;
halfstep : out std_logic
Bus2IP Clk : in std logic:
Bus2IP_Reset : in std_logic;
Bus2IP Data : in std logic vector(0 to C SLV DWIDTH-1);
Bus2IP_BE : in std_logic_vector(0 to C_SLV_DWIDTH/8-1);
Bus2IP_RdCE : in std_logic_vector(0 to C_NUM_REG-1);
Bus2IP WrCE : in std logic vector(0 to C NUM REG-1);
IP2Bus_Data : out std_logic_vector(0 to C_SLV_DWIDTH-1);
IP2Bus RdAck : out std logic;
IP2Bus WrAck : out std logic;
IP2Bus Error : out std logic
end entity user logic;
architecture IMP of user_logic is
signal slv_reg_write_sel : std_logic_vector(0 to 0);
signal slv_reg_read_sel : std_logic_vector(0 to 0);
signal slv_ip2bus_data : std_logic_vector(0 to C_SLV_DWIDTH-1);
signal slv_read_ack : std_logic;
signal slv write ack : std logic;
signal slv_reg0 : std_logic_vector(0 to C_SLV_DWIDTH-1); -- Registro de control
signal slv reg1 : std logic vector(0 to C SLV DWIDTH-1); -- Registro de estado
```

signal num\_steps : std\_logic\_vector(3 downto 0); -- Número de pasos (bits 25-28)
signal step count : std logic vector(31 downto 0); -- Contador de pasos realizados

signal clk\_div : std\_logic; -- Reloj dividido

signal clk\_div\_counter : integer range 0 to 3 := 0;

use ieee.std\_logic\_1164.all;
use ieee.std\_logic\_arith.all;
use ieee.std\_logic\_unsigned.all;
library proc common v2 00 a;

use proc common v2 00 a.proc common pkg.all;

```
slv reg write sel <= Bus2IP WrCE(0 to 0);</pre>
 slv reg read sel <= Bus2IP RdCE(0 to 0);</pre>
 slv write ack <= Bus2IP WrCE(0) or Bus2IP WrCE(1);</pre>
 slv read ack <= Bus2IP RdCE(0) or Bus2IP WrCE(1):</pre>
 CLK_DIVIDER: process(Bus2IP_Clk)
       if rising edge(Bus2IP Clk) then
          if clk div counter = 3 then
                clk div <= not clk div:
                clk_div_counter <= 0;</pre>
                clk div counter <= clk div counter + 1;</pre>
      end if:
   clk motor <= clk div;</pre>
 SLAVE REG WRITE PROC : process( Bus2IP Clk ) is
       if Bus2IP_Clk'event and Bus2IP_Clk = '1' then
          if Bus2IP Reset = '1' then
             slv_reg0 <= (others => '0');
             slv reg1 <= (others => '0'):
          case slv reg write sel is
       end if:
   end process SLAVE_REG_WRITE_PROC;
SLAVE_REG_READ_PROC : process( slv_reg_read_sel, slv_reg0 ) is
     case slv_reg_read_sel is
        when "01" => slv ip2bus data <= slv reg0;
        when "10" => slv ip2bus data <= slv reg1;
```

end process SLAVE REG READ PROC;

```
-- Contador de pasos realizados

STEP_COUNTER: process(clk_div, Bus2IP_Reset, stop)

begin

if Bus2IP_Reset = '1' then

step_count <= (others => '0');

elsif rising_edge(clk_div) then

if stop = '1' then

step_count <= step_count; -- Detener el conteo

else

step_count <= step_count + 1; -- Incrementar pasos realizados

end if;

end if;

end process;

slv_reg1 <= step_count;

-- Instancia del motor

motor_inst: entity work.motorstep

port map(

clk => clk_div, -- Reloj dividido

rst => Bus2IP_Reset,

dir => dir,

stop => stop,

halfstep => halfstep,

motor => motor,

step => step
```

end IMP;