

ExamenT3.pdf



donVito



Estructura de Computadores



2º Grado en Ingeniería Informática



Escuela Técnica Superior de Ingeniería Informática Universidad de Málaga



Tu ordenador lo único que necesita programar es su jubilación.



Stealth 15M

El Stealth 15M es uno de los portátiles gaming más finos y ligeros. Siempre menos es más. Ve a donde quieras llevando siempre el máximo rendimiento.





Un ordenador con el que podrás jugar como mi ex jugó conmigo.



Para que el futuro nos sea más benevolente debemos empezar hoy a perseguirlo, creando para nosotros un camino que pueda llevarnos hacia el lugar donde queramos estar el día de mañana, aprovecha la serie Pulse GL76 y viaja al futuro.



| Estructura d | e Computadores | (201 | 9-20, G | rupo A) | | | | |
|-----------------------------|--|-----------|---|--------------|-----------|--|--|--|
| 0 | | | - 2010 10 | -25 | | | | |
| | el viernes, 20 de diciembre de 2019, 10:35 do Finalizado | | | | | | | |
| | en viernes, 20 de diciembre de 2019, 11:22 po 47 minutos 9 s | | | | | | | |
| emplead | D | | | | | | | |
| La puntuació Calificació | n 5,87/22,00 n 2,67 de 10,00 (27) | %) | | | | | | |
| Pregunta 1 | | | L. C. | | | all and breed from the control with the Prince | | |
| Correcta | El mecanismo de trad | luccion | basico de | una direccio | in virtu | ıal a una dirección física se basa en la Tabla de Páginas. | | |
| Puntúa 1,00 sobre 1,00 | Selecciona una: | | | | | | | |
| ▼ Marcar | ● Verdadero ✔ | | | | | | | |
| pregunta | Falso | | | | | | | |
| | | | | | | | | |
| Pregunta 2 | Oueremos eiecutar | r el sia: | uiente cód | igo es un p | oroces | ador MIPS: | | |
| Parcialmente | Queremos ejecutar el siguiente código es un procesador MIPS: | | | | | | | |
| correcta Puntúa 2,12 | #1 loop: lw \$3, \$8(2) | | | | | | | |
| sobre 10,00 | #2 xor \$1, \$3, \$4 | | | | | | | |
| Marcar pregunta | #3 add \$1, \$1, \$3 #4 sw \$1, 100(\$2) | | | | | | | |
| pregunta | #5 addi \$2, \$2, 4 | | | | | | | |
| | #6 j loop | | | | | | | |
| | sabiendo que la instrucción #1 se almacena a partir de la dirección de memoria 0000100Ch. También sabemos que el bucle se ejecuta 10 veces. Queremos | | | | | | | |
| | estudiar el comportamiento de la caché de instrucciones, que en este caso tiene un tamaño de 32 bytes. El tamaño de bloque es de 8 bytes, siendo la caché de instrucciones asociativa por conjuntos de 2-vías por conjunto, con reemplazo LRU. Responde a las siguientes cuestiones: | | | | | | | |
| | masi acciones asociativa por conjuntos de 2-vias por conjunto, con reempiazo exo. Responde a las signientes cuestiones: | | | | | | | |
| | a) Indica para una referencia: | | | | | | | |
| | | | | es al buta d | dontro | de la palabra: 0 × bits | | |
| | • Talliallo del Co | аптро ч | ue ideiluii | ca ei byte t | uentro | de la palaura. | | |
| | • Tamaño del ca | ampo q | ue identifi | ca la palab | ira der | ntro del bloque: 3 x bits | | |
| | • Tamaño del ca | ampo a | ue asiana | el conjunto | o: 1 | ✓ bits | | |
| | | | | | | | | |
| | • Tamaño del ca | ampo e | tiqueta (T | AG): 28 | | bits | | |
| h) Para la prin | nora iteración mue | ctra la | cocuonci | a do direc | ccione | es de memoria que se solicitan cuando se ejecuta el código, el conjunto al que iría cada | | |
| | i es acierto o no: | oti a ia | secuenc | a de direc | LCIOTIC | is de memoria que se soncitan cuando se ejecuta el codigo, el conjunto al que ma cuda | | |
| , , , , | | | | | | | | |
| Instrucción I | Nivocción MD | Coni | unto (c) | Acierto | / Eall | | | |
| | | | unto (c) | | | | | |
| #1 (| 1000100Ch | 1 | v n | Fallo | † | / | | |
| #2 | × | n | X h | Fallo | ‡ | / | | |
| | | | | | | | | |
| #3 | × h | | X h | Fallo | ‡ | × | | |
| | × I | | x h | E-II- | | | | |
| #4 | ^ | ' | • " | Fallo | ‡ | y | | |
| #5 | × | n | X h | Fallo | ‡ | × | | |
| | | | | | | | | |
| #6 | × | ו | X h | Fallo | \$ | / | | |
| | | | | | | | | |
| - Calaula al | (-di d- 6-11 | | | | | - designates \ 100 | | |
| Calcula el | indice de fallos par | a ia pr | rimera ite | racion (co | on dos | s decimales): 1,00 | | |
| • Calcula el | índice de fallos par | a las 1 | LO iteraci | ones (con | dos | decimales): 0,30 × | | |
| | | | | | | | | |
| Pregunta 3 | | | | | | | | |
| Incorrecta | Memoria virtual: ı | un fallo | de página | siempre v | viene p | precedido por un fallo de TLB. | | |
| Puntúa 0,00 | Selecciona una: | | | | | | | |
| sobre 1,00 | O Verdadero | | | | | | | |
| Marcar pregunta | ● Falso 🗶 | | | | | | | |
| | | | | | | | | |
| | | | | | | | | |
| | | | | | | | | |
| Pregunta 4 Correcta | | rganiza | ción de ur | ia caché (d | lirecta | , totalmente asociativa o asociativa por conjuntos) siempre es necesario implementar alguna política de | | |
| Puntúa 1,00 | reemplazo. | | | | | | | |
| sobre 1,00 | Selecciona una: | | | | | | | |
| ▼ Marcar | O Verdadero | | | | | | | |
| pregunta | ● Falso ✔ | | | | | | | |



| Pregunta 5 Incorrecta Puntúa 0,00 sobre 2,00 F Marcar pregunta | Considera un benchmark que ejecuta 10000 instrucciones en un procesador a 1.2 GHz, del cual 500 instrucciones son load/store. En este programa, el CPI para una cache perfecta es 1.8 (cache perfecta: no hay ningún fallo). Queremos estudiar el rendimiento de las cachés de nivel 1. Sabiendo que la tasa de fallos para la cache de instrucciones (LI) es del 2% y que la tasa de fallos (LD) es del 12%, así como que la penalización por fallo es de 10 ciclos para ambas cachés. Calcula, asumiendo que el tiempo de acierto es de 1 ciclo (utiliza la coma para el decimal, redondea a dos decimales si te hace falta): a) Tiempo AMAT (ciclos): 2,2 * b) Tiempo AMAT (nseg.): 1,46 * |
|--|--|
| Pregunta 6 Parcialmente correcta Puntúa 1.00 sobre 5.00 | Sea una memoria de 16 Mbytes, con tamaño de palabra 4 bytes y direccionable a nivel de palabra. Sabemos que se va a implementar entrelazamiento de orden inferior con 8 módulos independientes y tecnología DRAM con tamaño de 1 palabra por módulo. El acceso a un módulo de memoria supone 4 ciclos, mientras que el controlador de memoria necesita 1 ciclo para enviar la dirección a los módulos correspondientes, y 1 ciclo para que el bus de memoria transporte una palabra de datos. Estamos evaluando cambiar a una tecnología basada en accesos en modo ráfaga (burst). Para ello se decide utilizar un módulo de memoria SDRAM con tamaño de filla de 8 palabras. Sabemos que la latencia para acceder a la primera palabra de una fila es de 3 ciclos, y además se necesita 1 ciclo para acceder a la 2ª, 3ª y sucesivas palabras de la misma fila. Se sigue aplicando que el controlador de memoria necesita 1 ciclo para enviar la dirección, y 1 ciclo para que el bus de memoria transporte una palabra. a) ¿Cuál sería el tamaño de bloque óptimo para cada tecnología? Tecnología entrelazada= X palabras b) Para el tamaño de bloque óptimo, cálcula en tiempo de penalización por fallo para cada tecnología (es decir, el tiempo necesario para traerte un bloque desde memoria principal). Tecnología entrelazada= X ciclos Tecnología modo ráfaga= X ciclos C) A la vista de los tiempos, ¿qué tecnología recomendarías? Modo Ráfaga † Modo Ráfaga |
| Pregunta 7 Correcta Puntúa 1.00 sobre 1.00 V Marcar pregunta | Selecciona una o más de una: A. todas las instrucciones que se ejecutan están consecutivamente almacenadas en memoria. B. las referencias en un instante "t", se referenciarán en un futuro próximo. C. referencias consecutivas se suelen ubicar en posiciones consecutivas de memoria. D. si la instrucción "i" se ubica en la posición "k", la instrucción "k" se ubicará en la posición "i". |
| Pregunta 8 Incorrecta Puntúa - 0,25 sobre 1,00 P Marcar pregunta | Es necesario añadir el bit Valided (V) al directorio caché cuando se implementa la política: Selecciona una: A. escritura directa (write-through) B. reemplazo LRU C. Siempre D. post-escritura (write-back) E. reemplazo RANDOM F. reemplazo FIFO G. No hace falta H. non-write allocate |

