

Estructura de Computadores E.T.S. Ingeniería Informática Departamento de Arquitectura de Computadores



Prácticas Tema 3. Memorias caché con XCache32

El simulador con el que trabajamos es el **XCache32**, cuyo manual puedes encontrar en la página de la asignatura. También puedes encontrar en dicha página las trazas de los distintos programas que vamos a utilizar en estas prácticas. Las trazas utilizadas para cada programa son muy cortas, y consisten en los primeros miles de accesos a memoria. Esto tiene una ventaja, y es que el tiempo empleado en las experimentaciones es pequeño. Sin embargo, hemos de insistir en que, a efectos de calidad de los análisis, deberían emplearse trazas mucho más grandes, al menos del orden de centenares de miles de accesos.

1. Práctica 1

Propósito

Poner de manifiesto que los programas tienen distinta localidad, y que hay programas con "buena" o "mala" localidad.

Desarrollo

Modelar un sistema con 32 bits para el ancho de palabra, tamaño de bloque de 64 Bytes, estrategia de escritura directa (o write through) y non write allocate. Modelar la caché unificada con 8 KBytes y correspondencia directa. Seleccionar la estrategia de reemplazo LRU (es la opción por defecto, aunque evidentemente no tendrá efecto en la organización directa).

Calcula la frecuencia (o tasa) de fallos (con la opción "open DINERO output file") para las trazas de los programs hydro, nasa7, cexp, mdljd, ear, comp y wave. Estas trazas, correspondientes al estandar SPEC92, han sido generadas sobre un MIPS R2000.

Resultados

P1. Rellenar la tabla de la izquierda, y construir la gráfica (de barras) de la derecha, en la Fig. 1.

Discusión

Responde, razonadamente a las siguientes preguntas:

- **P1.1.** ¿Qué programa tiene mejor localidad?
- P1.2. ¿Qué programa tiene peor localidad?
- P1.3. ¿La frecuencia de fallos disminuye conforme se ejecuta cada programa?
- P1.4. ¿A qué crees que se debe esto último?

Traza	Frecuencia de fallos (%)
bridge	de lanos (70)
hydro	
nasa7	
cexp	
mdljd	
ear	
comp	
wave	




Figura 1: Comportamiento de la localidad en distintos programas.

2. Práctica 2

Propósito

Ver la influencia del tamaño de la caché en la tasa de fallos.

Desarrollo

Partir del mismo modelo de la Práctica 1. Consider las trazas de los porgramas hydro, nasa7, ear, comp y wave. Modelar 5 sistemas, cada uno con una caché de distinto tamaño: 0.125, 0.5, 2, 8 y 32 KBytes. Para cada uno de estos sistemas, calcular la frecuencia de fallos de cada traza (usando la opción "open DINERO output file").

Resultados

P2. Con los datos de las frecuencias de fallos, rellena la siguiente tabla (se dan los resultados para la traza del programa hydro, con el objeto de servir de guía para hacer la gráfica):

Tamaño de caché	hydro	nasa7	ear	comp	wave
0.125K	42.6				
0.5K	35.2				
2K	25.3				
8K	22				
32K	20.9				

Con los datos de la tabla anterior, completar la gráfica (de barras) de la Fig. 2.

Discusión

Responde, razonadamente a las siguientes preguntas:




Figura 2: Influencia del tamaño de caché en la tasa de fallos.

- P2.1. El aumento del tamaño de caché, ¿beneficia o perjudica al rendimiento?
- **P2.2.** La tasa de fallos disminuye con el tamaño de la caché, como podemos ver para el conjunto de todos los benchmarks. ¿Por qué?
- P2.3. Se aprecia cómo al final (a tamaños grandes de caché) la tasa de fallos se estabiliza. ¿Por qué?

3. Práctica 3

Propósito

Estudiar la influencia del tamaño de bloque.

Desarrollo

Considerar la traza del programa spice. Modelar un sistema con palabras de 32 bits, una caché unificada de correspondencia directa (y con la opción por defecto de reemplazo LRU, así como las estrategias de escritura directa y non write allocate). Hallar la tasa de fallos (usando la opción "open DINERO output file") cuando consideramos tamaños de bloque de 32, 64, 128 o 256 Bytes. Para cada uno de estos tamaños de bloque, seleccionar distintos tamaños de caché: 1, 2, 4, 8 o 16 KBytes.

Resultados

P3. Rellenar la tabla (frecuencias de fallo) y contruir, a partir de ella, la gráfica (de líneas) de la Fig. 3.

Tamaño de Caché					
Tamaño bloque	1K	2K	4K	8K	16K
32 B					
64 B					
128 B					
256 B					




Figura 3: Influencia del tamaño de bloque.

Discusión

Responde, razonadamente a las siguientes preguntas:

- P3.1. ¿Existen puntos de polución (es decir, una tasa de fallos anormalmente alta)? ¿En qué casos? Señalarlos sobre la gráfica de la Fig. 3.
- P3.2. ¿Por qué en otros casos no hay puntos de polución?

4. Práctica 4

Propósito

Estudiar la influencia de la organización (o política de ubicación).

Desarrollo

Considerar la traza del programa ear. Modelar un sistema con bloques de 64 palabras de 32 bits. Seleccionar una caché unificada. Hallar la tasa de fallos cuando se consideran distintos tipos de organización: directa, asociativa de 2 vias (2 bloques por conjunto), asociativa de 4 vias (4 bloques por conjunto), asociativa de 8 vias (8 bloques por conjunto) y totalmente asociativa. Realizar los cálculos para distintos tamaños de caché: 4, 8, 16, 32 o 64 KBytes. Para el caso de organización directa seleccionar reemplazo LRU (la opción por defecto), mientras que para los casos de organización asociativa por conjuntos y totalmente asociativa, considerar reemplazo aleatorio. En todos los casos, considerar las estrategias de escritura directa y non write allocate.

Resultados

P4. Rellenar la siguiente tabla y, a partir de ella, dibujar la gráfica (de líneas) de la Fig. 4. Nota: no considerar la organización totalmente asociativa para 64K.

Tamaño caché	Directa	Asoc. 2-vias	Asoc. 4-vias	Asoc. 8-vias	Tot. Asoc.
4K					
8K					
16K					
32K					
64K					-




Figura 4: Influencia de la organización de la caché.

Discusión

Responde, razonadamente a las siguientes preguntas:

- P4.1. La tasa de fallos, ¿mejora o empeora cuando aumentamos el grado de asociatividad?
- P4.2. ¿Cómo influye el tamaño de caché en la tasa de fallos, según la gráfica obtenida? ¿Por qué?