

Arquitectura de Computadoras I Ingeniería en Computación – Curso 2024

Práctica Especial: Microprocesador MIPS uniciclo

El objetivo de esta práctica es implementar el microprocesador MIPS uniciclo (visto en el curso) en VHDL. Diseñe e implemente el MIPS uniciclo que admita las siguientes instrucciones: add, sub, and, or, lw, sw, slt, beq y j.

ADD (Add Word)

_	31	26	25	21	20	16	15	11	10	6	5 0
	SPECIAL 0 0 0 0 0			rs		rt		rd	0 00000		ADD 100000
	6			5		5		5	5		6

<u>Formato</u>: ADD rd, rs, rt <u>Descripción</u>: rd ← rs + rt

SUB (Substract Word)

_	31	26	25	21	20	16	15	11	10 6	5 0	
	SPECIAL 00000			rs		rt		rd	0 00000	SUB 100010	
	6			5		5	•	5	5	6	

Formato: SUB rd, rs, rt Descripción: rd ← rs - rt

AND

31	26	25	21	20	16	15	11	10	6	5	0
SPE (0 0 0 0			rs		rt		rd		0 0 0 0 0 0	AND 1 0 0 1	0 0
- 6	3		5		5		5		5	6	

Formato: AND rd, rs, rt Descripción: rd ← rs AND rt

OR

31	26	25	21	20	16	15	11	10	6	5	0
SPE 0000	CIAL 000		rs		rt		rd		0 0 0 0 0 0		R 101
-	3		5		5		5		5	(6

<u>Formato</u>: OR rd, rs, rt <u>Descripción</u>: rd ← rs OR rt

SLT (Set on Less Than)

31	26	25	21	20	16	15	11	10	6	5	0	
SPE	CIAL		rs		rt		rd		0		slt	1

000000				00000	101010
6	_	_	_	_	6

<u>Formato</u>: SLT rd, rs, rt <u>Descripción</u>: rd ← (rs < rt)

LW (Load Word)

31 26	25	21	20	16	15	0
SPECIAL 1 0 0 0 1 1		base		rt		offset
6		5		5		16

Formato: LW rt, offset(base)

<u>Descripción</u>: rt ← memory[base+offset]

SW (Store Word)

_	31	26	25	21	20	16	_ 15	0
	SPECIAL 1 0 1 0 1 1		b	ase		rt	offset	
	6			5		5	16	

Formato: SW rt, offset(base)

Descripción: memory[base+offset] ← rt


BEQ (Branch on Equal)

31 2	26	25	21	20	16	15	0
SPECIAL 0 0 0 1 0 0			Rs		rt		offset
6			5		5		16

Formato: BEQ rs, rt, offset

Descripción: if (rs=rt) then PC ← PC +4 + (offset << 2)

J (Jump)



Formato: j target address

Descripción: PC ← (PC+4)[31:28] & (target address << 2)

La cátedra proporciona los componentes *ALU* y *Registers*, correspondiente respectivamente a la *Unidad Artimética Lógica* y *Banco de Registros* del procesador.

Unidad Artimética Lógica.

Esta ALU opera con datos de 32 bits, dispone del *flag zero* para indicar si el resultado es igual a cero. Sus operaciones aritmético/lógicas básicas son suma, resta, and, or, "menor que" y desplazamiento a la izquierda. En el caso de introducir un código de operación (control) que no corresponda con los prefijados en la tabla, la señal de salida *result* se pondrá a 0. Los códigos de operación se corresponderán con la siguiente tabla:

control	operation
000	a and b
001	a or b
010	a + b
100	<i>b</i> << 16 (lógico)
110	a - b
111	a < b

El *flag zero* se pondrá a 1 cuando el resultado de la operación es igual a cero. En caso contrario debe permanecer siempre a 0. El código de operación 111 pondrá en la salida *result* un 1 si *a* es menor que *b* y un 0 en caso contrario.

Entidad: ALU

Entradas: a(31 downto 0), b(31 downto 0) y control(2 downto 0).

Salidas: result(31 downto 0) y zero

Banco de Registros

El banco de registros del MIPS tiene 32 registros de propósito general de 32 bits cada uno, de los cuales el primero (r0) está siempre en 0. Este banco permite el acceso simultáneo a tres registros, cuyas direcciones son: reg1_rd, reg2_rd y reg_wr. El acceso a los registros direccionados por reg1_rd y reg2_rd será de lectura, mientras que el asociado a reg_wr será de escritura. La escritura será síncrona, en flanco de bajada y habilitada con la señal wr a 1, mientras que la lectura será siempre combinacional. El reset del circuito es asíncrono y activo a nivel alto.

Entidad: Registers.

Entradas: c/k, reset, wr, reg1_rd (4 downto 0), reg2_rd (4 downto 0), reg_wr(4 downto 0) y

data_wr(31 downto 0).

Salidas: data1 rd (31 downto 0) y data2 rd (31 downto 0).

Realice

1- Implemente el procesador MIPS uniciclo en VHDL

2-Analice por qué la *Memoria de Programa* y el *Banco de Registros* trabajan en flanco descendente, y la *Memoria de Datos* y *Program Counter* (PC) en flanco ascendente. Muestre un diagrama en donde se detalle el análisis realizado.

<u>Nota:</u> En el caso de que se deseen probar más programas, para el desarrollo del código ensamblador de los mismos, se recomienda el uso de la herramienta MARS disponible en courses.missouristate.edu/KenVollmar/MARS/download.htm

Material a entregar

- Archivos VHDL
- Archivos ".s" en el caso que pruebe más programas
- Archivos de memoria de instrucción
- Informe