



## Arquitectura de Computadoras I

### Ingeniería en Computación – Curso 2024

#### Práctica Especial: Microprocesador MIPS uniciclo

El objetivo de esta práctica es implementar el microprocesador MIPS uniciclo (visto en el curso) en VHDL. Diseñe e implemente el MIPS uniciclo que admita las siguientes instrucciones: *add*, *sub*, *and*, *or*, *lw*, *sw*, *slt*, *beq* y *j*.

##### **ADD (Add Word)**

31	26	25	21	20	16	15	11	10	6	5	0
<b>SPECIAL</b> 000000						<b>rs</b>		<b>rt</b>		<b>rd</b>	
000000						00000		00000		<b>ADD</b> 100000	
6						5		5		5	

Formato: ADD rd, rs, rt

Descripción:  $rd \leftarrow rs + rt$

##### **SUB (Subtract Word)**

31	26	25	21	20	16	15	11	10	6	5	0
<b>SPECIAL</b> 000000						<b>rs</b>		<b>rt</b>		<b>rd</b>	
000000						00000		00000		<b>SUB</b> 100010	
6						5		5		5	

Formato: SUB rd, rs, rt

Descripción:  $rd \leftarrow rs - rt$

##### **AND**

31	26	25	21	20	16	15	11	10	6	5	0
<b>SPECIAL</b> 000000						<b>rs</b>		<b>rt</b>		<b>rd</b>	
000000						00000		00000		<b>AND</b> 100100	
6						5		5		5	

Formato: AND rd, rs, rt

Descripción:  $rd \leftarrow rs \text{ AND } rt$

##### **OR**


31	26	25	21	20	16	15	11	10	6	5	0
<b>SPECIAL</b> 000000						<b>rs</b>		<b>rt</b>		<b>rd</b>	
000000						00000		00000		<b>OR</b> 100101	
6						5		5		5	

Formato: OR rd, rs, rt

Descripción:  $rd \leftarrow rs \text{ OR } rt$

##### **SLT (Set on Less Than)**


31	26	25	21	20	16	15	11	10	6	5	0
<b>SPECIAL</b>						<b>rs</b>		<b>rt</b>		<b>rd</b>	
										0	
										<b>slt</b>	



Formato: SLT rd, rs, rt

Descripción:  $rd \leftarrow (rs < rt)$


### **LW (Load Word)**



Formato: LW rt, offset(base)

Descripción:  $rt \leftarrow \text{memory}[\text{base} + \text{offset}]$


### **SW (Store Word)**



Formato: SW rt, offset(base)

Descripción:  $\text{memory}[\text{base} + \text{offset}] \leftarrow rt$


### **BEQ (Branch on Equal)**



Formato: BEQ rs, rt, offset

Descripción: if (rs=rt) then  $PC \leftarrow PC + 4 + (\text{offset} \ll 2)$

### **J (Jump)**



Formato: j target address

Descripción:  $PC \leftarrow (PC + 4)[31:28] \& (\text{target address} \ll 2)$

La cátedra proporciona los componentes *ALU* y *Registers*, correspondiente respectivamente a la *Unidad Artimética Lógica* y *Banco de Registros* del procesador.

### **Unidad Artimética Lógica.**

Esta ALU opera con datos de 32 bits, dispone del *flag zero* para indicar si el resultado es igual a cero. Sus operaciones aritmético/lógicas básicas son suma, resta, and, or, “menor que” y desplazamiento a la izquierda. En el caso de introducir un código de operación (control) que no corresponda con los prefijados en la tabla, la señal de salida *result* se pondrá a 0. Los códigos de operación se corresponderán con la siguiente tabla:

<b>control</b>	<b>operation</b>
000	<i>a and b</i>
001	<i>a or b</i>
010	<i>a + b</i>
100	<i>b &lt;&lt; 16 (lógico)</i>
110	<i>a - b</i>
111	<i>a &lt; b</i>

El *flag zero* se pondrá a 1 cuando el resultado de la operación es igual a cero. En caso contrario debe permanecer siempre a 0. El código de operación 111 pondrá en la salida *result* un 1 si *a* es menor que *b* y un 0 en caso contrario.

Entidad: *ALU*

Entradas: *a*(31 **downto** 0), *b*(31 **downto** 0) y *control*(2 **downto** 0).

Salidas: *result*(31 **downto** 0) y *zero*

### **Banco de Registros**

El banco de registros del MIPS tiene 32 registros de propósito general de 32 bits cada uno, de los cuales el primero (*r0*) está siempre en 0. Este banco permite el acceso simultáneo a tres registros, cuyas direcciones son: *reg1\_rd*, *reg2\_rd* y *reg\_wr*. El acceso a los registros direccionados por *reg1\_rd* y *reg2\_rd* será de lectura, mientras que el asociado a *reg\_wr* será de escritura. La escritura será síncrona, en flanco de bajada y habilitada con la señal *wr* a 1, mientras que la lectura será siempre combinacional. El *reset* del circuito es asíncrono y activo a nivel alto.

Entidad: *Registers*.

Entradas: *clk*, *reset*, *wr*, *reg1\_rd* (4 **downto** 0), *reg2\_rd* (4 **downto** 0), *reg\_wr*(4 **downto** 0) y *data\_wr*(31 **downto** 0).

Salidas: *data1\_rd* (31 **downto** 0) y *data2\_rd* (31 **downto** 0).

## **Realice**

1- Implemente el procesador MIPS unicycle en VHDL

2-Analice por qué la *Memoria de Programa* y el *Banco de Registros* trabajan en flanco descendente, y la *Memoria de Datos* y *Program Counter* (PC) en flanco ascendente. Muestre un diagrama en donde se detalle el análisis realizado.

**Nota:** En el caso de que se deseen probar más programas, para el desarrollo del código ensamblador de los mismos, se recomienda el uso de la herramienta MARS disponible en [courses.missouristate.edu/KenVollmar/MARS/download.htm](https://courses.missouristate.edu/KenVollmar/MARS/download.htm)

## **Material a entregar**

- Archivos VHDL
- Archivos “.s” en el caso que pruebe más programas
- Archivos de memoria de instrucción
- Informe