

Practica 5.




2.- Diseño de la UC: diagrama de transición de estados y tabla de salidas.



	clr_dig	ctr.counten	ctr_leds1	ctr_leds2
SO	0	0	0	1
51	1	1	0	0
52	1	0	1	1
53	1	0	1	·O

3.-Diseño del camino de datos: diagrama de bloques del camino de datos



4. Análisis del camino crítico.

El camino crítico es aquel asociado al WNS. En este caso el WNS es 5,344 ns y la frecuencia maixima a la que trabaja este circuito es 214,78 MHz. El camino crítico tiene como origen la memoria 2 y como destino el registro O de la IFSM del estado actual. Este camino atraviesa los siguientes componentes:

RAMB18- X1Y12 -> SLICE X48 Y35 -> SLICE X44 Y35 -> SLICE X 38735 (LUT 3) (LUT6)

5. Localización de las BRAMs en la FPGA.

La celda en la que está localizada la memoria I es RAMBIS.XIYIY, en hregionidede XI YO y a la derecha de la mayoría de los SLICES que utilizamos.

La memoria 2 esté es RAMB18_X1_X12, en la irregionde reloj X1X0 y ligeramente debajo de la memoria 1.