

APELLIDOS Llamas Núñez			
NOMBRE	Juan	Carlos	D.N.I. n.º 11867802-D

ASIGNATURA Laboratorio TOC GRUPO 2º B

curso : 30 DG N.º DE MATRICULA

FECHA 18/10/2020

En este documento, que pretende ser la memoria manuscrita, me dispenyo a explicar los pasos que he seguido para la elaboración de la primera parte de la práctica 1. Ante el desconocimiento a cerca de cómo realizar este tipo de documentos iré relatando la secuencia de pasos que he dado en la elaboración de la práctica.

En primer lugar he creado un proyecto para el sumador binario de 4 bits. Tras la configuración inicial del proyecto he creado los archivos adder. vhd y divider. vhd. En el archivo adder. vhd he transcrito el código de las transparencias relativo al sumador binario de 4 bits mientras que el archivo divider vhd lo he dejado vació presto que esta semana no tengo la posibilidad de iral laboratorio y seguir la clase de manera presencial. Tras ello he creado un archivo testbench para la simulación con nombre th-adder4b. vind y basado en el que se nos proporcionó vra Campus Virtual. He ejecutado la simulación y el componente funciona de manera correcta como se puede apreciar en el archivo adjunto simulacion-labla. png en el que también aparece el nombre de equipo" del sistema (en referencia al "host en el que se está corriendo la simulación").

Tras ello, y aun siendo consciente de que no voy a poderlo probar en el laboratorio sobre la Basys3, he añadiolo el archivo de pins (pins.xdc). En el, asocio cada una de las entradas del sumador a un switch y las salidas a un LED para poder ver el resultado. Por último he generado el corres pondiente Bitstream


Para la proéctica 1b he creado 2 proyectos distintos: uno para simular el registro para lelo y otro para implementanto con un divisor de tensión. En primer lugar he creado el proyecto para la simulación. En él he creado un archivo register. Vhal en el que he trasladado el código de las transparencias con alguna pequeña modificación. Des pués he creado un archivo to registro. Vhal sobre el que simularlo.

Tras modificar el archivo de test bench que se nos proporciona ba (no contaba con el load, los nombres de las entrados evan distintos y asumía un registro de un único bit de entrada en lugar de 4 bits), he procedido ha realizarla simulación. En el archivo simulación tab 1 b. png se puede apreciar que el registro hace lo que se espera de él.

Por illimo he revendo el proyecto para implementar el registro con divisor de frecuencia (aunque yo no lovoy a poder probar en la Basys 3).

Para este iltimo proyecto evento con 3 archivos de fuentes de diseño; reg-div. vhd, registro. vhd y divisor vhd.

El archivo registro es el mismo que el del proyecto anterior y el archivo divisor es el que se nos proporcionó vía Campus Virtual. El archivo reg-div, que es el mús alto de la jerorquia, incluye a los 2 componentes y establece las conexiones para crear el registro con divisor de frecuencia con un comportamiento es perado. Es que má ticamente:



Tras ello he sobrescrito en el archivo pins.xdc las entradas y salidas corres pondientes asignanto 4 switches a la entrada I, un switch a rst, un switch a load y 4 LEDs a 0, además el archivo de bits.