SUPERSTAR 3900 SMD EVOLUTION

Dossier tecnico V0.4 | Fase 2b: PLL, filtro d'anello, buffer LO

Data: 6 novembre 2026 | **Stato:** Studio tecnico preliminare, non fabbricabile. Nessuna misura reale o simulazione ADIsimPLL eseguita.

1. Obiettivi consolidati

270 posizioni di ricezione, 6 bande e Alfa esterno, CH9, AM/FM/USB/LSB, frequenzimetro, wattmetro, ROS, modulometro, accordatore automatico e ricevitore sensibile/selettivo/a basso rumore. Trasmissione da limitare alle sole condizioni radio regolamentari applicabili. Realizzazione SMD ove praticabile e documentazione cumulativa.

2. Parametri sintetizzatore studiato


Voce	Valore / stato
Chip PLL	ADF4351 LFCSP32, ancora candidato
VCO fondamentale	2,32384-2,496 GHz
Uscita LO	36,310-39,000 MHz, divisore 64
TCXO proposto	12,8 MHz, R=20, fPFD=640 kHz
Programmazione	Integer-N: 3631-3900, Icp 2,5 mA

3. Filtro d'anello: circuito e modello

Elemento	Valore preliminare	Connessione
C1	6,8 nF	CPOUT - GND
R2	1,2 kOhm	CPOUT - nodo C2
C2	120 nF	nodo R2 - GND
R3	270 Ohm	CPOUT - VTUNE
C3	4,7 nF	VTUNE - GND

Analisi del sistema continuo idealizzato: con Kv tipico 40 MHz/V, N 3750 e Icp 2,5 mA, attraversamento **4489** Hz, margine di fase **54.7** gradi. Non include fase rumorosa reale, ADC/FPD spur, dispersivi o delay.

Stabilita numerica e margini




4. Variazione componenti e frequenza

Modello Monte Carlo deterministico (seed 39004, 4000 campioni): Kv 25-55 MHz/V (IPOTESI), N 3631-3900, corrente CP ±5%, resistenze ±1%, C1/C3 ±5%, C2 ±20%. Non copre tutte le possibili combinazioni e non costituisce qualifica statistica del fornitore.

Risultato	Minimo	Massimo
Frequenza attraversamento	2831 Hz	6211 Hz
Margine fase	49.11 gradi	58.48 gradi
Casi PM >= 45 gradi	4000	4000

Il valore numerico di margine rimane adeguato nei campioni modellati; questo NON implica stabilita garantita sul prototipo o assenza di instabilita introdotta da componenti reali e PCB.

Rumore di fase: cosa sappiamo



5. Interpretazione

Tracciati di TRASFERIMENTO della fase dal VCO e dal TCXO all'uscita, cioe attenuazione/amplificazione relativa in funzione dell'offset. Non sono dati di rumore assoluto espressi in dBc/Hz. Per produrli servono spettri di rumore delle sorgenti e modelli validati del sintetizzatore.

Il rapporto N elevato (circa 3750) e fPFD molto bassa (640 kHz) sono possibili limiti per rumore ravvicinato e reciprocal mixing. La soluzione ADF4351 deve essere confrontata con topologie alternative, non e' ancora una scelta definitiva.

Richiesta di verifica futura

Importare parametri reali in ADIsimPLL; confrontare phase noise a offset 100 Hz, 1 kHz, 10 kHz, 100 kHz e level spur a 640 kHz; misurare su prototipo e valutare in presenza di segnali forti adiacenti.

Catena LO e scelte componenti

6. Buffer ADL5611 preferito come candidato

Il PHA-1+ non copre formalmente 36-39 MHz, essendo specificato da 50 MHz. ADL5611 copre 30 MHz-6 GHz, con guadagno tipico 21,8 dB e P1dB tipico +16 dBm a 30 MHz. Il P1dB +21 dBm a 900 MHz NON si deve utilizzare per questa gamma.

Elemento nominale	Livello
ADF4351 uscita (ipotesi)	+5,0 dBm
Perdite di due reti filtri (ipotesi)	-1,5 dB
Pad in ingresso buffer	-16,0 dB
ADL5611, gain 30MHz tipico	+21,8 dB
Pad in uscita	-2,0 dB
LO al mixer simulato (scalare)	+7.3 dBm
Riserva su P1dB tipico 30MHz	6.7 dB

Questo e' un bilancio aritmetico dB, NON una misura e non una simulazione nonlineare RF. Adattamenti e attenuatori da realizzare e regolare soltanto dopo prove su carico 50 Ohm con campioni reali.

7. Riferimento TCXO

T200F-012.8M (Connor-Winfield), TCXO 3,3V SMD LVCMOS 12,8MHz ±200ppb, candidato non approvato. Oscillatore alternativo TVJ6F-012.8M ±1ppm. Accuratezza termica e rumore di fase sono caratteristiche differenti.

8. Risorse primarie

Analog Devices ADF4351 Rev A; UG-435; ADL5611 Rev B; Mini-Circuits ADE-1+; Analog Devices How to Design and Debug a PLL; pagine componenti DigiKey. Tutti gli URL completi e rimandi sono nei file .md del pacchetto.

Piano prove e limiti di rilascio

9. Verifiche documentate

Verifica	Stato
Piano 270 frequenze e controllo canali V0.3	Modello software PASS
Filtro loop 5 componenti V0.4	Analisi numerica PASS
Sensibilita parametri 4.000 campioni	Eseguita in modello
LO ADL5611 potenza target	Solo bilancio nominale
ADIsimPLL con modelli reali	NON ESEGUITO
Rumore fase e spurie dBc/Hz	NON ESEGUITO
KiCad CAD, schema/ERC e PCB/DRC	NON PRESENTI
Misura sul prototipo e conformita TX	NON ESEGUITE

10. Prossime attivita

1) Qualificare TCXO sulla rumorosita a offset vicini. 2) Confrontare PLL con riferimento a frequenza piu alta o oscillatore dedicato a frequenza LO. 3) Progettare rete di carico/accoppiamento ed alimentazione ADL5611 seguendo schema del costruttore a 30-500MHz; verificare potenza mixer +7dBm. 4) Implementare schema KiCad completo della scheda sintetizzatore; verifica pinout, ERC e gestione latch. 5) Dopo PCB campione, misurare spettro LO, spurs, fase noise e comportamento in presenza di segnali adiacenti.

11. Continuita progetto

Salvare sempre il file ZIP V0.4. Contiene sorgenti, dati grezzi, grafici, changelog e RIPRENDI_IN_UNA_NUOVA_CHAT.md. Non presumere che una nuova chat possa recuperare automaticamente la cartella attuale.