Superstar 3900 SMD Evolution

Fascicolo tecnico V0.7 - modulo PLL LMX2572
6 novembre 2026

STUDIO PRELIMINARE - NON FABBRICABILE E NON COLLAUDATO

Obiettivo di questa revisione

Trasformare la precedente mappa pin in un primo file KiCad modificabile e tracciare tutte le connessioni ancora aperte. Il modulo PLL e un sottosistema del futuro CB; non comprende ancora ricevitore, trasmettitore o accordatore.

Materiali nuovi nell'archivio

• File .kicad_sch di studio: U1 LMX2572, 40 pin e DAP, e rete passiva del filtro d'anello (5 componenti).

• Libreria .kicad_sym candidata, tabella Pin-to-Net (41 contatti), SVG illustrativo e report controlli Python.

• Confronto esplicito dei bypass con la scheda di valutazione ufficiale TI.

Correzione rispetto a V0.6: bypass VCO

Pin	Nome TI	V0.6	Schema TI EVM
3	VbiasVCO	470 nF	100 nF
27	VbiasVCO2	100 nF	470 nF

Il valore TI e preso dalla Figura 19, pagina 13, del manuale LMX2572EVM SNAU217B. I valori dei condensatori della nostra scheda non sono ancora approvati.

Topologia del circuito KiCad in bozza

U1: LMX2572RHA; simbolo CAD proposto: 40 pin + DAP numerato 41. La mappa pin e stata confrontata con il datasheet TI SNAS740B, pagina 4.

Filtro di anello: la bozza conserva il solo modello provvisorio V0.6, CPout (pin 12) -> C1 = 220 pF a GND; CPout -> R2 = 620 ohm -> C2 = 120 nF a GND; CPout -> R3 = 22 ohm -> Vtune (pin 35); Vtune -> C3 = 2.2 nF a GND.

Modello elettrico: i margini indicati nelle revisioni V0.6 sono un calcolo lineare preliminare. NON sostituiscono il simulatore Texas Instruments PLLatinum, la misura di rumore o i controlli PCB.

Connessioni lasciate volutamente incomplete

• Alimentazioni 3.3 V e bypass effettivi: pin etichettati ma rete non progettata.

• TCXO 12.8 MHz e OSCinP/M: swing, rete di AC coupling, footprint e pinout da verificare.

• Uscite differenziali RF e buffer LO: rete di uscita, RF matching e terminazioni ancora assenti.

• Linee digitali CE/SPI/lock/ramp/sync: interfaccia, reset e pull states da formalizzare.

• Footprint del LMX2572: placeholder e non validato sul land-pattern TI.

Stato delle verifiche

PASS: unicita 41 contatti, struttura testuale del file, presenza dei 6 simboli di circuitazione, confronto datasheet e correzione tabella bypass. NON ESEGUITI: apertura KiCad vera, ERC, DRC, netlist KiCad, test analogici, PCB e prove RF.

Piano delle prossime verifiche (V0.8)

1. Importare e aprire in KiCad lo schema V0.7; risolvere qualsiasi avviso di compatibilita.
2. Completare i bypass per ogni pin basandosi sul datasheet e sulla EVM, tenendo conto del layout.
3. Qualificare TCXO, OSCinP/M e rete di accoppiamento dal datasheet.
4. Definire rete RFOUT, scelta buffer e compatibilita con mixer, includendo analisi spurie.
5. Eseguire ERC KiCad; produrre netlist, registrare incongruenze e correggere.
6. Eseguire simulazione di rumore e dinamica con modello qualificato TI e un piano di collaudo strumentale.

Fonti e tracciabilita

Texas Instruments, LMX2572 (SNAS740B) - https://www.ti.com/lit/ds/symlink/lmx2572.pdf

Texas Instruments, LMX2572EVM (SNAU217B), p.13-14 - https://www.ti.com/lit/ug/snau217b/snau217b.pdf

KiCad, formato file schematico - https://dev-docs.kicad.org/en/file-formats/sexpr-schematic/

Regola di rilascio: nessun ordine a PCBWay prima di schematico completo, BOM approvata, ERC/DRC, test di simulazione e revisione prestazioni RF.