Superstar 3900 SMD Evolution

REVISIONE V0.8 - 6 novembre 2026
Stato: **NON FABBRICABILE** - architettura del PLL ancora incompleta.

Novita della revisione

E stata estesa la prima bozza elettrica KiCad del sintetizzatore LMX2572 con 6 reti di alimentazione separate (resistenza 0 ohm e capacita locale 1 uF), 7 condensatori dedicati ai pin Vbias/Vref/Vreg e 10 uF sul futuro ingresso 3,3 V. Non sono ancora presenti il regolatore, il TCXO, lo stadio LO e il microcontrollore.

Schema di principio

Ingresso 3,3 V da LDO da progettare -> 6 link 0 ohm -> sei pin Vcc con 1 uF locale a massa. I sette pin di polarizzazione/regolazione hanno ciascuno un proprio condensatore a massa e NON sono collegati direttamente al 3,3 V.

Avanzamento complessivo stimato

18% (calcolo ponderato 17,54%): la stima riguarda tutto il lavoro fino a PCB/produzione, firmware, prove fisiche e manuali. Non e un indice di certificazione o di durata.

Fonti di riferimento

Texas Instruments LMX2572 EVM SNAU217B, figura 19 pagina 13; datasheet LMX2572 SNAS740B. I valori sono candidati ripresi dal circuito dimostrativo, non ancora ottimizzati per le nostre frequenze.

Link TI: https://www.ti.com/lit/ug/snau217b/snau217b.pdf
https://www.ti.com/lit/ds/symlink/lmx2572.pdf

Tabella collegamenti locali

Ingressi Vcc - 3,3 V nominali

Pin U1	R link	C bypass	Alimentazione locale
7	R10	C10 1u	PLL_VCCDIG
11	R11	C11 1u	PLL_VCCCP
15	R12	C12 1u	PLL_VCCMASH
21	R13	C13 1u	PLL_VCCBUF
26	R14	C14 1u	PLL_VCCVCO2
37	R15	C15 1u	PLL_VCCVCO

Nodi regolatore / bias

Pin U1	Riferimento	Valore	Rete
3	C20	100n	PLL_VBIASVCO
10	C21	1u	PLL_VREGIN
27	C22	470n	PLL_VBIASVCO2
29	C23	10u	PLL_VREFVCO2
33	C24	10u	PLL_VBIASVARAC
36	C25	10u	PLL_VREFVCO
38	C26	10n	PLL_VREGVCO

Il valore di C20 (pin 3) e 100 nF; C22 (pin 27) e 470 nF. Corretto rispetto alla precedente inversione V0.6.

Verifiche e rischi aperti

Eseguite

Test sintattico di parentesi bilanciate per il file KiCad generato; verifica del conteggio e unicita delle nuove reference, verifica della corrispondenza tra le etichette di rete e i pin, test di regressione dei moduli software preesistenti. L'esito e registrato nello ZIP.

Non eseguite

KiCad ERC, apertura schema da KiCad, esportazione netlist, LVS, simulazioni circuitali con modelli accurati, verifica impronte, simulazione del rumore di fase completo, misure su prototipo e DRC PCB.

Rischi da eliminare prima di ordinare

Capacita effettiva dei MLCC sotto polarizzazione DC, loop filter non definitivo, rumore TCXO, alimentatore 3,3 V reale non progettato, rispondenza del PLL e filtro LO, schermatura digitale/RF, selezione pacchetti e controllo geometrico della footprint QFN + pad termico.

Prossima V0.9

Progetto alimentatore SMD a basso rumore, dimensionamento di riserva corrente e filtri dei rail; interfaccia TCXO 12,8 MHz con accoppiamento AC; piano per KiCad ERC e primo export netlist verificato quando disponibile.

Vincoli di trasmissione

Le 270 posizioni sono previste in ricezione; i canali trasmittenti restano limitati a quelli legalmente consentiti. Nessuno stadio di trasmissione e ancora completato.