Superstar 3900 SMD Evolution

DOSSIER TECNICO V0.9 | 6 novembre 2026 | Stato: bozza non fabbricabile

Avanzamento complessivo stimato: **19%** (valore interno calcolato 18.89%). Include progettazione, PCB, test e manuali; non equivale a qualifica del prodotto.

1. Obiettivo della revisione

Alimentare il sintetizzatore TI LMX2572 e il suo riferimento TCXO da 12,8 MHz usando due reti 3,3 V SMD separate. LDO TPS7A20 scelto in versione 3,3 V e contenitore SOT-23-5. Il blocco riceve +5 V gia preregolati: **mai collegarlo direttamente a 13,8 V**.

2. Topologia e reti

Elemento	Componente	Funzione
U2	TPS7A2033PDBVR	5V filtrati -> 3V3_PLL; 6 ingressi VCC di U1
U3	TPS7A2033PDBVR	5V filtrati -> 3V3_REF, separata per Y1
Y1	TXC 7N-12.800MBP-T	TCXO 12,8 MHz CMOS, OUT pin5
R60	10 kohm	Pull-up OE pin8 Y1 (confermare opzione esatta)
R61 + C58	33 ohm + 100 nF	Damping + AC coupling verso OSCinP di U1
C41-C46	100 nF X7R	Ulteriore bypass locale su sei VCC del PLL

3. Vincoli di progetto e pinout

Regolatore DBV SOT-23-5: pin 1 IN, 2 GND, 3 EN, 4 N/C, 5 OUT (datasheet TI p.4). VIN del TPS7A20 <= 6 V; VOUT nominale 3,3 V. C_IN 2,2 uF e C_OUT 4,7 uF nominali, con verifica obbligatoria della capacita effettiva e del layout.

Y1: pin 4 GND, 5 OUT, 8 OE, 9 VCC. Il pin 10 e ambiguo nella documentazione generica (AFC o GND): **BLOCCANTE** prima del rilascio. Il footprint non e validato. LMX2572 OSCinP pin8 via condensatore, OSCinM pin9 lasciato libero per ingresso single-ended; registro R5 IPBUF_TYPE=1.

4. Verifiche numeriche (non misure)

Esempio	Calcolo / risultato
U2 @ 5.0V, 90mA	(5.0 - 3.3) x 0.090 = 0.153 W
U3 @ 5.0V, 10mA	(5.0 - 3.3) x 0.010 = 0.017 W
U2 @ 5.25V, 100mA	0.195 W; +38.9 C con thetaJA ipotizzata 199.6 C/W
Stabilita TCXO, 0.28ppm	Contributo termico a 39 MHz: +/-10.92 Hz (non accuracy totale)
Controllo schematico	S-expression bilanciata, riferimenti unici, reti nominarie: PASS Python
KiCad ERC / PCB / hardware	NON ESEGUITI; nessuna qualifica di produzione

5. Rischi e decisioni successive

• Confermare esatto pin10 TXC e disegno land pattern prima di definire footprint.

• Progettare circuito 13,8 V -> 5,0 V protetto e filtrato; verificare rumore e spurie.

• Verificare il segnale OSCin all oscilloscopio (livello, slew rate, ringing) e il PLL con analizzatore di spettro.

• Aprire schema con KiCad reale; esportare netlist, fare ERC, poi DRC sul layout multilayer.

• Completare SPI, registro inizializzazione PLL, filtro d anello e catena LO.

6. Fonti

TI LMX2572 SNAS740B, sez. 7.3.1, 8.1.1 e 9; TI TPS7A20 SBVS338H, pp. 1, 4, 27-32; datasheet TXC 7N e scheda catalogo DigiKey 7N-12.800MBP-T. URL e riferimenti nel file Alimentazione_TCXO_V0.9.md.

Non e un documento di montaggio/omologazione: le specifiche definitive verranno approvate solo con revisione EDA completa e prove strumentali.