SUPERSTAR 3900 SMD EVOLUTION

DOSSIER TECNICO V1.0 | Alimentazione 13,8 V / 5 V - core buck

STATO: STUDIO NON FABBRICABILE. Il foglio KiCad dell'alimentatore e' separato dal PLL; la protezione contro inversione di polarita e sovratensioni non e' stata progettata. Non ordinare PCB o componenti sulla base di questo dossier.

Questa revisione realizza un avanzamento reale ma circoscritto: convertitore buck sincrono TPS54202DDCR, rete UVLO, filtro LC, rete di feedback e BOM di riferimento. Il modulo di alimentazione continua ad avere interfacce aperte verso il resto della radio.

1. Principali scelte e valori

Blocco	Componente	Valore / funzione
Convertitore	U100 TPS54202DDCR	SOT-23-6; 4,5-28 V; 2 A massimo; 500 kHz tipici
Ingresso	C100 / C101	10 uF / 35 V X7R, 100 nF / 50 V X7R
Bootstrap	C102	100 nF BOOT-SW
Uscita	L100; C103+C104	15 uH / nominale 3,5 A; 2 x 22 uF / 25 V
Feedback	R100/R101/R102; C105	49,9 ohm / 100k / 13,3k; 75 pF C0G
Abilitazione	R103/R104	510k / 105k su EN (configurazione TI)

La rete a 5 V alimentera' i regolatori lineari LDO separati per PLL e TCXO previsti in V0.9. I 13,8 V non devono essere collegati ai LDO TPS7A20.

2. Verifiche numeriche riproducibili

Con Vref tipica TI = 0,596 V e divisore 100k/13,3k si ottiene **Vout ideale = 5.0772 V**. Considerando soltanto estremi di Vref 0,581-0,611 V e resistori +/-1%, si calcola 4.863-5.298 V. Il risultato tipico non e' esattamente 5,000 V.

Vin (V)	Duty ideale	Ripple L (A pp)	Ipk @2A (A)
8.0	0.635	0.247	2.124
10.0	0.508	0.333	2.167
12.0	0.423	0.391	2.195
13.8	0.368	0.428	2.214
15.5	0.328	0.455	2.228
18.0	0.282	0.486	2.243
24.0	0.212	0.534	2.267
28.0	0.181	0.554	2.277

Modello ideale: D=Vout/Vin; ΔI=(Vin-Vout)*D/(L*Fsw). Non comprende ESR, tolleranze L, cadute nei MOSFET, dinamica del regolatore o controllo pulse-skip. Il transistor di switching puo' produrre disturbi nella ricezione e andra' isolato e misurato.

3. Verifiche eseguite e non eseguite

Verifica	Esito
Pinout U100 e valori TI	Controllati su schemi e tabelle ufficiali
Unicita' 13 componenti, 8 reti, 30 collegamenti	PASS controllo Python su file/CSV
Sei suite di regressione e test V0.9/V1.0	PASS - test logici e aritmetici

Verifica	Esito
ERC, netlist CAD ufficiale, DRC	NON ESEGUITI: kicad-cli assente
SPICE, EMI/RF, termica e prove carico	NON ESEGUITI
Front-end 13,8V protetto	NON PROGETTATO: bloccante
TCXO pin 10 e footprint	NON RISOLTI: bloccante

4. Qualita' RF e prossimi lavori

La frequenza del buck e' 500 kHz nominali, con distribuzione spettrale e modalita' a basso carico dipendenti dal componente. Per il ricevitore: separare fisicamente convertitore e mixer, filtrare i rail LDO, mettere i condensatori vicini ai pin, contenere il nodo SW ed eseguire misura di spurie e ripple in AM/SSB sul prototipo.

Nella prossima revisione andranno definiti front-end protetto e priorita' di alimentazione, verificato il TCXO specifico e possibilmente esportato il primo netlist con KiCad CLI. Solo allora il circuito potra' essere integrato come sottosistema dell'apparato.

5. Fonti primarie

TI TPS54202 Rev C (febbraio 2026): https://www.ti.com/lit/ds/symlink/tps54202.pdf

TI TPS54202EVM-716 Rev A: https://www.ti.com/lit/ug/slvuap3a/slvuap3a.pdf

Serie TXC 7N: https://www.nyang-tech.com/datasheet/1164170051/TXC-Corporation/7N-12.800MBP-T.pdf

Avanzamento complessivo stimato: **20.22% (arrotondato 20%)** - niente PCB, simulazioni circuitali o collaudo hardware. Percentuale di impegno e documentazione, non di maturita' certificata.