# Superstar 3900 SMD Evolution

Dossier tecnico V1.3 | 6 novembre 2026 | SCHEMA GERARCHICO AUX DRAFT

## Avanzamento complessivo stimato: 22,70% (23% arrotondato)

La percentuale misura la maturita documentale e progettuale secondo pesi fissi; NON prova che la radio funzioni. La revisione V1.3 aggiunge un foglio KiCad principale con 3 fogli secondari e linee di alimentazione collegate.

## 1. Nuovo risultato tecnico

• 01_EFUSE_AUX.kicad_sch: ingresso ausiliario da 13,8 V, fusibile candidato, eFuse TPS26600; uscita BUCK_VIN_PROTECTED.

• 02_BUCK_5V.kicad_sch: ingresso BUCK_VIN_PROTECTED e uscita 5V_RF_PREREGULATED dal TPS54202.

• 03_PLL_LDO_TCXO.kicad_sch: ingresso 5V_RF_PREREGULATED, massa comune; due LDO da 3,3 V alimentano PLL e riferimento.

• Sul foglio principale le reti sono connesse da fili reali fra pin gerarchici. Ogni foglio figlio espone hierarchical_label sul nodo preesistente del circuito.

• EFUSE_RTN resta solo locale al foglio di protezione e non viene esportata sul bus GND_MAIN: vincolo di sicurezza del TPS26600.

## 2. Verifiche eseguite e limiti

| Controllo | Esito |
|---|---|
| Sintassi parentesi e virgolette S-expression | OK - test statico |
| Tre fogli e pin HLabel corrispondenti | OK - test statico |
| Tratti di filo TOP collegati ai pin | OK - verifica strutturale |
| Path istanze componenti sotto il foglio padre | OK - test statico |
| ERC KiCad / netlist esportata | NON ESEGUITI |
| SPICE, PCB, DRC, test e collaudi | NON ESEGUITI |

## 3. Blocchi ancora non approvati

• Footprint del fusibile F200 da disegnare sulla base del package 451 e validare.

• TCXO: pin 10 ambiguo (AFC/GND a seconda della variante); nessun collegamento arbitrario.

• TVS D200 DNP, coordinamento dei guasti e fusibile generale ancora aperti.

• Filtro EMI e rumore dello switching buck non verificati con PLL sensibile; bisogna svolgere misure del ricevitore.

• Ingresso 13,8 V senza connettore definitivo; eFuse e moduli di alimentazione non hanno superato ERC, simulazioni transitorie o misure reali.

## 4. Passo successivo

Aprire l'intera gerarchia in KiCad 8/9, eseguire ERC ed esportare la netlist, verificare il circuito e i pin dei componenti tramite documenti ufficiali, correggere le anomalie e poi progettare le interfacce SPI e LO. Non fabbricare.