Superstar 3900 SMD Evolution

Dossier tecnico | Revisione V1.6 | 7 novembre 2026

Avanzamento complessivo stimato: 25%. Studio di architettura audio e firmware di prova; NON progetto fabbricabile.

1. Architettura selezionata

- STM32G474RE (candidato): MCU Cortex-M4F a 170 MHz, DSP, SAI/I2S, SPI e I2C; assegnazione pin ancora da convalidare.

- TLV320AIC3204 (candidato): codec audio stereo SMD, doppio ADC/DAC, controllo I2C e trasporto I2S; clock e power sequencing da progettare.

- Percorso RX analogico preservato. Il segnale FM per CTCSS/DCS viene prelevato prima del filtro voce passa-alto.

2. Contratto audio previsto

Ingresso / uscita	Funzione prevista	Nota
ADC L	Microfono	VOX / Echo / beep
ADC R	Discriminatore FM	Subaudio CTCSS / DCS
DAC L	TX AF	Modulatore + limitatore
DAC R	RX / PA AF	Filtro voce + amplificatore esterno

3. Vincolo alimentazioni

IOVDD e LDOIN del codec possono essere a 3,3 V secondo il datasheet. AVDD e DVDD di core richiedono circa 1,8 V (via LDO interni configurati correttamente o regolatori separati): NON collegarli direttamente a 3,3 V. Reset e sequenza ancora da definire.

4. Budget elaborazione audio

- Campionamento iniziale: 48.000 campioni/s, 16 bit stereo, 10 ms per frame.

- Buffer DMA RX/TX a doppia pagina: 7.680 byte complessivi; allocazione in SRAM accessibile ai DMA da verificare.

- Eco voce 250 ms mono a 48 ksps / 16 bit: 24.000 byte di memoria, senza overhead.

- CTCSS analisi dimostrativa: 50 toni, 8 ksps, finestra Hann 800 ms. Latenza incompatibile con apertura squelch istantanea: e` solo un primo banco di test.

5. Test software eseguiti

- 50/50 frequenze CTCSS sintetiche riconosciute con il prototipo a 8 ksps, senza AF analogica.

- Rumore bianco puro sintetico respinto nel caso testato; segnale 100 Hz con interferente vocale e rumore riconosciuto.

- VOX: attacco su 30 ms, hang 450 ms, blocco in modalita` PA, inibizione nuovi attacchi con speaker attivo.

- Dual Watch: alternanza A/B, stop su segnale, ritorno su A per TX, CH9 prioritario, PA separata.

- I test di regressione storica e gli esiti effettivi sono registrati nei log della cartella 03_Verifiche.

6. Fuori perimetro V1.6

Non sono stati realizzati: codec elettrico KiCad, pin-mapping MCU reale, audio firmware STM32, decodifica DCS, filtri anti-alias, modulatori, prove di compatibilita, test rumore RF, ERC/DRC KiCad o misure in laboratorio. Nessun nuovo risultato di qualita` hardware e` rivendicato.

7. Prossimi passaggi bloccanti

1. Definire pinout LQFP64 del microcontrollore e VQFN32 del codec da datasheet e strumenti ST.
2. Progettare LDO 3,3 V MCU e sezione codec 3,3/1,8 V con sequenze e RESET.
3. Verificare I2S/SAI clock tree e bandwidth DMA.
4. Produrre un vero schema KiCad e passare ERC; poi DRC con layout e analisi EMC.
5. Implementare DCS con vettori di prova affidabili, filtri subaudio e misure di false aperture.
6. Misurare rumore in ricezione, armoniche, modulazione e funzionalita sul prototipo prima dell`uso RF.

8. Fonti primarie

ST STM32G474RE: https://www.st.com/en/microcontrollers-microprocessors/stm32g474re.html

TI TLV320AIC3204: https://www.ti.com/product/TLV320AIC3204

TI Application Reference Guide: https://www.ti.com/lit/ml/slaa557/slaa557.pdf

Riferimento toni CTCSS: https://keyandcarrier.com/tools/ctcss-dcs/

Percentuale di avanzamento

Ricalcolo con gli stessi pesi della V1.5: specifiche 86%, PLL/LO 59%, RF/AF 5%, firmware 21%, manuali 19%; totale 24,61%, arrotondato 25%. Validazione hardware, DRC, PCB, TX, ATU e collaudi restano quasi interamente da realizzare.