Superstar 3900 SMD Evolution

Dossier tecnico V1.7 - Modulo microcontrollore e codec audio

Avanzamento complessivo stimato: 26% (da 25%). Valore indicativo riferito all'intero progetto e a tutte le prove ancora necessarie.

Non fabbricabile / Non collaudato. Nessuna PCB pronta per PCBWay. Le verifiche riportate sono documentali e software, non misure elettriche.

1. Decisioni principali

• MCU STM32G474RET6 LQFP64: candidato per controllo radio, interfacce digitali, VOX, CTCSS/DCS e gestione comandi.

• Codec TLV320AIC3204 RHB32: candidato per acquisizione e uscita audio a 48 kHz, con regolatori interni; IOVDD e LDOIN a 3.3 V, AVDD/DVDD sono nodi filtro interni.

• SAI1 in configurazione proposta a doppio blocco sincronizzato: TX da PC1 verso DIN codec; RX da DOUT codec verso PB5. Clock BCLK da PB10 e WCLK da PA9.

• Bus I2C1 PB6/PB7 per registri codec; SPI1 PA5/PA7 con GPIO PA4/PB1/PB0 per PLL; bus e funzioni mantenuti separati.

• Oscillatore MCLK 12.288 MHz indipendente ancora da progettare; reset codec tenuto basso tramite R201 fino al rilascio controllato dal firmware.

2. Interfacce documentate

Rete	STM32 LQFP64	TLV320 RHB32
BCLK	PB10 / 30	BCLK / 2
WCLK	PA9 / 43	WCLK / 3
Dati TX	PC1 / 9	DIN / 4
Dati RX	PB5 / 58	DOUT / 5
I2C SCL	PB6 / 59	SCL / 9
I2C SDA	PB7 / 60	SDA / 10
RESET	PC2 / 10	RESET / 31

3. Alimentazione del codec: vincolo non negoziabile

Il datasheet TI prescrive AVDD tra 1.5 e 1.95 V e DVDD tra 1.26 e 1.95 V quando alimentati esternamente. In modalità LDO interni entrambi sono uscite di filtro e NON vanno connessi alla linea 3.3 V. I pin IOVDD e LDOIN sono separati e raggiungono nominalmente 3.3 V. Necessarie verifica di sequenza e analisi startup.

4. Materiale consegnato

Schema modificabile:
`04_KiCad/Modulo_MCU_CODEC_V1.7/S3900E_MCU_CODEC_V1_7_DRAFT.kicad_sch`. Tabella 96 pin,

BOM 17 passivi e due IC, specifiche rete, test Python e diagramma SVG. Simboli e footprint non approvati per produzione.

5. Esiti e blocchi

• PASS: confronto documentale 64 pin STM32 e 32 pin CODEC.

• PASS: test struttura e reti, inclusa verifica contro connessione diretta a 3.3 V dei nodi interni codec.

• PASS: verifica di bilanciamento delle parentesi nella sorgente KiCad (non equivale a parsing/ERC nativo).

• Regressione precedente: PASS.

• NON eseguiti: ERC, netlist reale KiCad, simulazioni SPICE, clock/jitter, EMI, misure di sensibilità o audio, test DCS.

• Bloccanti: alimentatori isolati, clock 12.288MHz, riferimenti, analog front-end, gestione scheda principale, connettori e footprint.

6. Fasi successive

Validare lo schema dentro KiCad (simboli, pin, ERC e netlist); verificare con CubeMX assegnazioni AF e configurazione SAI A/B; definire oscillatore MCLK e power sequencing; completare filtri e analog front-end; introdurre lettura RF ed elaborazione firmware per DCS con vettori standard; effettuare simulazioni e poi collaudi su PCB prototipo.

Fonti utilizzate (datasheet ufficiali)

ST DS12288 Rev 6: st.com/resource/en/datasheet/stm32g474cb.pdf

TI SLOS602E: ti.com/lit/ds/symlink/tlv320aic3204.pdf

TI SLAA404C: Design and Configuration Guide for the TLV320AIC3204.

Avvertenza: la progettazione e la realizzazione di un ricetrasmettitore richiedono misure di conformità RF e rispetto delle norme locali per le emissioni. L’uso TX fuori dai canali autorizzati resta inibito nelle specifiche.