SUPERSTAR 3900 SMD EVOLUTION

Dossier tecnico V1.8 - clock audio, sincronismo SAI e alimentazione dedicata

Avanzamento complessivo stimato: 27%. La progettazione rimane preliminare. Tutti i nuovi componenti sono candidati; nessun disegno è approvato per PCBWay.

Decisione progettuale: usare il TLV320AIC3204 come master dei clock audio e lo STM32G474 come slave SAI. La V1.7 ipotizzava clock indipendenti: ciò potrebbe accumulare errori di campionamento. Il nuovo contratto evita due riferimenti indipendenti per MCLK e BCLK/WCLK, ma richiede prova firmware e hardware.

1. Piano frequenze audio

Segnale	Valore nominale	Metodo
MCLK	12.288 MHz	Oscillatore X201
Fs / WCLK	48 kHz	codec / divisori
BCLK	3.072 MHz	48k x 2 canali x 32 bit
Rapporto MCLK/Fs	256	12,288,000 / 48,000
Rapporto MCLK/BCLK	4	12,288,000 / 3,072,000

Il numero di divisione e i registri del codec richiedono verifica. I test software controllano i rapporti di frequenza, non il funzionamento dei circuiti.

2. Schema elettronico incrementale

Nel file KiCad V1.8 sono stati aggiunti i due dispositivi attivi e sei componenti passivi. Restano incorporati e invariati gli schemi preliminari del MCU e codec della V1.7. I footprint non sono stati approvati.

Rif.	Componente	Reti principali
X201	SiT8008AI-22-33E-12.288000	VDD 3V3_AUDIO_CLK; OUT XO_MCLK_RAW; OE XO_OE
U203	TPS7A2033PDBVR	IN/EN 5V_AUX_PROTECTED; OUT 3V3_AUDIO_CLK
R204	4.7 kohm	pull-up ingresso OE
R205	33 ohm	smorzamento verso MCLK codec
C215/C216	1 uF	ingresso/uscita LDO
C217/C218	100 nF / 1 uF	bypass oscillatore

Nota di sistema: la sorgente della rete 5V_AUX_PROTECTED e il collegamento gerarchico al foglio alimentazioni rimangono da completare; non confondere un nome di rete con un percorso fisicamente verificato.

Corrente e termica: stimando 5 mA sul solo oscillatore, il regolatore a 5 V / 3.3 V dissiperebbe circa 8.5 mW. È una stima d’esempio, non un worst-case. Occorre includere correnti a freddo, carichi e temperatura ambientale.

3. Valutazione sincronismo

Se due clock differissero di 40 ppm complessivi, alla frequenza di 48 kHz l’errore accumulerebbe 1.92 frame/s: senza recupero di clock o buffer adattativo possono verificarsi underflow/overflow. Usare il codec master riduce questo rischio perché i segnali BCLK e WCLK derivano dal medesimo riferimento MCLK. Il firmware SAI STM32 resta da convalidare.

4. Verifiche e blocchi aperti

Prova	Esito V1.8
Controllo dei 9 pin aggiunti (X201/U203)	PASS - software
Reti di clock e passivi	PASS - audit di testo, non ERC
Fs/BCLK/MCLK	PASS - calcolo riproducibile
Regressione precedenti	Eseguita; log allegati
KiCad ERC / netlist esportata	NON eseguiti: kicad-cli assente
STM32 SAI slave e registri codec	NON eseguiti
Rumore, jitter e spurie sulla PCB	NON misurati
PCB e fabbricazione	NON pronta

5. Prossime azioni

1) Verifica KiCad ERC completa e mappatura footprint reali. 2) Collegare fisicamente i fogli di alimentazione e MCU/codec. 3) Configurare STM32 SAI slave e codec clock master in un banco prova. 4) Dimensionare interfacce AF e filtraggio digitale. 5) Continuare con la parte RF/IF e l’audit di rumore.

6. Fonti ufficiali

Texas Instruments TLV320AIC3204 datasheet (SLOS602E): www.ti.com/lit/ds/symlink/tlv320aic3204.pdf

TI SLAA404C, Design and Configuration Guide: www.ti.com/lit/an/slaa404c/slaa404c.pdf

Texas Instruments TPS7A20 datasheet: www.ti.com/lit/ds/symlink/tps7a20.pdf

SiTime SiT8008 oscillator series: www.sitime.com/products/mhz-oscillators/lvcmos-oscillators/sit8008

Per riprendere il lavoro: allegare lo ZIP V1.8 alla nuova chat; il file RIPRENDI_IN_UNA_NUOVA_CHAT.md contiene lo stato e i rischi aperti.