SUPERSTAR 3900 SMD EVOLUTION - REVISIONE V2.2


Dossier di progettazione | 07 novembre 2026 | **Avanzamento stimato: 30%**

Ambito: valutazione numerica del preselettore RF e instradamento simultaneo dei due ADC del TLV320AIC3204. Nessun circuito approvato per PCBWay.

Risultati del primo studio RF


Configurazione	Cinque risonatori paralleli LC (330 nH) con accoppiamento capacitivo + passa-basso Chebyshev a 7 poli
Banda utile	25,615-28,305 MHz
Frequenze immagine	47,005-49,695 MHz
Ipotesi modello	50 ohm in/out, Q tank = 50, Q LPF = 50; C e L ideali con perdite equivalenti
Perdita max nella banda utile	4.52 dB
Reiezione minima sulla banda immagine	68.95 dB
Monte Carlo	399/500 casi soddisfano le due soglie imposte, senza taratura - non e' resa produttiva

Esito progettuale: la reiezione modellata e' promettente, ma circa 4,5 dB di perdita prima del primo amplificatore riducono la sensibilita'. La topologia NON e' approvata; si dovra' redistribuire la selettivita' e migliorare il budget di rumore.



Risposta del circuito con modello ABCD, componenti ideali e perdite a Q costante. Curva non calibrata su un layout RF fisico.

Tolleranze, scelta dei componenti e limiti



500 set indipendenti: L +/-5%, C +/-2%, Q risonatori 30-70 e Q LPF 40-70; criterio banda >= -6 dB, banda immagine <= -60 dB. Condizioni scelte a scopo diagnostico.

L-induttori candidato: Coilcraft **1008CS-331X_R_**, 330 nH SMD. Il datasheet indica SRF min 570 MHz e Q min 45 **a 100 MHz**: non garantisce Q=50 a 27 MHz. Si richiedono i modelli del produttore e misure VNA nel circuito finale.

Non inclusi: parasitismi dei condensatori, piste, vie, piani di massa, accoppiamento magnetico, disadattamento e rumore del mixer/LNA. I valori non sono pronti per la distinta d acquisto; serve taratura e confronto con soluzioni piu' leggere in ingresso.

Codec: entrambi gli ADC attivi

Segnale / pin	Canale	Registro / obiettivo
MIC, IN1_L pin 13	ADC sinistro	P1 R52=0x80; CM1L P1 R54=0x80
FM, IN2_R pin 16	ADC destro	P1 R55=0x20; CM1R P1 R57=0x80
Entrambi	PGA e ADC	P1 R59/R60=0x0C; P0 R81=0xC0; R82=0x00 (dopo clock)
Audio digitale	I2S stereo	MCLK 12,288 MHz; BCLK 3,072 MHz; WCLK 48 kHz

Questa e una **tabella di registri campione** derivata dagli esempi TI; non e un firmware validato. Prima della trasmissione I2C occorre completare reset, scelta LDO, clock, filtro digitale, PLL/NDAC/NADC e verifica readback; poi iniettare due segnali analogici indipendenti.

Verifiche e prossimi passi

Effettuate	Non effettuate
Calcolo ABCD e 500 perturbazioni; test statici registri ADC; regressione V2.1	Simulazione nativa SPICE; ERC/DRC KiCad; EM; S11/S21 con componenti reali; prove RF/rumore e convalida firmware I2C

Fonti principali: TI TLV320AIC3204 prodotto e Application Reference Guide SLAA557; TI SLAA404C; Coilcraft 1008CS datasheet. URL e riferimenti completi inclusi nella documentazione testuale dello ZIP.