Super AKI-80 · + ット

TMPZ84C015FB-10(東芝)使用 256kSRAM搭載



Z80互換の複合CPU(CPU,CGC,CTC,SIO,PIO内蔵)を使用 システムクロック: 9.8304MHz(X'tal 19.6608MHz) 82C256(82C55×2相当)使用、AKI-80のPIOを64ポートまで強化 MAX232標準装備、1or2chのシリアル通信が可能

電源:DC5V単一

超小型サイズ: 70×50×10mm

Super AKI-80

The Greatest 380 Cpu Boad

- ★Super AKI-80はTMP Z84C015 10MHzを核にIOポートを強化したZ80最強のボードです。
- ★Z84C015-10使用。

Z84C015はZ8OシリーズのCPU、PIO、SIO、CTC、CGCを収めたもので、Z8Oソフトウエアフルコンパチです。

超高速動作10MHzの物を使用し、システムクロックはボーレートにあわせた、 9.8304MHzを採用しています。

★64パラレルポート。

パラレル I Oに Z 8 O P I O相等の 1 6ポート及び 8 2 C 2 6 5 (8 2 5 5 × 2 τ ケ相等) の 8 × 3 × 2 = 4 8ポートの計 6 4ポート。

★MAX232搭載。

RS232C用のレベルコンバータICを標準搭載し、1ch又は2chのシリアル通信が可能。

★バックアップSRAM

RAMにはバッテリーバックアップ可能な256K(32Kbyte)SRAMを使用。

★特に半田付しにくい、フラットICは全て基板実装済みです。

| Central Processing Unit |
|-------------------------|
| 2組の8ビットパラレルポート |
| 6組の8ビットパラレルポート |
| 2組の全二重シリアルポート |
| 4組のカウンタ/タイマ |
| クロック発振器 4つのHALTモード |
| 暴走検出用タイマ |
| 9600Hz×1024 |
| |
| 100 n S e c。御用意ください。 |
| X232。リセットは、S8054。 |
| レROM、リチウム、端子類未実装時) |
| |

*はZ84C015内蔵です。

| パーツリスト | 数 | 備考代品等 |
|--------------|---|--------------------------|
| SUPER AKT80 | | Z84C015-10 TMP82C265 |
| 専用ボード | 1 | 256K SRAM 全フラット I C実装済 |
| ADM232AAN | 1 | TCL232、LT1081、NJU6403等 |
| \$8054ALB | 1 | 「8054ALRの場合あり |
| NJM2930-5 | 1 | 5 V低ドロップ三端子レキュレータ 7805等 |
| 11EQS04 | 2 | 整流用ショットキタイオード 相等品の場合あり |
| 151588 | 1 | スイッチングタイオード 相等品の場合あり |
| 100 µ F | 1 | 電解コンデンサ 6 V以上 |
| Ο. 1 μ F | 5 | 積層セラミックコンデンサ |
| 1μ Ε | 8 | 積層セラミックコンデンサ (1μF~1. 5μF |
| 10ΚΩ | 5 | 1/6Wカーボン抵抗 |
| 100ΚΩ | 1 | 1/6Wカーボン抵抗 |
| 19,6608MHz水晶 | 1 | 最大20MHzまで交換可 |
| 28PIN ICUケット | 1 | 丸ピンタイプ |
| 3.6 Vリチウム電池 | 1 | ある時だけのおまけ扱い。 |

256K SRAM相等品一覧

HM62256 TC55256 TC55257 CXK58256 CXK58257 M5M5256 LH52256 MSM51257 μPD43256 LC36256 SMR20256 MB84256

| SUPER AKI-80 取り | 付け済みIC 一覧 |
|---|---|
| TMP Z84C015BF-10 TMP82C265BF-10 74AC00 74AC32 74AC138 74HC14 | Z80CPU及びZ80周辺IC内蔵 8255相等×2個入り BC、VHCの場合あり BC、VHCの場合あり BC、VHCの場合あり |

- ●パーツには十分に配慮しておりますが万が一不足の場合、製作前にお申し出ください。
- I Cは全てCMOSです。取り扱いには十分気をつけてください。
- ●基板は静電対策袋に入れてあります。
- ●マニュアルは三部構成になっています。
 - ①SUPER AKI-80製作マニュアル
 - ②Z84C015 ICデータブック
 - ③820265 ICデータブック
 - Ⅰ Cデータブックは製本していただく構成になっています。製本法は284C015Ⅰ Cデータブック最終ページに記載してありますので、そちらをご覧ください。

★部品変更のおしらせ★

MAX232が最新のADM232AANになりました。

 10μ Fの電解コンデンサが 0.1μ Fで動作するようになりました。

さらに200KB/秒の高速転送レート対応になりました。

回路図、部品配置図で10 μ Fの所を0、1 μ Fにかえてご使用ください。

[2]

★SUPER AKI-80について

SUPER AKI-80は御好評いただいておりますAKI-80ゴールドの上位バージョンです。基本構成は、AKI-80に82055を2個と、RS232ドライバを加えたもので、パラレルポートは64ポートと、ムカデのように手足をもちホストコンピュータなどとの通信も手軽に行なえます。CPUには最高速のZ80、10MHzを使用し、256K SRAM標準装備と、SUPERの名にふさわしいボードです。

ボードサイズは、AKI-80の2倍と大きくなりましたが、これはほとんどコネクタのためで、当社ユニバーサルボードAE-B2と同様サイズであり、拡張時に最適です。 全部のフラット I C は取り付け済みですので、半田付けは C R パーツ、大きな I C のみの簡単キットです。

CPUにはZ80シリーズのCPU、PIO、SIO、CTC、CGCの10MHzタイプをワンチップに収めた東芝のZ84C015-10を使用しています。


82C55の二個相等には東芝の82C265-10を使用しています。(以後PPIと略します) Z84C015、82C265共にICデータを同梱してありますので、参照してください。

また、Z800PU及びI/Oの詳細については、このデータブックで十分に説明しきれるものではありません。出版各社から販売されてるZ80関係書を参照いただきますようお願いいたします。


§参考: Z80ファミリハンドブック (CQ出版)

★製 作

- ①まず回路図を完全に読破してください。 電子製作の第一歩です。データライン、 アドレスラインなどまとめて接続される ものは、一本の太い線にまとめて表記し ています。AC32は負論理表記になっています。
- ②基板と部品配置図をよく照らし合わせ、 十分部品配置を確認してください。
- ③SRAMは ROM用ICソケットの内側に配置されます。そのためICソケットを加工します。「→」の部分で、ソケットの真ん中の桟(さん)をニッパで切断し、カッターできれいに仕上げます。



- ②セラミックコンデンサ、抵抗、水晶、IC ソケットの順に取り付けます。セラミックコンデンサ、抵抗、水晶には向きはありません。1μFコンデンサの取り付けは、パターンのベタ部分に半田付けしますので、半田コテにはかなり熱量が必要です。十分にパターンを熱した後に半田を流し込んでください。ソケットは切り欠きマークをあわせてください。
- ⑤ダイオード、\$8054、MAX232 を取り付けます。半導体ですので、熱破壊しないよう素早く半田付けします。十分向きには注意してください。
- ⑥電解コンデンサ、NJM2930(7805) などの 大きい部品を取り付けます。電解コンデ ンサは 基板「+」印に合わせ取り付け ます。




⑦メモリ容量セレクトを選択してください。 メモリ容量にあわせ、RAM、ROM共に指定 の穴をジャンパーショートします。これ が正しく行なわれないと正常動作しませ ん。


[ROMが256の場合]




[ROMが64、128の場合]




⑧RS232機能セレクトを選択します。 RS232使用の場合は制御(RTS, CTS) 付一回線か、制御なし二回線です。







[制御なし二回線]




⑨コネクタやメモリバックアップをする場合はリチウム電池を取り付け、完成です。リチウム電池は3.6Vの物ならなんでもかまいません。





■システムクロックとボーレートの関係■



★RS232について

RS232ドライバは入力、出力各二回路ずつあります。各一回路はすでに占有されています。もう一回路をどう使うか決めなければなりません。RS232を使わない場合は決めなくて結構です。

- ①占有されているRS232ドライバはS IO AチャンネルのTXDA、RXD Aに接続されています。
- ②SIO Aチャンネルのクロック入力T XCA、RXCAはCTC 3チャンネルのZC/TO3に接続されています。
- ③RS232機能セレクトで「制御付一回線」を選択した場合、SIO AチャンネルのRTSA、CTSAに接続されます。
- ④RS232機能セレクトで「制御なし二回線」を選択した場合、SIO BチャンネルのTXDB、RXDBに接続されます。
- ⑤SIO Bチャンネルのクロック入力T XCB、RXCBはどこにも接続されていません。必要に応じCTC3や、ボーレートジェネレータに接続してください。
- ★システムクロック及びCTCについて SUPER AKI-80に付属してい るX TALは 19.6608MHzの物で、この周波数 をCGCで二分周され、システムクロック である 9.8304MHzになります。この周波数

はちょうどボーレートの2[®] 倍になってお りCTCを使い簡単にボーレートジェネレ ータとすることができ、38.4K~300ボーが 作れます。(図参照)

4.8KHz

X' TALには最高速で使いたい場合、20MHz の物、MIDIなどで使用したい場合、16MHz (31, 25KHz×256) などに変更してもかまいま せん。

★電源について

1/128(300時)

電源には低ドロップ三端子レギュレータによる安定化回路がのっていますので、6 V以上で100mA以上供給出来るものをご用意ください。安定化されてなくてOKです。電源に5Vを使用する場合、三端子レギュレータをパスしてください。リセット回路により、瞬間的にでも電源電圧が4.5Vを下回ると、リセットしてしまいますので、電源には出来るだけ余裕を持ってください。電源端子はCN2の37、38ピンがGND(電源-)39、40ピンがPOWER(電源+)です。

★ROMについて

ROMには2764、27128、27 256タイプが使えます。スピードは100n Sec 以下の物をご用意ください。(システムクロック 10MHzという高速でもアドレス デコーダがないため100nSecの物で間に合う)

★コネクタ部について

コネクタ部はCN1~CN4まであり、各機能ごとに別れています。

| 名前 | 機 | 能 | ど数 | 内 容 |
|-----|--------|------------|----|--|
| CN1 | Z80 | 10コネクタ | 50 | Z84C015内蔵のPIO、SIO、CICの 端子が まとめられています。 |
| CN2 | Z80 | BUSコネクタ | 40 | Z804C015のD0~D7、A0~A7、制御信号がまと められています。 |
| CN3 | 820265 | P P I コネクタ | 50 | 820265のIOポートがまとめられています |
| CN4 | RS23 | 32 コネクタ | 5 | RS232の入出力端子がまとめられています。 |

CN1、CN3は端子数が多いので下部に名前が振ってあります。参考にしてください。 CN3は820265のピン配置の関係で、かなりランダムに配置されています。注意してください。 さい。(例)0-AはチップののAポートを差します。

各2,54mmピッチです。コネクタには2,54mmピッチで二列もしくは一列の物なら何でも使えます。

★PPI接続について

PPIのチップセレクトはI/O空間に アドレスを 74AC138によりフルデコードされ、マッピングされています。PPIの占 有アドレスは30H~37Hで、その内の 30H~33Hをチップ0(82C265のCE0)、 34H~37Hをチップ1(82C265のCE1) が使用します。

PPIのコマンド体系は、8255のそれとまったく同等で、何ら違いはありません。

[PPI I/Oアドレスマップ]

| 30H | チップロ | ボートA | テータ |
|-------------------|----------------------|----------------------|-------------------|
| 31H | チップO | ポートB | データ |
| 32H | チップロ | ポートC | データ |
| 33H | チップロ | コマンド | |
| | | | |
| 34H | チップ1 | ボートA | テータ |
| 34H 35H | チップ1 チップ1 | ボートB | テータ |
| 34H 35H 36H | チップ1 チップ1 チップ1 | ボートA ボートB ボートC | データ データ データ |

★デバッグ考

Z84C015 (SUPER AKI-80) は基本的にはICEとの接続は出来ません。(Z84C015のエバリュータモードを使用しても内部I/Oの割り込みをZ84C015の外部にだせないため)そのため、デバッグにはリモートデバッグ、ROM ICEなどによるデバッグが適当です。(ボード上ROM 28pin付近にあるMRWR端子はROM ICE用の物です)何種類か専用の物を用意しておりますので御一考ください。

★ノイズ考

SUPER AKI-80は高速動作のため論理ICに ACシリーズなどかなりノイズの発生しやすいものを使用しています。このため外部に AD/DA コンバータ等をつなげる場合、十分に電源のデカップリングをお願いいたします。AC138電源ピン(8, 16pin)間に最短距離で 0.1~1μF積層セラミックコンデンサを取り付けると結構改善されます。試してみてください。

| 0000 | メモリマッフ | プ] | | |
|--------|-----------------------|----------------------|----------|-------------|
| 0000 | 64K ROM (0000~1FFF) | | | <u> </u> |
| 2000 | | 128K ROM (0000~3FFF) | | |
| 4000 | 14 5 | | 256K ROM | (0000~7FFF) |
| 6000 | イメージ | イメージ | | |
| 8000 | | | | ··········· |
| A000 | | | | |
| 0000 | 256K SRAM (8000~FFFF) | } | | |
| E000 | | | | |
| FFFF L | | | | |

★メモリの割付けは、ROMは必ず0000h番地から、 RAMは8000h~FFFFh番地です。

[1/0マップ]

| 10H | CTC チャンネルO |
|------------|------------------------|
| 11H | CTC チャンネル1 |
| 12H | CTC チャンネル2 |
| 13H | CTC チャンネル3 |
| 18H | SIOA 送受データ |
| 19H | SIOA コマンド/ステータス |
| 1 AH | SIOB 送受データ |
| 1 RH | SIOB コマンドノステータス |
| 1 4 6 11 | Pink データー / // |
| 1 1 1 1 1 | PIOA TOSE |
| 1 2 2 2 | PIOB F-9 |
| 1 1 2 1 | PIOR 775K |
| | |
| 30H | PP チップO Aボート データ |
| 31H | PP チップO Bポート データ |
| 32H 33H | PPI チップO Cボート データ |
| 33H | PPI チップO コマンド |
| 34H | PPI チップ1 Aボート テータ |
| 35H | PPI チップ1 Bポート テータ |
| 36H | PPI チップ1 Cボート データ |
| 37H | PPI チップ1 コマンド |
| FOH | ウオッチドックタイマノスタンパイ・モート設定 |
| FTH | 古オッチドックタイン コマンド |
| FALL | ディーシーチェーン割り込み優先順位設定 |
| 1 411 | |

★1/0アドレスは全てフルデコードされています。

当キットのハードウェアに関するご質問は封書か往復葉書にて下記の住所までお願いいたします。

スーパー アキエイティ マニュアル 秋月電子通商 〒158 東京都世田谷区瀬田5-35-6 280 CPU BOAD 「SUPER AKI-80」 by GO! Special Thanks for YAZAKI 1992-8-10

[コネクター覧表]

| | | | 1 | 1 | · | Ţ | |
|--|--|--|---|--|--|-----------------------|---|
| No. | C N 1 | No. | C N 2 | No. | C N 3 | No | C N 4 |
| 1 2 3 4 5 6 7 8 | PIOA ARDY ASTB PA7 PA6 PA5 PA4 PA3 PA2 | 1 2 3 4 5 6 7 8 | BUS NMI CLKOUT RSTOUT RSTIN IEI WDTOUT IEO N. C | 1 2 3 4 5 6 7 8 | VCC GND PPI 0-B 6 7 4 5 | 1 2 3 4 5 | GND RXDA TXDA CTSA (RXDB) RTSA (TXDB) |
| 9 10 11 12 13 14 16 16 | PA1 PAO SIOA W/RDYA SNCA RXDA RXCA TXCA TXDA | 9 10 11 12 13 14 15 16 | D1 D0 D3 D2 D5 D4 D7 D6 | 9 10 11 12 13 14 15 16 | PPI 1-8 6 7 4 5 2 3 | | |
| 18 19 20 21 22 23 24 25 26 | RTSA CTSA DCDA SIOB DCDB CTSB RTSB DTRB TXDB TXCB | 18 19 20 21 22 23 24 25 6 | A 0 A 3 A 2 A 5 A 4 A 7 A 6 B U S R E Q M 1 | 18 19 20 21 22 23 24 25 26 | PPI 1-C 2 3 0 1 5 4 7 6 | | |
| 2 7 2 8 2 9 3 1 3 2 3 3 4 3 5 | RXCB RXDB SYCB W/RDYB PIOB PBO PB1 PB2 PB3 PB4 | 27 28 29 30 31 32 33 34 35 | BUSAK WAIT INT HALT WR MREQ RD IORQ | 27 28 29 30 31 32 33 34 35 | PPI 1-A 1 0 3 2 5 4 7 6 PPI 0-C 2 | | |
| 36 37 38 39 40 41 42 43 | PB5 PB6 PB7 BSTB BRDY CTC ZC/T00 ZC/T01 ZC/T02 ZC/T03 | 3 6 3 7 3 8 3 9 4 0 | VCC GND GND POWER POWER | 36 37 38 39 40 41 42 43 44 | 3 0 1 5 4 7 6 PPI 0-A 1 | | |
| 45 46 47 48 49 50 | CLK/TLG3 CLK/TLG1 CLK/TLG0 VCC GND | | | 45 46 47 48 49 50 | 3 2 5 4 7 6 | | |

CMOS プログラマブル ペリフェラル インタフェース

TMP82C255AN-2 / TMP82C265AF-2 TMP82C255AN-10 / TMP82C265AF-10

1. 概要

TMP82C255A, TMP82C265Aは、TMP82C55A 2個分相当の機能を備えた汎用中規模I/Oポートです。 また、TMP82C265Aは、モータコントロールに便利なように、RESET直後にボート出力をイネーブルにすることが可能です。(TMP82C255Aは不可)

TMP82C255A, TMP82C265Aの主要機能と特長は次のとおりです。


- (1) プログラム可能な48本(8ビット×6ポート)の入出力端子
- (2) TMP82C265Aは、出力モードと汎用モードとの切替え可能
- (3) 高速版有 (TRD=100ns MAX)
- (4) 低消費電力 動作時 : 3mA 標準


静止時 : 10µA 最大

- (5) 3種の動作モード(モード0,モード1,モード2)
- (6) ビットセット/リセット機能 (PC₀₀~PC₀₇, PC₁₀~PC₁₇の16ビット)
- (7) ダーリントントランジスタ直接駆動可能 (-2.5mA 標準 @VEXT=1.5V, REXT=1.1KΩ)
- (8) 広範な動作温度 : -40℃~+85℃
- (9) パッケージ種類

| TMP82C255AN | シュリンクDIP 64PIN |
|-------------|----------------|
| TMP82C265AF | FP 80PIN |

TMP82C265AF





4. ピン名称と機能

ピン名称と機能は次の通りです。 表4.1 ピン名称と機能

| | 数4.1 しノ石砂と機能 | | | | | | | | | |
|------------------------------------|--------------|---------------|--|---|--|--|--|--|--|--|
| ピン名称 | ピン数 | 入/出力 3ステート | 機 | 有 臣 | | | | | | |
| D ₀ ~D ₇ | 8 | 3ステート 入出力 | 8ビットの3ステート双方向性データ 用されます。またPPIに対するコン テータス情報の転送にも使用されま | トロールワード, PPIからのス | | | | | | |
| PA ₀₀ ~P _{A07} | 8 | 3ステート | 8ビット入出力ボートA。PA ₀ とPA ₁ モード設定および入出力の設定が出 | | | | | | | |
| PA ₁₀ ~PA ₁₇ | 8 | 入出力 | バッファおよび入力ラッチを持って | | | | | | | |
| PB ₀₀ ~PB ₀₇ | 8 | 3ステート | 8ビット入出力ボートB。PB ₀ とPB ₁ 2 モード設定および入出力の設定が出 | | | | | | | |
| PB ₁₀ ~PB ₁₇ | 8 | 入出力 | バッファおよび入力ラッチを持って | います。 | | | | | | |
| PC ₀₀ ~PC ₀₇ | 8 | 3ステート | 8ビット入出力ポートC。PCoとPC ₁ パ モード設定および入出力の設定が出 トロールによって2個の4ビットポ | l来ます。ポートCはモードコン ートに分割でき、さらに、ポー | | | | | | |
| PC ₁₀ ~PC ₁₇ | 8 | 入出力 | トA, ボート8のコントロール信号と には、PC ₀₀ ~PC ₀₂ をPB ₀ , PC ₁₀ ~PC ₁ PC ₁₃ ~PC ₁₇ をPA ₁ 用のコントロール | 2をPB1用へ、PC03~PC07をPA0。 | | | | | | |
| CS0 | 1 | λħ | チップセレクト入力。CSOが 'ピレ' のデータ転送が可能となり、CS1 MPUとのデータ転送が可能となりま | がピレベルでPA1, PB1, PC1と | | | | | | |
| टडा | 1 | | は、データバスが高インピーダン のコントロールは無視されます。 | ス状態になり、プロセッサから | | | | | | |
| A ₀ , A ₁ | 2 | 入力 | ボートA, B, Cおよびコントロール 通常はアドレスパスの下位2ビット(| | | | | | | |
| RD | 1 | 入力 | リード信号。TMP82C265Aにだけ使 入力されているデータをMPUに転送 | します。 | | | | | | |
| WR | 1 | 入力 | ライト信号。TMP82C265Aにだけ仮らPPIにデータあるいはコントロール | | | | | | | |
| R/₩ | 1 | 入力 | リード/ライト信号。TMP82C255Aに たはC51が 'L' レベル時、R/Wが 'H' でライト状態となります。 | | | | | | | |
| \$EL ₀ | 1 | 入力 | 汎用モード/出力モード選択信号。Tr ます。'H' レベルで汎用モードになっ からモード0出力モードに設定する。 | り、ピレベルではリセット直後 | | | | | | |
| SEL _f | 1 | | 出力モードでは、モード0出力以外の SELoでPAo, PBo, PCoを、SELiでPAi |)モード書込みできません。 | | | | | | |
| RESET | 1 | 入力 | 'H'でコントロールレジスタを含むす。TMP82C255A及びTMP82C265A ドののインブットモード(高インセ TMP82C265Aの出カモードでは、き モード('L'を出力)になります。な PC ₀ とPA ₁ 、PB ₁ 、PC ₁ とをSEL ₀ 、SEL ₁ モードにすることも可能です。 | の汎用モードでは全ポートモー (ーダンス)になります。また 全ポートモード0アウトブット お、TMP82C265Aは、PA ₀ , PB ₀ , | | | | | | |
| Vcc | 1 | 電源 | SV電源 | | | | | | | |
| Vss | 1 | 聖 源 | GND。但しTMP82C265AFのみ2本有 | н. | | | | | | |

5. 基本動作説明

5.1 TMP82C255Aの機能, 特長

TMP82C255Aは、ブロック図に示されているブロック - 0, ブロック - 1のそれぞれに3組、合計6組の8ビットボート (PA_0 , PB_0 , PC_0 , PA_1 , PB_1 , PC_1) を持ち、それぞれに2個ずつのコントロール レジスタを内蔵した、ブログラム可能な周辺インターフェースです。

ブロック-0, ブロック-1の各24本のボート入出力端子は、それぞれ12ビットのグループA, グループBに分けられます。グループAはボートAとボートCの上位4ビット、グループBはボートBとボートCの下位4ビットから構成されます。各グループはMPUからのコントロールワードにより独立にプログラムできます。動作モードは、モード0, モード1, モード2の3種類あります。モード0では、8ビットの入出力ボート2個がそれぞれ独立に入力あるいは出力ボートとして使用できるようプログラムできます。モード1では、グループA, グループBに分けられ、各グループとも8ビットが入力あるいは出力ボートとして、残り4ビットがデータまたは制御信号として、用いられます。モード2はグループAのみに適用され、8ビットの双方向バスと5ビットの制御信号として使用されます。またボートCを出力として使用する場合、ボートCの任意のビットをセット/リセットすることができます。コントロールレジスタは2個あり、一つはモード設定用、他はビットセット/リセット用に使用されます。コントロールレジスタの読み出しはできません。また、リセット入力が"H"レベルになると、入出力の内部レジスタはすべてリセットされ、全入出力端子は、モード0入力モード(高インビーダンス状態)になります。

5.3 TMP82C265Aの機能, 特長

TMP82C265Aは、SEL₀またはSEL₁端子を'H'レベルに固定するこ. モード、'L'レベルに固定することにより出力モードに設定することがで、 汎用モードは、TMP82C255Aと同様の機能を備えていますが、RD, TMP82C255AのようにR/W 1端子ではなく、従来のTMP82C55Aと同じそも したRD, WR端子を持っています。従って従来と同様の接続方法で動作します。 TMP82C265Aの出力モードは、リセット後にモード0全ポート'L'出力状態となります。また、どのようなモードの書込みを行ってもモード0ポート出力モードになり、その際ポートは'L'レベルを出力します。

5.4 TMP82C265A基本動作

汎用モード (SEL $_0$ またはSEL $_1$: 'H' レベル) は、TMP82C255Aの基本動作と同様の機能です。

出力のみモード (SEL₀: "L' レベル) 時のPA₀, PB₀, PC₀に対する基本動作は、表5.2 のようになります。

表5.2 PAg, PBg, PCgに対する出力モード基本動作

| SEL ₀ | CS0 | RESET | D ₇ | Α1 | A ₀ | RD | WR | 機能 |
|------------------|-----|-------|----------------|----|----------------|----|----|---|
| 0 | × | 1 | × | × | × | × | × | PA ₀ , PB ₀ , PC ₀ MODE 0 ポート 'L' レベル出力セット |
| 0 | 0 | 0 | 1 | 1 | 1 | 1 | 0 | PA ₀ , PB ₀ , PC ₀ MODE 0 ポート 'L' レベル出力セット |
| | | , | | | | | | コマンド |
| × | ٥ | 0 | ٥ | 1 | 1 | 1 | 0 | ビットセット/リセットコントロール |
| Δ | 0 | 0 | × | 0 | 0 | 1 | 0 | PA ₀ ← データバス |
| Δ | 0 | 0 | × | 0 | 1 | 1 | 0 | $PB_0 \leftarrow \ddot{r} - 9 \dot{r} \dot{z}$ |
| Δ | 0 | 0 | × | 1 | 0 | 1 | 0 | PC ₀ ← データバス |
| Δ | 0 | 0 | × | 0 | 0 | 0 | 1 | データバス ← PAo(端子状態をRD) |
| Δ | 0 | 0 | × | 0 | 1 | 0 | 1 | データバス ← PBo(内部出力ラッチをRD) |
| Δ | 0 | 0 | × | 1 | 0 | 0 | 1 | データバス ← PCo(内部出力ラッチをRD) |

210189

 Δ 印 : 出力に設定した後であれば、SEL $_0$ が'L' レベル, $_{\rm H}$ レベルどちらの状態でも出力のみモードを維持します。

を維持します。 但し、SELoが'H'レベルの時 RESET'H'レベルにしたり、モード書込みをした場合は、汎 用モードになります。

また、 PA_1 , PB_1 , PC_1 に対する基本動作は、表5.2と同様ですが、 SEL_1 , \overline{CSI} によりコントロールを行います。

6. 詳細動作説明

TMP82C255A及びTMP82C265Aの汎用モードについての詳細な説明をします。 尚、説明は、ブロック-0について行います。ブロック-1は、ブロック-0と同様の機能 を持っていますので省略します。

TMP82C265Aの出力モードの場合については、以下の汎用モードについての説明の内コマンドの入力にかかわらずリセット直後からモード0出力に設定されている特殊ケースと考えられますので説明は省略します。

6.1 動作モードの設定

コントロールワードによって3種の動作モードが選択されます。

モード0 - 基本 入力/出力

(グループA, グループB)

モード1 - ストロープ入力/ストロープ出力 (グループA, グループB)


モード2 - 双方向バス

(ポートAのみ)

グループAとグループBのモードは独立に設定できます。MPUから8ビットのコントロールワードをPPIに春込むことによりモードを設定します。コントロールワードをPPIに春込む際、DB $_7$ = '1' にするとポートのモード設定用コントロールレジスタを、一方、DB $_7$ = '0' にするとポートCのビットセット/リセット機能用コントロールレジスタを選択します。

6.1.1 動作モード設定コントロールワード

図6.1は、モード設定コントロールワードを示しています。



x: Don't care

図6.1 モード設定コントロールワード

6.1.2 ポートCのビットセット/リセット用コントロールワード

ポートC 8ビットの任意のビットをセットしたりリセットしたりすることができます。図6.2はポートCのビットセット/リセット用コントロールワードを示しています。




図6.2 ビットセット/リセット用コントロールワード

6.2 動作モード

6.2.1 モード0 (基本入出力)

モードOは単純な入力ポートあるいは出力ポートとして使用する場合に用います。 データは指定されたポートに出力あるいは入力されるのみでハンドシェイクなどのコ ントロール信号は使用されません。MPUからポートに出力されるデータは保持され ますが、ポートからの入力データは保持されません。

モード0では24本の入出力端子がポートA(8ビット), ポートB(8ビット), ポートCの上位4ビット, ポートCの下位4ビットの4組に分けられ任意に入出力ポートとして使用できます。モード設定用コントロールワードのビット4(D_4), 3(D_3), 1(D_1), 0(D_0)の内容によって各入出力端子の機能が決定されます。

図6.3にモード0における各入出力端子の機能が示されています。



| ₹- | ド設定コン | トロール・ | フード | ポートA | ボートC | | ポートC |
|----------------|----------------|----------------|----------------|-------|---|------|---------------------------------------|
| D ₄ | D ₃ | D ₁ | D ₀ | л- ГА | ボートC (PC ₀₇ ~PC ₀₄) | ボートB | (PC ₀₃ ~PC ₀₀) |
| 0 | 0 | 0 | 0 | Out | Out | Out | Out |
| 0 | 0 | 0 | 1 | Out | Out | Out | In |
| 0 | 0 | 1 | 0 | Out | Out | ln . | Out |
| 0 | 0 | 1 | 1 | Out | Out | In | In |
| 0 | 1 | 0 | 0 | Out | ln ; | Out | Out |
| 0 | 1 | 0 | 1 | Out | 1n | Out | In |
| 0 | 1 | 1 1 | 0 | Out | In | In | Out |
| 0 | 1 | 1 | 1 | Out | ln l | In | in. |
| 1 | 0 | 0 | 0 | ln | Out | Out | Out |
| 1 | 0 | 0 | 1 | In | Out | Out | In |
| 1 | 0 | 1 | 0 | In | Out | ln . | Out |
| 1 | 0 | 1 | 1 | In | Out | ln | Jn. |
| 1 | 1 | 0 | 0 | . In | ln l | Out | Out |
| 1 | 1 | 0 | 1 | l n | In | Out | In |
| 1 | 1 1 | 1 | 0 | In | In | In | Out |
| 1 | 1 | 1 | 1 | In | ln l | ln. | 1n |

図6.3 モードのにおける各入出力端子の機能

210189

6.2.2 モード1 (ストローブ入出力)

モード1ではポートデータ入出力をストローブ信号やハンドシェイク信号を使用して行います。ポートCはポートAあるいはポートBを入出力するコントロール信号として使用されます。

モード1で基本動作は次の通りです。

- グループA, グループBの2組に設定できます。
- 各グループは8ビットのデータポートと4ビットのコントロール/データポートで構成されます。
- 8ビットのデータポートは入力または出力に設定できます。
- コントロール/データポートは8ビットのデータポートのコントロールやステータスとして使用されます。

(1) モード1で入力ポートとして使用する場合

STB (ストローブ入力)

'0' でポート内部の入力レジスタにラッチします。この場合MPUからのコントロール信号には無関係であり、任意の時にポートからデータを入力します。このデータはMPUが入力命令を実行しない限りデータバスには出力されません。

● IBF(入力バッファフルF/F)

ポートからデータが入力レジスタに保持されると、この出力が'1'になります。IBF は \overline{STB} が'0'になるとセット('1')になり、 \overline{RD} の立ち上りでリセット('0')になります。



● INTR (割込み要求出力)

入力レジスタに保持されているデータの割込み処理に用います。PPI内部のINTE (割込み許可フラグ)が許可状態 ('1')のとき、 \overline{STB} 入力が入るとIBFは'1'になりますが、INTRはこの \overline{STB} 人力の立上り直後'1'にセットされ、 \overline{RD} 信号の立下りで'0'にリセットされます。

グループA, グループBの割込み許可フラグのコントロールは次のように行います。

INTEA = PC_{04} のビットセット/リセットによりコントロールします。 INTEB = PC_{02} のビットセット/リセットによりコントロールします。

- (2) モード1で出力ポートとして使用する場合
 - **OBF**(出力バッファフル出力)

MPUがデータを特定ポートに書込んだことを示すフラグです。 \overline{OBF} はWR信号の立上りで'0'になり、 \overline{ACK} (アクノレッジ入力)の立下りで、'1'になります。

■ ACK (アクノレッジ入力)

ポートからデータを受け取った周辺端末よりACK信号をPPIへ送り応答します。

● INTR(割込み要求出力)

周辺端末がMPUからのデータを受け取ると、INTRを'1'にして、MPUに割込みをかけます。INTEが許可状態のとき、ACK信号が入るとOBFが'1'になり、INTR信号はACK信号の立上り直後'1'になります。

また、INTRはMPUがPPIにデータを書き入んだときWRの立下りでリセットされます。グループA、グループBの割込み許可フラグは次のようにコントロールします。

INTEA = PC_{06} のビットセット/リセットによりコントロールします、INTEB = PC_{02} のビットセット/リセットによりコントロールします。




図6.4 モード1ストローブ入力の例





図6.5 モード1ストローブ出力の例



6.2.3 モード2 (ストローブ双方向入出力)

このモードでは1個の8ビットバスを使用して、周辺端末とデータ転送を行うための 双方向性バスになります。このモードではグループAのみに適用可能であり8ビットの 双方向バス(ポートA 8ビット)と5ビットのコントロール信号(ポートCの上位5ビット)で構成されます。双方向バス(ポートA)は入力、出力とも内部レジスタを持っています。グループAをモード2に設定するとき、グループBは独立してモード設定可能です。グループAをモード2で使用するときの制御信号としては次の5種類があります。

OBF (出力バッファフルフラグ出力)

MPUがポートAの内部出力レジスタにデータを書き込んだ時、OBF='0'になり、PPIがデータ出力の準備完了であることを周辺端末に知らせます。但し、ACK入力がくるまではポートAはフローティング(高インピーダンス) 状態です。

▼ ACK (アクノレッジ入力)

 \overline{ACK} を'0'にすると、内部出力レジスタの内容がポートAに出力されます。'1'の状態ではポートAは高インピーダンスになります。

● <u>STB</u>(ストローブ入力)

STB入力を'0'にすることによって周辺端末からのデータを内部入力レジスタに保持します。 PPIに RD信号を入力すると保持されているデータがシステムデータバス $(D_7 \sim D_0)$ 上に出力されます。

● IBF(入力バッファフルフラグ)

周辺端末からのデータが内部レジスタに保持されるとIBFは'1'になります。

• INTR (割込み要求出力)

INTRはCPUに割込みをかけるための出力であり、モード1と同様の機能です。割込み許可フラグ (INTE) は2個あり、INTE1はモード1の出力のときのINTEA, INTR2はモード1の入力のときのINTEAに対応します。

INTE1 - \overline{OBF} , \overline{ACK} と組み合せてINTR信号を作るときに用います。 PC_{06} の ビットセット/リセットでコントロールします。

INTE2 - IBF, STBと組み合わせてINTR信号を作るときに用います。PC₀₄の ビットセット/リセットでコントロールします。

図6.8にモード2の動作例とタイミング図を示します。




図6.8 モード2の動作例

モード2のコントロールワード D7 D6 D5 D4 D3 D2 D1 D0 1 1 X X X 1/0 1/0 1/0 0 = 出力 - PC₀₂~PC₀₀ x = Don't care 1=入力 0 = 出力 1=入力 --- グループBモード 0=モード0 1=モード1 210189 図6.9 モード2のコントロールワードと構成




図6.10 モード2と他の組合せ例

6:2.4 モード1, 2の場合の注意点

モード1,2で使用した場合、ポートCの制御又はステータスとして使用しないビットは下記のように動作可能です。

もし、入力としてプログラムされているならば、通常のポートCの読出しでアクセスできます。

もし、出力としてプログラムされているならば、ポートCの上位ビット $(PC_{07}\sim PC_{04})$ はビットセット/リセットの機能を用いてアクセスします。ポートCの下位ビット $(PC_{03}\sim PC_{00})$ はビットセット/リセットの機能の他に通常の書込みで3ビットのみがアクセスできます。

6.3 制御信号の読み出し

ポートCをコントロールポートとして使用する場合、すなわちモード1あるいはモード2で使用する場合には、MPUが入力命令を実行することによって、ポートCからのステータス信号を読み出すことができます。

データ モード D_0 D_2 D₇ D_5 D₄ IBFB INTRB INTEB INTRA モード1入力 1/0 1/0 IBFA INTEA INTEB OBFB INTRB OBFA 1/0 モード1出力 INTEA グループBのモードによる INTRA モード2 🕝 🗸 INTE2 OBFA INTE1 IBFA

表6.1 ポートCのステータス読み出し

7. 電気的特性

7.1 最大定格

| 記号 | 項 | 8 | 規 格 | 単位 |
|---------|--------|--------|----------------------------|----|
| Vcc | 電源電 | 圧 | -0.5~7.0 | V |
| VIN | 入力電 | 圧 | -0.5~V _{CC} + 0.5 | V |
| PD | 消費電 | カ | 250 | mW |
| TSOLDER | 半田付温度(| 10sec) | 260 | 3 |
| TSTG | 保 存 温 | 度 | -65~ + 150 | r |
| TOPR | 動作温 | 度 | -40~ + 85 | σ |

210189

7.2 DC電気的特性

TA = -40°C \sim + 85°C , V_{CC} = 5V \pm 10%, V_{SS} = 0V

| 記号 | 項 目 | 測定条件 | 最小 | 標準 | 最大 | 単位 |
|------------------|-------------------------|--|----------------------|----|-----------------------|-----|
| VIL | 低レベル入力電圧 | | -0.5 | - | 0.8 | V |
| VIH | 高レベル入力電圧 | | 2.2 | | V _{CC} + 0.5 | V |
| Vol | 低レベル出力電圧 | I _{OL} = 2.5mA | - | - | 0.45 | ÷ v |
| Voht | 高レベル出力電圧 | i _{OH} = -400μA | 2.4 | | _ | V |
| V _{OH2} | 高レベル出力電圧 | ί _{OH} = -100μA | V _{CC} -0.8 | _ | - | V |
| lic | 入力リーク電流 | 0≤V _{IN} ≤V _{CC} | - | _ | ± 10 | μА |
| ILO | 出力リーク電流 (高インピーダンス状態) | 0≤ V _{OUT} ≤ V _{CC} | _ | _ | ± 10 | μА |
| IDAR | ダーリントン駆動電流 | $V_{EXT} = 1.5V$ $R_{EXT} = 1.1k\Omega$ | -1.0 | _ | -5.0 | mA |
| I _{CC1} | 電源電流 (動作時) | I / Ocycle Time 1µsec | - | - | 5.0 | mA |
| I _{CC2} | 電源電流 (静止時) | $\overline{CS} \ge V_{CC}-0.2V$ $V_{IH} \ge V_{CC}-0.2V$ $V_{IL} \le 0.2V$ | - | _ | 10 | μА |

^{*}IDARは、全ポートの合計電流値が60mAを超えないこと 又1本あたり上記特性を越えないことが必要です。

210189

7.3 容量

TA = 25%, $V_{CC} = V_{SS} = 0V$

| 58 | 号 | 項 | B | 測 | 定 | 条 | 件 | 最小 | 標準 | 最大 | 単位 |
|------|---|-----|----|-----------------------|-----|---|---|----|----|----|----|
| CIN | | 入力 | 容量 | f _C = 1MHz | | | | | - | 10 | рF |
| CI/O | | 入出力 | 容量 | 非測定端子 | は接地 | ! | | | - | 20 | pF |

TMPZ84C015BF-6, TMPZ84C015BF-8 TMPZ84C015BF-10, TMPZ84C015BF-12

TLCS-Z80 マイクロプロセッサ

1. 概要と特長

TMPZ84C015Bは、TLCS-Z80 MPUを核としてカウンタタイマサーキット(CTC), シリアルI/O ポート(SIO), パラレルI/O ポート(PIO), クロックジェネレータ/コントローラ (CGC), ウォッチドッグタイマ (WDT)など周辺機能を内蔵した高機能CMOS 8 ビットマイクロプロセッサです。

TMPZ84C015Bは、TLCS-Z80シリーズの基本アーキテクチャには手を加えておりませんので、従来のソフトウェア資産や開発ツールがそのまま使用できます。

TMPZ84C015Bは、NEW CMOS プロセスを使用し、標準の100ピンミニフラットパッケージにパッケージングしましたので、システムの小型化, 低消費電力に大きく寄与します。

TMPZ84C015Bは、高機能なシリアルI/Oポートやボーレイトジェネレータとして使用できるカウンタタイマサーキット、また制御用の応用には欠かせないウォッチドッグタイマなど内蔵していますので、通信アダプタなどの通信制御機器や小形化を要する各種制御機器など幅広い分野のシステムに応用できます。

- (1) TLCS-Z80シリーズのMPU+CTC+SIO+PIO+CGCやウォッチドッグタイマの機能内 ***
- (2) 高速動作可能 (6MHz, 8MHz, 10MHz動作, 12MHZ動作)
- (3) クロック発生回路内蔵 (CGC: クロックジェネレータ/コントローラ内蔵)
- (4) スタンドバイ機能内蔵(コントローラ内蔵)により4種類の動作モード選択可能 RUNモード (通常動作) IDLE1モード(クロック発振のみ継続) IDLE2モード(CTCによるウェイクアップが可能)
- STOPモード (クロック発振停止: スタンドバイ状態) (5) 広範囲な動作電圧: 5V±10%
- (6) 広範囲な動作温度: -40°C~+85°C

 $-40^{\circ}\text{C} \sim +70^{\circ}\text{C} (8\text{MHz}, 10\text{MHz} \times -999 \times 999)$

(7) 低消費電力

動作時 : (RUNモード)25mA TYP. (@6MHz),35mA TYP. (@8MHz),

45mA TYP. (@10MHz)

アイドル時 : (IDLE1モード) 1.5mA TYP. (@6MHz), 2mA TYP.(@8MHz),

 $2.5 \, \text{mA TYP.} \, \left(@10 MH_Z \right)$

(IDLE2 \pm - F) 11mA TYP. (@6MHz), 15mA TYP. (@8MHz),

19mA TYP. (@10MHz)

スタンバイ時: (STOPモード) 500nA TYP



(8) TLCS-Z80シリーズのSIOの機能を内蔵

2組の独立した全二重チャネルで非同期はもとより、同期式のバイト指向 (モノシンク、バイシンク)及びビット指向のHDLC, CCITT-X. 25のプロトコルをサポート。 CRC生成、チェック機能を内蔵。

1200Kビット/sec (6MHz), 1600Kビット/sec (8MHz)/2Mビット/sec (10MHz) までのデータ転送レートが可能。

(9) TLCS-Z80シリーズのCTCの機能を内蔵 4組の独立したチャネル内蔵。 独立にタイマモード/カウンタモードの設定が可能。 SIOのボーレイトジェネレータとしても使用可能。

(10) TLCS-Z80シリーズのPIOの機能を内蔵。

ハンドシェーク機能を持つプログラム可能な2組の独立した8ビット入出力ポートを内蔵


各ポートは、プログラムにより4種類の動作モード選択可能

モード0 (バイト出力モード) モード1 (バイト入力モード) モード2 (バイト入出力モード) モード3 (ビットモード)

- (11) ウォッチドッグタイマを内蔵。
- (12) プログラムによるデイジーチェーン割込み制御が可能。
- (13) ダイナミックRAMリフレッシュコントローラ内蔵。
- (14) TTL/CMOSコンパチブル。
- (15) 小形標準100ピンミニフラットバッケージに封入。
- (16) 東芝製リアルタイムエミュレータ (RTE80) 及び市販Z80 ICE使用可能 (TMPZ84C015Bをエバリュエータチップとして使用)。
- (17) 東芝製エバリュエータボードを装備。

2. ピン配置とピン機能

2.1 ピン配置 (上面図)



(注) *ICT端子は、TEST用端子ですので、外部では何も接続しないで下さい。

図2.1 ピン配置図

2.2 (A)ピン名称と機能(1/5)

| .Z (A) L | 2 (A) ヒン名称と機能 (1/5) | | | | | | |
|----------------|-------------------------|--------------|--|---|--|--|--|
| ピン名称 | ピン数 (番号) | ピン形態 | 楗 | 能 | | | |
| D0~D7 | 8 (82~89) | 入出力 3ステート | 8ビット双方向性データバスです。 | | | | |
| A00~A15 | 16 (91~100) (1~6) | 出 カ 3ステート | 16ビットのアドレスバスです。 メモリや入出力ポートのアドレス指 リフレッシュ期間中は、下位7ビッ スが出力されます。 | | | | |
| Mī | 1 (8) | 出 カ 3ステート | マシンサイクル1を示す信号です。 オペコードフェッチサイクルでMR ます。 2バイトのオペコード実行時には、 されます。 マスカブル割り込みアクノリッジ+ "0"が出力されます。 EV入力により高インピーダンス出力 | オペコードフェッチごとに出力 ナイクルでは IORQ 信号とともに | | | |
| RD | 1 (14) | 出 カ 3ステート | リード信号です。 MPUがメモリまたはI/Oからデータ とを知らせる信号です。 指定されたI/Oあるいはメモリのラ データバスに乗せMPUに読み取らせ BUSREQ入力により高インピーダンン | ・ データをこの信号でゲートし、 ます。 | | | |
| WR | 1 (13) | 出 カ 3ステート | ライト信号です。 指定したメモリあるいは、I/Oに格 に乗っている時出力されます。 BUSREQ入力により高インピーダンフ | | | | |
| MREQ | 1 (17) | 出 カ 3ステート | メモリリクエスト信号です。 メモリアクセスのための実行アドレ る時に"O"が出力されます。 また、メモリリフレッシュ期間中も れます。 | · · | | | |
| iorq | 1 (15) | 出 カ 3ステート | 入出カリクエスト信号です。 入出力動作で入出力のためのアドレス (A0〜A7)に乗っているときに"0"が1 は割り込みアクノリッジ時にMT信号 答ベクトルをデータバス上に乗せ す。 尚、TMPZB4C015BのCTC, PIO, SIOの プログラムで選択可能です。 | 出力されます。また、IORQ信号 とともに出力され、割り込み応 ても良いことをI/Oに知らせま | | | |
| IEO | † (71) | 出力 | 割込みイネーブル出力です。 デイジー チェーンにおいて、TMPZ 辺LSIの割込みを制御します。 IEI端子がHレベルでかつ、内蔵周辺L い場合のみHレベルになります。 | | | | |
| XTAL1 XTAL2 | 2 (65) (66) | 入 カ 出 カ | 水晶発振子接続端子です。 システムクロック (CLKOUT) 周波数0 を接続して下さい。 | の2倍の発振周波数を持つ発振子 | | | |

ピン名称と機能 (2/5)

| ピン名称 | ビン数 (番号) | ピン形態 | 梭 | ÁÉ |
|--------|-------------|----------------------------|--|--|
| CLKIN | 1 (69) | 入力 | 単相のクロック入力です。 クロック入力がDC状態 (*1"レベル 動作を停止し、そのときの状態を6 通常は、CLKOUTを接続しますが9 合はCLKINに外部クロックを入力し | R持します。 外部クロックで動作を行わせる場 |
| CLKOUT | 1 (68) | 出力 | 単相のクロック出力です。 STOPモードまたはIDLE1モードで CLKOUT出力を"0"に保持します。 RUNモードおよびIDLE2モードでは 他の周辺ICへのクロックとして使用 | はクロックを出力し続けます。 |
| RESET | 1 (9) | 入力 | リセット信号入力端子です。 TMPZ84C015Bの内部をリセットす STOP, IDLEモード時のスタンドバ 用されます。 | |
| ĪÑŤ | 1 (19) | 入出力 オープン ドレイン 出力付 | マスカブル割り込み信号です。 割り込みは内部のCTC部、SIO部、P す。ソフトウェアによって割込み "1"にセットされていれば受付けら INT端子は、通常ワイヤードオアで を外部に付加する必要があります。 STOP、IDLEモード時のスタンドバー 用されます。 | 許可用フリップフロップ (IFF) が れます。 で使用されるためプルアップ抵抗 |
| WAIT . | 1 (11) | 入力 | ウェイト要求信号です。 この信号によりMPUに対して指定で タの転送準備が出来ていないことを WAIT信号が"0"である限り、MPU | 知らせます。 |
| BUSREQ | 1 (10) | 入力 | バスリクエスト信号です。 BUSREQ信号は、MPUのアドレス/ RD, WRを高インピーダンス状態に BUSREQ信号は、通常ワイヤードオ アップ抵抗を外部に付加します。 | こすることを要求する信号です。 |
| BUSACK | 1 (12) | 出力 | バスアクノリッジ信号です。 BUSREQ信号を受けて、周辺LSIに データバス, MREQ, IORQ, RD, WF ことを知らせます。 | |
| HALT | 1 (18) | 出 カ 3ステート | ホールト信号です。 MPUがHALT命令を実行し、ホール す。 EV入力により高インピーダンス出力 | |
| RFSH | 1 (7) | 出力 | リフレッシュ信号です。 タイナミックメモリのリフレッシ 下位8ビットにのっているとき"0"だ 信号もアクティブ状態("0")になり EV入力により高インビーダンス出力 | が出力されます。この時、MREQ ます。 |

ピン名称と機能 (3/5)

| ピン名称 | ピン数 (番号) | ピン形態 | 機 | 能 |
|-------------------------------------|--------------|------------|---|--|
| CLK / TRG0 ~ CLK / TRG3 | 4 (81~78) | 入力 | 外部クロック/タイマトリガ入力です 4本のCLK/TRG端子があり、4組のチ 端子から入力されるアクティブな各 り)により、カウンタモードではダ リメント)され、タイマモードではダ アクティブなエッジを立上がりとする グラムで選択可能です。 | ャネルに対応しています。この エッジ (立上がりまたは立下が ウン カウンタの内容が-1 (デク マイマ動作が起動されます。 |
| ZC/TO0 ~ ZC/TO3 | 4 (74~77) | 出力 | ゼロカウント/タイマアウト出力です タイマ モード、カウンタ モードのど ダウン カウンタの値がゼロになると されます。 | ちらかのモードにおいても、 |
| IEi | 1 (72) | 入力 | 割り込みイネーブル入力です。 デイジーチェーンにおいて、上位の原 ます。015Aがデイジーチェンの最上 て下さい。 | 周辺LSIの割り込みの有無を示し 位に位置する場合は、pull upし |
| NMI | 1 (63) | 入力 | ノンマスカブル割込み要求信号です。 この割込み要求は、マスカブル割込み 可用フリップコロップ (IFF) の状態にf STOP, IDLEモード時のスタンドバイ 用されます。 | 衣存しません。 |
| EV | 1 (67) | λ カ | エバリュエータ用信号です。(通常は "1"を入力することによりM1, HALT, 出力となります。 TMPZ84C015をエバリュエータチ EV="1", BUSREQ="0"として1マシン 的に切り離れ(高インピーダンス) の指示に従い動作します。切り離れる D7, MREQ, IORQ, RD, WR, M1, HAL 路により切り離す必要があります。 TMPZ84C0158をエバリュエータチ・ エータボード、アダプタボードを用意 | RFSH端子が高インピーダンス ップとして使用するには、 ンサイクル実行後MPU部が電気 他のMPU (ICEなどのMPU) から MPU部の信号はA00-A15, D0- T, RFSHでBUSACKは外付け回 ップとして使用するエパリュ |
| A7RF | 1 (70) | 出力 | 1ビットの補助アドレスパスです。 アドレスパスのビット7(A7)と同じ値 レッシュ期間中はアドレスパスの下値 目)8ビットのリフレッシュアドレス低 ドレスを出力します。 | 立7ビットと連結した(8ビット |
| ASTB | 1 (21) | 入力 | ボートA用ストローブ入力です。 ポートAと外部回路とのハンドシェイ 味は、動作モードにより異なります。 | |
| BSTB | 1 (61) | እ ታ | ポートB用ストローブ入力です。 ポートBと外部回路とのハンドシェイ は、ASTBと同じです。ただし、ポー ますので注意が必要です。(PIO部基本 | トAがモード2のときは異なり |
| ARDY | 1 (20) | 出力 | ボートA用レディ出力信号です。 ボートAと外部回路とのハンドシェイ 味は動作モードにより異なります。 (F | |

ピン名称と機能 (4/5)

| ピン名称 | ピン数 (番号) | ピン形態 | 機 | #E |
|------------------|---------------|--------------|---|--|
| BRDY | 1 (62) | 出力 | | ェイク時に使用します。信号の意味 トAがモード2のときは異なります タイミング参照) |
| PA0~PA7 | 8 (29~22) | 入出力 3ステート | ポートデータA信号です。 ポートAと外部回路との間でデー | タの転送を行います。 |
| PBO~PB7 | 8 (53~60) | ズ出カ 3ステート | ポートデータB信号です。 ポートBと外部回路との間でデータ | タの転送を行います。 |
| W/RDYA W/RDYB | 2 (30, 52) | 出力 | て使用できます。 "ウェイト"としてプログラムしけ付ける用意が出来ていない場けっようトを要求します。 "レディ"としてプログラムした1 | よび ウェイトまたは、レディ信号とし た場合、MPUに対してデータを受 合"0"でアクティブとなりMPUに 場合、DMAに対してデータキャラ る場合、"0"でアクティブとなり |
| SYNCA SYNCB | 2 (31, 51) | 入出力 | 同期信号です。 非同期受信モードの場合、CTSやD 外部同期モードの場合入力、内部 す。 | CDと同様な入力端子となります。 81同期モードの場合出力となりま |
| RxDA RxDB | 2 (32, 50) | 入力 | シリアル受信データです。 | |
| RXCA RXCB | 2 (33, 49) | 入力 | 受信クロック信号です。 非同期モードの場合、プログラム X16, X32, X64の受信クロックを追 | 、により、データ転送レートのX1, 選ぶことが出来ます。 |
| TXCA TXCB | 2 (34, 48) | 入力 | 送信クロック信号です。 非同期モードの場合、プログラム X16, X32, X64の送信クロックを追 | により、データ転送レートのX1, 選ぶことが出来ます。 |
| TXDA TXDB | 2 (35, 47) | 出力 | シリアル送信データです。 | |
| DTRA DTRB | 2 (36, 46) | 出力 | トランスミッタをイネーブルにも | |
| RTSA RTSB | 2 (37, 45) | 出力 | 送信要求信号です。 シリアルデータを送信する場合"0 つまり送信を行いたい時、その信 シーバをイネーブルにします。 | |

ピン名称と機能 (5/5)

| C > 10 10 1 | | <u> </u> | | |
|--------------|---------------|----------|---|---|
| ピン名称 | ピン数 (番号) | ピン形態 | 機 | AE |
| CTSA CTSB | 2 (38, 44) | 入力 | 送信可能信号です。 この端子が"0"であると、この信号を 夕送信を受け付けられることを示しま つまり受信できる状態にあれば、相手 し相手側のトランスミッタをイネーフ 受信できる状態になければ、非アク ミッタからの送信を抑えることができ | す。 - 側のこの信号をアクティブに 「ルにします。 ティブにし、相手側トランス |
| DCDA DCDB | 2 (39, 43) | 入力 | データキャリアディテクト信号です。 この端子が"0"であると、シリアルテ 来ます。 つまりデータを送信したい時、相手側 相手側のレシーバをイネーブルにしま | '一タの受信をイネーブルに出 のこの信号をアクティブにし |
| *ICT | 2 (40, 42) | 出力 | TEST用端子です。 オープン状態で使用して下さい。 | |
| WDTOUT | 1 (73) | 出力 | ウォッチドッグタイマの出力です。 外部で接続する端子により出力するパ | ルス幅が異なります。 |
| vcc | 2 (41, 90) | | 電源端子 (+5V) です。 | |
| vss | 2 (16, 64) | | GND端子 (0V) です。 | |

100289

2.2 (B) TMPZ84C015B 内部I/O アドレスマップ


| 内部I/O | チヤンネル | 1/0 アドレス |
|---------------------------------|--|----------|
| | ch 0 | # 10 |
| CTC | ch 1 | # 11 |
| (カウンタ タイマ) | ch 2 | # 12 |
| | ch 3 | # 13 |
| | ch A 送信/受信 バッファ | # 18 |
| SIO | ch A コマンド/ステータス レジスタ | # 19 |
| (シリアル I/O) | ch B 送信/受信 バッファ | # 1A |
| | ch B コマンド/ステータス レジスタ | # 1B |
| | Aポートデータ | # 1C |
| PIO | Aポートコマンド | # 1D |
| (パラレル I/O) | Bポートデータ | # 1E |
| | Bポートコマンド | # 1F |
| ウォッチドッグタイマ/スタン ドバイ モード設定レジスタ | WDTER, WDTPR, HALTMR | # F0 |
| ウォッチドッグタイマー コマンド レジスタ | クリアーコマンド (4E _H) ディセーブルコマンド (B1 _H) | # F1 |
| ディジーチェーン割込み優先 順位設定レジスタ | bit2~bit0のみ使用 | # F4 |

2

3. 動作説明

3.1 全体ブロック図及び各部の動作概説

3.1.1 全体ブロック図





3.1.2 各部の動作概説

TMPZ84C015Bは、大きく分けてプロセッサ部(以下MPU部と呼ぶ)とカウンタ タイマサーキット部(以下CTC部と呼ぶ),直列入力/出力コントローラ部(以下SIO部と呼ぶ),並列入出力コントローラ部(以下PIO部と呼ぶ),ウォッチドッグタイマ部(以下WDT部と呼ぶ)およびクロックジェネレータ/コントローラ部(以下CGC部と呼ぶ)に分けることが出来ます。

- MPU部には、当社TLCS-Z80 MPU:TMPZ84C00Aの機能および端子を全て具備しており、完全にTLCS-Z80マイクロプロセッサとしての役割を全うします。
- CTC部には、当社TLCS-Z80 CTC: TMPZ84C30Aの機能を持っておりTLCS-Z80周辺LSIとしての動作を行うのに必要な端子を備えております。
 4つの独立したタイマチャネルは、内部でI/Oアドレスが指定されています。
- SIO部は、当社TLCS-Z80 SIO: TMPZ84C43Aの機能を持っておりTLCS-Z80周辺 LSIとしての動作を行うのに必要な端子を備えています。 2つの独立したシリアルチャネルは、内部でI/Oアドレスが指定されています。
- PIO部は、当社TLCS-Z80 PIO:TMPZ84C20Aの機能を持っておりTLCS-Z80周辺 LSIとしての動作を行うのに必要な端子を備えております。 2つの独立したパラレルポートは、内部でI/Oアドレスが指定されています。
- WDT部は、制御用の応用には欠かせない1チャネルウォッチドッグタイマおよび リード/ライト可能なウォッチドッグタイマコントロールレジスタを内蔵していま す。
 また、各部の割込み優先順位を決定するレジスタが内蔵されており、プログラムで

また、各部の制込み優先順位を決定するレンスタが内蔵されており、プログラムでのデイジーチェーン割込みの優先順位が可能です。また、TMPZ84C015Bの内部と外部に追加する周辺LSIとのデイジーチェーン割込みを形成するのに必要なIEI、IEO端子も備えております。

- CGC部は、このLSI全体をコントロールする4種類の機能を持っておりRUNモード、IDLE1モード、IDLE2モード、STOPモードがプログラムで選択出来ます。また、CGC部から出力されるCLKOUT端子とCGC以外に供給するCLKIN端子の2つを持っているためCGC部を使用しないで外部回路で作ったクロックをCLKIN端子に入力して使用できます。

 以下CGC部の4種類の機能についてCLKOUT端子も接続した場合について無力に対して
 - 以下CGC部の4種類の機能についてCLKOUT端子を接続した場合について簡単に説明します。
- RUNモードは、CGC部で発生したクロックを内部及び他の周辺LSIに供給しプログラムによる通常のマイコン動作を行える状態を言います。
- IDLE1モードは、クロック発振は行われていますが、TMP284C015B内部及び他の 周辺LSIへのクロック供給を行わず、システムの消費電力を低減しかつ再起動時間 を短く出来ます。

- IDLE2モードは、クロック発振が行われ、CLKOUT端子にクロックが出力されます。TMPZ84C015B内部のCTC部のみにクロックが供給されるのでCTC部によるウェイクアップが出来ます。またIDLE1と同様にシステムの消費電力を低減しかつ再起動時間を短く出来ます。
- STOPモードでは、クロック発振も行わずシステムを完全に停止させることが出来ます。このモードではCMOS特有の極めて低い消費電力で内部のデータを保持させつつシステムの再起動を待つ事が出来ます。

なお、これらのモードは、MPUがHALT命令を実行したときのみ実現されます。 この他TMPZ84C015Bには、エバリュエータチップとしての機能を持たせるため BUSREQ端子と一緒に使用しMPU部分を高インピーダンスとして切離すためのEV 端子を用意しています。

この2つの端子によりTMPZ84C015B内のMPU部を電気的に切離しICE (インサーキットエミュレータ)からの信号によってエミュレーション作業を行うことが出来ます。この場合TMPZ84C015D内のMPU部はEV端子="1",BUSREQ="0"として1マシンサイクル実行後MPU部からの指示に従い動作します。

ここで切離されるMPU部の信号はA00-A15, D0-D7, MREQ, IORQ, RD, WR, MI, HALT, RFSHでBUSACKは外付け回路により切離す必要があります。

3.2 CPU部説明

ここではTMPZ84C015BのCPU部のシステム構成について説明します。尚、CPU部の詳細な説明は単体Z80CPUの説明部を参照して下さい。

3.2.1 CPU部ブロック図

図3.2.1にCPU部のブロック図を示します。




図3.2.1 CPU部ブロック図

3.3 CGC部動作説明

ここでは、クロックジェネレータ/コントローラ部 (CGC部) のシステム構成と機能および基本動作について説明します。

3.3.1 CGC部ブロック図

図3.3.1に内部構成の概要ブロック図を示します。




図3.3.1 CGC部ブロック図

3.3.2 CGC部システム構成

CGC部の内部は、おおよそ図3.3.1のような構成になっています。

外部発振子より入力された波形は、内部発振器及び分周器により発振後分周されクロック用の方形波に変換されます。クロックはコントロール回路、カウンタにより制御され、外部に出力されます。

この節では、CGC部の以下の主要構成要素および機能について説明します。


(1)クロックの発生

(2)動作モード

[1] クロックの発生

CGC部は発振回路を内蔵しており、外部端子 (XTAL1, XTAL2) に発振子を接続することによって容易に所要のクロックを作ることができます。このCGC部では発振周波数の2分の1の周波数のクロックが出力されます。

図3.3.2に発振子の接続例を示します。






図3.3.2 (a) 発振子の接続例

図3.3.2 (b) 発振子等価回路

(1) 水晶振動子を使用する場合は次の特性のもの,又は東京電波 "MR8000-C20"または "MR8000-C14"(発振周波数8MHz), "MR12000-C20"または "MR12000-C14"(発振周波数12MHz)を使用して下さい。

| | | 発振周波数 | C _{IN} | Cout | 水晶/ | 「ラメータ | (Typ.) | ドライブレベル | 湖定回路条件 | | |
|-------------|---------|-------|-----------------|------|---------------------|---------------------|--------------------|-----------|--------------|--------------|--|
| 水晶振動子名称 | 保持器 | (MHz) | (pf) | (pF) | C ₁ (pf) | C ₀ (pF) | R ₁ (Ω) | Typ. (mW) | 負荷容量 (pF) | 負性抵抗 (KΩ) | |
| MR8000-C20 | | 8 | 22 | 33 | - | 4.00 | 30.0 | - | _ | | |
| MR8000-C14 | 1 [| 8 | 20 | 20 | 0.0189 | 3.87 | 6.0 | 0.5 | 12.67 | 1.6 | |
| MR12000-C20 | HC-49-U | 12 | 33 | 33 | _ | 4.00 | 25.0 | _ | _ | | |
| MR12000-C14 | (TR-49) | 12 | 20 | 20 | 0.0190 | 3.81 | 6.9 | 0.5 | 12.55 | 1.2 | |
| MR16000-C14 | | 16 | 20 | 20 | 0.0197 | 4.00 | 5.7 | 0.5 | 12.20 | 0.65 | |
| MR20000-C14 | 1 1 | 20 | 20 | 20 | | 4.00 | 25.0 | 0.5 | 14.00 | | |

(注) 測定回路条件の負荷容量は、ストレーキャパシタは含まれません。

110691

(2) セラミック振動子を使用する場合は、村田製作所 "CSA8.00MT100" または "CST8.00MT" (発振周波数8MHz), "CSA12.0MT100" または "CST12.0MT" (発振周波数12MHz) かこれらと同等の特性のものを使用して下さい。

| セラミック振動子名称 | 発振周波数 (MHz) | C _{IN} (PF) C _{OUT} (PF) |
|-----------------|-------------|--|
| CSA8.00MT100 | 8 | 30 30 |
| CST8.00MT | 8 | 外付け容量は不用 |
| CSA12.0MT100 | 12 | 30 30 |
| CST12.0MT | 12 | 外付け容量は不用 |
| CSA20.00M × 040 | 20 | 5 5 |

(注) CST8.00MT100及びCST12.0MT100は、外付け容量が不要なタイプです。

11069

[2] 動作モード

CGC部には、RUNモード、IDLE1モード、IDLE2モード、STOPモードの4種類の動作モードを制御する機能があります。これらのうちいずれか1つをモード設定レジスタ (#F0:ビット4、ビット3:HALTMR)により選択出来ます。これらの動作モードは、MPUがホールト命令実行時に有効となります。MPUはホールト命令をフェッチすると、HALT信号に"0"を出力し、ホールト状態に入ったことを知らせます。

この信号により、ホールト命令実行以後、CGC部は、設定されたいずれかのモードの動作を行います。

表3.3.1に各モードの動作を示します。

表3.3.1 CGC動作モード

| ホールトモート (#F0:HA | - | 動作モード | 各モードの動作内容 |
|--------------------|--------------|----------|---|
| ビット4 | ビット3 |] | |
| 0 | 0 | IDLE1モード | 内部発振器のみ動作し、外部へのクロック供給を停止します。クロック出力(CLKOUT)は"0"を保持します。 |
| 0 | 1 | IDLE2Ŧ-ド | 内部発振器の動作を継続し外部へのクロック (CLKOUT)も継続します。 CLKOUT端子とCLKIN端子を接続した場合CTC部への みクロック(CLKOUT)の供給を継続します。 |
| 1 | 0 | STOPモード | 内部動作をすべて停止します。クロック出力 (CLK)は "0"を保持します。 |
| 1 | 1 | RUNモード | 外部へのクロックの供給を継続します。 |

130289

IDLE1モード、IDLE2モード(以下IDLEモードと呼ぶ) およびSTOPモードでの クロック停止状態からのリスタートは、リセット(RESET信号), マスカブル割込み 受付け (INT信号) 又はノンマスカブル割込み受付け (NMI信号) によって行われます。

[3] リスタート時のウォーミングアップ時間 (STOPモードからのリスタート)

CPUはホールト状態を割込み受付けによって解除すると、つぎは割込み処理の実行へと移ります。したがってCGCはSTOPモードでNMIまたはINTのリスタート信号によってクロックをリスタートする場合には、その発振が十分安定してから外部へ供給する必要があります。CGCは内部カウンタを動作させることにより安定周波数に達するに充分なウォーミングアップ時間をつくります。発振周波数を分周した内部カウンタ出力の立上がりでウォーミングアップを終え、クロック出力を開始します。ウォーミングアップ時間は、外部に接続される発振子の2**14分周した時間です。

図3.3.3に内部カウンタ部のブロック図、表3.3.2に発振周波数とウォーミングアップ時間の関係を示します。

なお、RESET信号によるリスタートの場合には、パワーオン時にすばやい動作を 行うためにウォーミングアップ動作はしません。この場合には、RESET信号の幅を十 分に取り、ウォーミングアップ時間を作って下さい。




図3.3.3 内部カウンタ部のブロック図

表3.3.2 ウォーミングアップ時間


| カウンタ出力 | ゥ | ウォーミングアップ時間 | | | | | | | | | | | |
|--------|----------|---------------|--------------|--|--|--|--|--|--|--|--|--|--|
| 2**15 | 2**14/fc | fXTAL = 12MHz | fXTAL = 8MHz | | | | | | | | | | |
| | 2**14/1C | 2.7 ms | 4 ms | | | | | | | | | | |

*fc = f_{XTAL} / 2 130289

3.3.3 CGC部状態遷移図と基本タイミング

この節ではCGC部の動作時の状態遷移および基本タイミングについて説明します。

[1] 状態遷移図





[2] 基本タイミング

ここではCGC部の基本タイミングについて説明しますがわかりやすく説明するためにCGC部のクロッ出力端子(CLKOUT)とクロック入力端子(CLKIN)を接続した場合について説明します。

(1) ホールト命令実行時の動作

MPUがホールト命令を実行した時の各モードの基本タイミングを説明します。 MPUはホールト命令 (HALT) オペコードフェッチサイクル (M1) のT4ステートの立下がりに同期してHALT信号を"0"にします。この信号によりCGCは、MPUがホールト状態に入ることを検知します。

(a) RUNモード (#F0:ビット4=1, ビット3=1:HALTMR)

図3.3.5にRUNモードでの基本タイミングを示します。

CGCはRUNモードでは、MPUがホールト状態でもクロック外部に供給し続けます。したがって、MPUは、ホールト状態中、NOP命令を実行し続けます。メモリアドレスのリフレッシュが必要なシステムではこのモードを使用します。




図3.3.5 RUNモードのタイミング

(b) IDLE1モード(#F0: ビット4=0 ビット3=0: HALTMR), IDLE2モード(#F0: ビット4=0, ビット3=1: HALTMR)及びSTOPモード(#F0: ビット4=1, ビット 3=0)

図3.3.6にIDLEモードおよびSTOPモードでの基本タイミングを示します。これらのモードでは、HALT信号とホールト命令の次のMI信号によってT4ステートの"0"の状態でクロック出力を停止します。

ただし、STOPモードの場合はCGCの内部発振器も停止します。




図3.3.6 IDLE/STOPモードのタイミング

(2) 各モードからのクロック出力再開

IDLEモードまたはSTOPモードでのクロック停止状態は次のいずれかに"0"を入力 することによって再開します。(但しここはクロック出力の再開の説明を行っている だけですのでシステムとしての再起動は、3.3.4項を参照して下さい。)

- INT (レベルトリガ入力)
- NMI (エッジトリガ入力)
- RESET (レベルトリガ入力)

(a) IDLEモードからのクロック出力再開

図3.3.7(a) にIDLE1モードでのクロック出力停止状態からの出力再開シーケンスの基本タイミングを示します。IDLEモードでの再開では、クロック出力停止中も内部発振器が動作しているので比較的短い遅れ時間でクロック出力が再開されます。




図3.3.7(a) クロック停止状態からのリスタートシーケンスのタイミング (IDLE1モード)

(b) STOPモードからのクロック出力再開

図3.3.8にSTOPモードでのクロック出力停止状態からのリスタートシーケンスの基本タイミングを示します。INTまたはMNI信号に"0"を入力することによってリスタートを行う場合は、内部カウンタによって自動的にウォーミングアップ時間がつくられます。

なお、RESET信号によるリスタートの場合には、ウォーミングアップ動作は行わず即発振を再開します。




図3.3.7 (b) クロック停止状態からのリスタートシーケンスのタイミング(IDLE2モード)




図3.3.8 クロック停止状態からのリスタートシーケンスのタイミング (STOPモード)

3.3.4 MPU部とのかかわり

ここではCGC部とMPU部のかかわりについてホールト解除動作を中心に説明します。

[1] RESET信号

図3.3.9 に、MPU とCGC のRESET 信号を共用したTMPZ84C015Bの場合の STOPモードからのリスタートタイミング例を示します。

MPUにリセットをかけるためには、安定なクロックで少なくとも3クロック間RESET信号を"0"にしていなければなりません。また、MPUはRESET信号が"1"になると少なくとも2Tステートのダミーサイクル後ホールト状態を解除し、0000H番地から命令を実行します。

STOPモードでRESET信号によりクロック出力をリスタートする場合、ウォーミン

グアップ時間決定用の内部カウンタは動作しません。

したがって内部発振器再起動直後の不安定なクロック出力によりMPUが正しく再開しない場合又、パワーオン時の水晶発振の安定性なども考慮し、MPUに確実にリセットがかかるように十分な期間RESET信号を"0"に保つ必要があります。




図3.3.9 RESET信号によるクロックリスタートタイミング例

[2] 割込み信号によるホールト解除

CGCはIDLEおよびSTOPモードから、INTまたはNMI信号の入力によりクロック出力を再開し、そのクロック入力によりMPUは動作を開始します。ただし、クロック出力後はMPUはまだホールト状態であり、NOP命令を実行します。ホールト状態を解除するためにはMPUに割込み信号 (INTの場合を最低1命令実行分入力しておかねばなりません。

MPUの割込み検出タイミングは各命令 (ホールト状態時はNOP命令) の最終クロックの立上がりです。

(1) ノンマスカブル割込み (NMI) 使用の場合

MPUのノンマスカブル割込みはエッジトリガ入力であり、MPU内部にフリップフロップ (F/F)があります。この内部NMI F/Fの状態が命令の最終クロックの立上がりでサンプリングされます。したがって、短いローアクティブ (*0")のパルスが割込み検出タイミング以前に入力されていれば受付けられます。TMPZ84C015BのNMI入力はCGC部を経由してMPUのNMI入力に接続されていますが、同じ動作をします。(図3.3.10参照)

(2) マスカブル割込み (TNT) 使用の場合

マスカブル割込みでは、INT入力信号の"0"の検出以前にプログラムでマスカブル割込み許可用フリップフロップ (IFF)を"1"にセットしておかなければなりません。

又、CGC部にINT信号が受け付けられクロックの供給を再開しても1命令 (NOP命令) 実行終了までINT信号を入力しておかなければ割込みは受け付けられません。 又、CGC部にINT信号が受け付けられクロックの供給を再開しても1命令 (NOP命令) 実行終了までINT信号を入力しておかなければ割込みは受け付けられません。 図3.3.10に割込み信号によるホールト解除のタイミングを示します。




図3.3.10 割込み信号によるホールト解除のタイミング

3.7 スタンドバイ機能

TMPZ84C015Bは、HALT命令を実行するとホールトモード設定レジスタ (#F0:ビット4, ビット3: HALTMR) の内容により、RUN, IDLE1, IDLE2, STOPモードのいずれかになります。 (ただしRESET端子によるリセット動作直後はRUNモードに設定されます。)

これらの設定方法は下記のとおりです。

尚、各モードの説明及びタイミングについては、3.3CGC部の動作説明を参照して下さい。

ホールトモード設定レジスタは、I/Oアドレス領域のF0番のビット4, ビット3に割付けられています。

これらホールトモードからの解除は、割込み (\overline{NM} 端子によるノンマスカブル割込みと \overline{INT} 端子によるマスカブル割込み)と \overline{RESET} 端子によるリセットによって行われます。

マスカブル割込みでMPUがEI状態 (EI命令を実行後) 又はノンマスカブル割込みで割込みが受付けられ、割込み処理を開始します。

ー方マスカブル割込みでMPUがDI状態(リセット後及びDI命令を実行後)なら HALT命令(実際は、NOP命令)を実行後もとのホールトモードに再び入ります。

3.7.1 ホールトモードの設定

プログラム暴走によるホールトモードの誤設定によるウォッチドッグタイマの動作 停止防止のため2重構造のコントロールになっています。

ホールトモードの設定は、ホールトモード設定レジスタ (HALTMR) とホールトモードコントロールレジスタ (#F1:ビット 7~ビット: HALTMCR) の2つのレジスタにより設定されています。

図3.7.1にホールトモードコントロールレジスタ (HALTMCR) の内容、図3.7.2にホールトモード設定レジスタ (HALTMR) の内容を示します。




図3.7.2 ホールトモード設定レジスタ

図3.7.3にCLKOUT端子とCLKIN端子を接続した場合のホールト時の各部の状態を示します。

| モード | CGC 発振器 | CPU | стс | PIO | SiO | ウォッチドッグ タイマ (WDT) | CLKOUT 端子 |
|-------|------------|-----|-----|-----|-----|----------------------|--------------|
| IDLE1 | 0 | × | × | × | × | × | × |
| IDLE2 | 0 | × | 0 | × | × | × | 0 |
| STOP | × | × | × | × | × | × | × |
| RUN | 0 | 0 | 0 | 0 | 0 | 0 | 0 |

○……動作継続 ×……動作停止 (条件: CLKOUT端子とCLKIN端子を接続)

図3.7.3 ホールト時の各部の状態

尚、CLKIN端子よりクロックを入力する(CGC部の発振器を使用しない)場合のホールトモードはRUNモードを設定して下さい。

3.7.2.ホールトモード設定手順

ホールトモードは、リセット後RUNモードとなっていますが、新しくモードを設定する場合のプログラム手順を図3.7.4に示します。



3.8 ウォッチドャッグタイマ (暴走検出用タイマ)

ウォッチ ドッグ タイマ (WDT) は、MPU暴走による誤動作を検出し正常動作にもどす働きをするタイマです。

3.8.1 ウォッチ ドッグ タイマ部ブロック図

WDTのブロック図を図3.8.1に示します。




図3.8.1 ブロック図



3.8.2 ウォッチ ドッグタイマの設定

(1) ウォッチドッグタイマの許可:ウォッチドッグタイマイネーブルレジスタ(#F0:ビット7:WDTER)とウォッチドッグタイマ周期レジスタ(#F0:ビット6,ビット5:WDTPR)の2つのレジスタを設定します。





図3.8.2 ウォッチ ドッグ タイマ許可設定

(2) ウォッチドッグタイマの禁止:ウォッチドッグタイマイネーブルレジスタ (WDTER)をディセーブル後ウォッチドッグコントロールレジスタ(#F1:ビット7~ビット0:WDTER)にデータ'B1'を書込むと設定されます。

これはプログラム暴走によるウォッチ ドッグ タイマの動作停止の誤設定防止のために2重構造のコントロールになっています。



130289

図3.8.3 ウォッチ ドッグタイマ禁止設定

(3) ウォッチ ドッグ タイマクリア:ウォッチ ドッグ タイマコントロールレジスタ (WDTCR)にデータ '4E' を書込むことにより行われます。



図3.8.4 ウォッチ ドッグ タイマのクリア

130289




図3.8.4 ウォッチ ドッグ タイマ設定レジスタの読出し

3.8.3 ウォッチ ドッグ タイマ出力 (WDTOUT端子)

ウォッチ ドッグ タイマをイネーブルにして使用するとウォッチ ドッグ タイマ周 期レジスタ (WDTPR) で指示された時間経過後WDTOUT端子に "0" レベル信号を出力 します。

出力されるパルス幅は、WDTOUT端子の接続方法により次の2通りです。

- (1) WDTOUT端子をRESETに接続した場合: 5TcC(TcC:基本クロック)の"0"レベルのパルスを出力します。
- (2) RESET端子に以外に接続した場合:ソフトウェアによるウォッチ ドッグ タイマ のクリア又は、RESET端子によるリセットが起るまで"0"レベルを出力し続けます。

3.9 割込み優先順位

TMPZ84C015B内部のCTC部, SI0部, PI0部, の割込み優先順位を決定するプログラマブルな割込み優先順位レジスタ (#F4:ビット2~ビット0:INTPR)を内蔵しています。

3.9.1 割込み優先順位の設定

各部のデイジーチェーン割込みの優先順位の決定を行うレジスタです。




図3.9.1 割込み優先順位レジスタ (INTPR)

130289

[例] F4番地 (INTPR) に '101' を書込んだ時各部のデイジーチェーンの割込み優先順位は図 3.9.2のようになります。




図3.9.2 デイジーチェーン

4 電気的特性 (TMPZ84C015BF-6/BF-8/BF-10/BF-12)

4.1 最大定格

| 記号 | 項 目 | 定格 | 単位 |
|------------------|------------------|--|----|
| Vcc | 電源電圧 | -0.5~ + 7.0 | ٧ |
| ViN | 入力電圧 | -0.5~Vcc + 0.5 | ٧ |
| PD | 消費電力 (TA ≈ 85°C) | 250 | mW |
| TSOLDER | 半田付温度 (10sec) | 260 | °C |
| T _{STG} | 保存温度 | -55~125 | °C |
| T _{OPR} | 動作温度 | TMPZ84C015BF-6/-8; -40~85 TMPZ84C015BF-10/-12; -40~70 | °C |

110691

4.2 DC電気的特性 (1/2)

 $\begin{array}{l} TMPZ84C015BF\text{-}6/\text{-}8\,(T_{OPR}\!=\!-40^{\circ}\text{C}\!\sim\!+85^{\circ}\text{C},\,V_{cc}\!=\!5\text{V}\pm10\%,\,V_{SS}\!=\!0\text{V}) \\ TMPZ84C015BF\text{-}10/\text{-}12\,(T_{OPR}\!=\!-40^{\circ}\text{C}\!\sim\!+70^{\circ}\text{C},\,V_{cc}\!=\!5\text{V}\pm10\%,\,V_{SS}\!=\!0\text{V}) \end{array}$

| 12 号 | 項 | 目 測定条件 | 最小 | 標準 | 最大 | 単位 |
|--------------------|----------------------------|--------------------------|----------------------|----|-----------------------|----|
| V _{ILC} | クロック低レベル 入力電圧 (CLKIN) | | -0.3 | - | 0.6 | v |
| V _{IHC} . | クロック高レベル 入力電圧 (CLKIN) | | V _{CC} -0.6 | | V _{CC} + 0.3 | v. |
| Volc | クロック低レベル 出力電圧 (CLKOU) | lloι = 2 0mΔ | - | - | 0.6 | ٧ |
| V _{OHC} | クロック高レベル 出力電圧 (CLKOUT | 11011 m - 2 ftm A | V _{CC} -0.6 | _ | _ | ٧ |
| VIL | 低レベル入力電圧 (XTAL1, RESETを | 余〈) | -0.5 | - | 0.8 | v |
| ViH | 高レベル入力電圧 (XTAL1, RESETを | 余〈) | 2.2 | | Vcc | V |
| VILR | 低レベル入力電圧 (RESET入力) | | -0.5 | - | 0.45 | ٧ |
| VIHR | 高レベル入力電圧 (RESET入力) | | V _{CC} -0.6 | | V _{CC} | ٧ |
| VoL | 低レベル出力電圧 (クロックを除く) | I _{OL} = 2.0mA | _ | | 0.4 | ٧ |
| V _{OH1} | 高レベル出力電圧 (クロックを除く) | I _{OH} = -1.6mA | 2.4 | - | _ | v |
| V _{OH2} | 高レベル出力電圧 (クロックを除く) | l _{OH} = -250μA | V _{CC} -0.8 | - | - | ٧ |

DC電気的特性 (2/2)

| 記号 | 項 目 | 測定 | 条件 | 最小 | 標準 | 最大 | 単位 |
|------------------|------------------------|--|-------------------------|----------------|-----|------|-----|
| ILI | 入力リー ク電流 | VSS S VINS VC | с | - | - | ± 10 | μΑ |
| lo | フローティング時の 3ステート出力電流 | V _{SS} ≤ V _{OUT} ≤ \ | /cc | _ | - | ± 10 | μΑ |
| | | V _{CC} = 5V fCLK = (注1) V _{IHC} = V _{IH} = | BF-6 | · _ | 25 | 35 | mA |
| I _{CC1} | 電源電流 (動作時) | V _{CC} -0.2V | BF-8 | - | 35 | 45 | mA |
| | | V _{ILC} = VIL = 0.2V | BF-10 | _ | 45 | 55 | mA |
| | | | BF-12 | - | 55 | 65 | mA |
| lccz | 電源電流 (静止時) | V _{CC} = 5V fCLK = (注2) V _{IHC} = V _{IH} = V _{CC} -0.2V V _{ILC} = V _{IL} = 0.2V | BF-6 /BF-8 /BF-10 | | 0.5 | 50 | μА |
| | 電源電流 (アイドル時: | V _{CC} ≈ 5V fCLK = (注1) V _{IHC} = V _{IH} = | BF-6 | _ | 1.5 | 3 | mA |
| іссз | () 1 F 70 Hg. | V _{CC} -0.2V V _{ILC} = VIL = | BF-8 | _ | 2 | 4 | φA |
| | | 0.2V | BF-10 | | 2.5 | 5 | mA |
| | | | BF-12 | _ | 3.0 | 6 | mA. |
| | 電源電流 (アイドル時: | V _{CC} = 5V fCLK = (注1) V _{IHC} = V _{IH} = | BF-6 | | 11 | 15 | mA |
| ICC4 | (アイトル時: IDLE1モード) | V _{CC} -0.2V V _{ILC} = V _{IL} = | BF-8 | _ | 15 | 20 | mA |
| | | 0.2V | BF-10 | · - | 19 | 25 | mA |
| | | | BF-12 | - | 23 | 35 | mA |

(注1) fCLK=1/T CC (MIN)
 (注2) ● ホールト命令フェッチサイクル直後のM1サイクルのT4 "LOW" ステート時
 SYNCAおよびSYNCBが "L" 出力の場合を除く

4.3 AC電気的特性 (1) (アクティブ状態)

$$\begin{split} &TMPZ84C015BF\text{-}6/\text{-}8 \ (T_{OPR} = \text{-}40^{\circ}\text{C} \sim +85^{\circ}\text{C}, \ V_{CC} = 5\text{V} \pm 10\%, \ V_{SS} = 0\text{V}) \\ &TMPZ84C015BF\text{-}10/\text{-}12 \ (T_{OPR} = \text{-}40^{\circ}\text{C} \sim +70^{\circ}\text{C}, \ V_{CC} = 5\text{V} \pm 10\%, \ V_{SS} = 0\text{V}) \end{split}$$

4.3.1 MPU部AC特性 (アクティブ 状態) (1/4)

| 출 | 12 5 | 項 目 | l | 284C01 (6MHz | 5BF-6) | | 84C01 (8MHz | | | 84C015 10MHz | | TMPZ84C015BF-12 (12MHz) | | | 単位 |
|----|--------------|--------------------------------------|-----|-----------------|------------|-----|----------------|-----|-----|-----------------|----|----------------------------|----|-----|------|
| Ľ | | | 最小 | 標準 | 最大 | 最小 | 標準 | 最大 | 最小 | 標準 | 最大 | 最小 | 標準 | 最大 |] ™ |
| 1 | TcC | クロック周期 | 162 | - | DC | 125 | - | DC | 100 | - | DC | 80 | - | DC | ns |
| 2 | TwCh | クロック高レベルパルス幅 | 65 | - | DC | 50 | _ | DC | 42 | - | DC | 32 | - | DC | ns |
| 3 | TwCI | クロック低レベルパルス幅 | 65 | - | DC | 50 | - | .DC | 42 | - | DC | 32 | - | DC | ns |
| 4 | TfC | クロック立下がり時間 | - | - | 20 | - | - | 15 | - | - | 12 | - | - | 10 | ns |
| 5 | TrC | クロック立上がり時間 | - | - | 20 | - | _ | 15 | _ | - | 12 | - | - | 10 | ns |
| 6 | TdCr (A) | クロック立上がりからの有 効アドレス出力遅延 | - | - | 90 | _ | - | 85 | - | _ | 75 | - | - | 65 | ns |
| 7 | TdA (MREQf) | MREQに先立つアドレス出 力確定時間 | 35 | - | _ | 20 | - | - | 22 | - | - | - 5 | - | _ | ns |
| 8 | TdCf (MREQf) | クロック立下がりからの MREQ="L"になるまでの遅 延 | - | | 70 | - | - | 60 | - | - | 55 | - | - | 50 | ns |
| 9 | TdCr (MREQr) | クロック立上がりから MREQ="H"になるまでの 遅延 | - | - | 70 | - | - | 60 | 1 | - | 55 | - | - | 50 | ns |
| 10 | TwMREQh | MREQ高レベルパルス幅 | 65 | - | 1 | 45 | - | - | 32 | - | - | 20 | - | - | ns |
| 11 | TwMREQ1 | MREQ低レベルパルス幅 | 135 | - | 1 | 100 | - | - | 75 | - | - | 55 | - | - | ns |
| 12 | TdCf (MREQr) | クロック立下がりから MREO(= "H"になるまでの 遅延 | 1 | - 1 | 70 | - | - | 60 | - | - | 55 | - | - | 50 | ns |
| 13 | TdCf (RDf) | クロック立下がりから RD="L"になるまでの遅延: | - | - | 80 | - | - | 70 | | - | 65 | - | - | 50 | ns |
| 14 | TdCr (RDr) | クロック立上がりから RD="H"になるまでの選延 | - | - | 70 | - | - | 60 | - | - | 55 | - | - | 50 | ns |
| 15 | TsD (Cr) | クロック立上がりに対する データセットアップ時間 | 30 | - | - | 30 | - | - | 25 | - | - | 25 | 15 | - | ns |
| 16 | ThD (RDr) | RD立上がりに対するデー タホールド時間 | 0 | - | - | 0 | - | - | 0 | - | - | 0 | 0 | - | ns |
| 17 | | クロック立下がりに対する WAIT信号セットアップ時 間 | 60 | - | - | 50 | - | - | 25 | - | - | 25 | 10 | - | ns |
| 18 | ThWAIT (Cf) | クロック立下がり後の WAITホールド時間 | 10 | - | - | 10 | - | - | 10 | - | - | 10 | 10 | - | ns |
| | | | | | | | | | | | | | | 293 | 1092 |

MPU部AC特性 (アクティブ 状態) (2 / 4)

| 番号 | 記号 | 項目 | 1 | Z84C01 (6MHz | | l | 284C01 (8MHz | | | 84C015 10MH2 | BF-10 | i . | 84C01! 12MH; | | # |
|----|--------------|--|-----|-----------------|-----|-----|-----------------|----|----|-----------------|-------|-----|-----------------|------|----|
| _ | | | 最小 | 標準 | 最大 | 最小 | 標準 | 最大 | 最小 | 標準 | 最大 | 最小 | 標準 | 最大 | 位 |
| 19 | TdCr (M1f) | クロック立上がりから M1=*L*になるまでの遅延 | - | - | 80 | - | - | 70 | - | - | 65 | - | - | 50 | ns |
| 20 | TdCr (M1r) | クロック立上がりから MT="H"になるまでの遅延 | | - | 80 | - | - | 70 | - | - | 65 | - | - | 50 | ns |
| 21 | TdCr (RFSHf) | クロック立上がりから RFSH= "L"になるまでの選 延 | | - | 110 | - | - | 95 | - | - | 80 | - | - | 70 | ns |
| 22 | TdCr (RFSHr) | クロック立上がりから RFSH="H"になるまでの選 延 | 1 | - | 100 | - | - | 85 | - | - | 80 | - | - | 70 | ns |
| 23 | TdCf (RDr) | クロック立下がりから RD="H"になるまでの選延 | - | - | 70 | _ | - | 60 | _ | - | 55 | - | - | 50 | ns |
| 24 | TdCr (RDf) | クロック立上がりから RD= "L"になるまでの選延 | - | - | 70 | _ | - | 60 | - | - | 55 | - | - | - 50 | ns |
| 25 | TsD (Cf) | クロック立下がりに対する データセットアップ時間 (M2, M3, M4, M5サイクル 時) | 40 | - | | 30 | - | _ | 25 | 1 | - | 15 | - | - | ns |
| 26 | TdA (IORQf) | IORQ立下がりに先立つア ドレス確定時間 | 110 | - | - | 75 | - | - | 70 | - | - | 30 | - | | ns |
| 27 | TdCr (IORQf) | クロック立上がりから iORQ≖″L″になるまでの選 延 | _ | _ | 65 | - | - | 55 | - | - | 50 | - | - | 50 | ns |
| 28 | TdCf (IORQr) | クロック立下がりから IORQ="H"になるまでの遅 延 | _ | - | 70 | - | - | 60 | | - | 55 | _ | - | 50 | ns |
| 29 | TdD (WRf) | WR立下がりに先立つデー 夕確定時間 | 25 | - | - | 5 | - | | 40 | - | - | 20 | - | - | ns |
| 30 | TdCf (WRf) | クロック立下がりから WR="L"になるまでの遅延 | - | - | √70 | | ١ | 60 | - | - | 55 | - | - | 50 | ns |
| 31 | TwWR | WRパルス幅 | 135 | _ | - | 100 | - | _ | 75 | - | - | 55 | - | - | ns |
| 32 | TdCf (WRr) | クロック立下がりから WR="H"になるまでの選延 | - | - | 70 | - | - | 60 | | - | 55 | - | - | 50 | ns |
| 33 | TdD (WRf) | WR立下がりに先立つデータ確定時間 | -55 | - | - | 55 | - | - | -8 | - | - | -20 | - | - | ns |
| 34 | TdCr (WRf) | クロック立上がりから WR= "L"になるまでの遅延 | - | | 60 | - | - | 55 | | - | 50 | _ | - | 45 | ns |
| 35 | TdWRr (D) | WR="H"になってからの出 カデータ保持時間 | 30 | - | - | 15 | - | - | 12 | - | - | 15 | - | - | ns |

MPU部AC特性 (アクティブ 状態) (3/4)

| 番号 | 起号 | 項自 | | 284C01 (6MHz | | I . | 284C01 (8MHz | | 1 | 84C01! 10MH: | | TMPZ84C0158F-12 (12MHz) | | | # |
|----|-------------------|--|-----|-----------------|-----|-----|-----------------|-----|-----|-----------------|----|----------------------------|----|-----|----|
| 7 | | | 最小 | 標準 | 最大 | 最小 | 標準 | 最大 | 最小 | 標準 | 最大 | 最小 | 標準 | 最大 | ti |
| 36 | TdCf (HALT) | クロック立下がりから HALT= "L" または"H" に なるまでの選延 | - | - | 260 | _ | - | 225 | - | - | 90 | - | _ | 80 | n) |
| 37 | TWNMI | NMIパルス幅 | 80 | - | _ | 80 | - | - | 60 | - | - | 60 | - | - | ns |
| 38 | TsBUSREQ (Cr) | クロック立上がりに対す るBUSREQセットアップ 時間 | 50 | - | - | 40 | - | _ | 30 | - | - | 20 | - | - | ns |
| 39 | ThBUSREQ (Cr) | クロック立上がり後の BUSREQホールド時間 | 10 | - | - | 10 | - | - | 10 | - | _ | 10 | - | - | ns |
| 40 | TdCr (BUSACKf) | クロック立上がりから BUSACK="L"になるまで の時間 | - | _ | 90 | - | - | 80 | - | - | 75 | - | - | 50 | ns |
| 41 | TdCf (BUSACKr) | クロック立下がりから <u>BUSACK</u> = "H"になるまで の時間 | - | - | 90 | - | - | 80 | - | - | 75 | | - | 50 | ns |
| 42 | TdCr (Dz) | クロック立上がりから データバスフロート状態 までの遅延 | - | ~ | 80 | - | - | 70 | - | - | 65 | 1 | - | 50 | ns |
| 43 | | クロック立上がりからコ ントロール出力フロート 状態までの遅延(MREQ, IORQ, RD, WR) | - | | 70 | - | - | 60 | - | - | 60 | | - | 50 | ns |
| 44 | TdCr (Az) | クロック立上がりからア ドレスバスフロート状態 までの遅延 | - | - | 80 | - | - | 70 | - | - | 65 | - | - | 50 | ns |
| 45 | TdCr (A) | MREQ, IORQ, RDまたは WRからのアドレス保持 時間 | 35 | - | - | 20 | - | - | 32 | -, | - | 10 | - | - | ns |
| 46 | TsRESET (Cr) | クロック立上がりに対す るRESETセットアップ時 間 | 60 | - | - | 45 | - | - | 40 | - | - | 20 | - | - | ns |
| 47 | INRESEL(Cr) I | クロック立上がりから RESETホールド時間 | 10 | - | - | 10 | - | - | 10 | - | - | 10 | - | - [| ns |
| 48 | | クロック立上がりに対す るINTセットアップ時間 | 70 | - | - | 55 | - | - | 50 | - | - | 25 | - | - | ns |
| 49 | | クロック立上がり後の INTホールド時間 | 10 | - | - | 10 | - | - | 10 | - | - | 10 | - | - | ns |
| so | EdM1f (IOROt) I | IORQ立下がりに先立つ M1出力(*L)の確定時間 | 365 | - | - | 270 | - | - | 222 | - | - | 170 | - | - | ns |



MPU部AC特性 (アクティブ状態) (4/4)

| 番号 | 12 5 | 項目 | 1 | TMPZ84C015BF-6 (6MHz) | | | 84C01 (8MHz | | l | 84CQ19 | | | 84C015 12MHz | | 単 |
|----|-----------------|------------------------------------|----|--------------------------|-----|----|----------------|-----|----|--------|-----|----|-----------------|-----|----|
| Ľ | | | 最小 | 標準 | 最大 | 最小 | 標準 | 最大 | 最小 | 標準 | 最大 | 最小 | 標準 | 最大 | 位 |
| 51 | TdCf (IORQf) | クロック立下がりから IORQ="L"になるまでの遅 延 | | - | 70 | - | - | 60 | - | - | 55 | - | - | 50 | ns |
| 52 | TdCr (IORQr) | クロック立上がりから IORQ≈"H"になるまでの遅 延 | 1 | - | 70 | - | - | 60 | _ | | 55 | - | - | 55 | ns |
| 53 | TdCf (D) | クロック立下がりからデー タ出力までの連延 | - | - | 130 | _ | - | 115 | - | _ | 110 | - | - | 100 | ns |

4.3.2 CGC部AC特性 (アクティブ状態)

| 番号 | 記号 | 項目 | | Z84C01 (6MHz | | 1 | Z84C01 (8MHz | | ł | 84C015 10MHz | | 1 | 84C015 12MHz | | 単位 |
|----|----------------|---|----|-----------------|----|----|-----------------|----|----|-----------------|-----|----|-----------------|-----|----|
| Ľ | | | 最小 | 標準 | 最大 | 最小 | 標準 | 最大 | 最小 | 標準 | 最大 | 最小 | 標準 | 最大 | W |
| 54 | TcC CLK | 出カクロック周期 | - | 162 | - | - | 125 | - | - | 100 | ī,- | _ | 80 | - | ns |
| 55 | TwCh CLK | 出カクロック高レベルバル ス 幅 | - | 70 | _ | 50 | - | - | 38 | - | - | 32 | - | - | ns |
| 56 | TwCl CLK | 出カクロック低レベルパル ス幅 | - | 70 | - | 50 | _ | - | 38 | - | + | 32 | - | - | ns |
| 57 | TfC CLK | 出カクロック立下がり時間 | - | 12 | - | - | - | 12 | - | - | 12 | - | - | 10 | ns |
| 58 | TrC CLK | 出カクロック立上がり時間 | - | 12 | - | - | - | 12 | - | - | 12 | - | - | 10 | ns |
| 59 | TRST (INT) S | INTによるCLK OUTリスタート時間 (STOPモード) | - | 214 + 2.5TcC | - | - | 214 + 2.5TcC | - | - | 214 + 2.5TcC | - | - | 214+ 2.5TcC | - | ns |
| 60 | TRST (NMI) S | NMIによるCLK OUTリスタ ート時間 (STOPモード) | - | 214 + 2.5TcC | - | - | 214+ 2.5TcC | - | - | 214 + 2.5TcC | - | - | 214 + 2.5TcC | ٠,٠ | ns |
| 61 | TRST (INT) I | INTによるCLK OUTリス タート時間 (IDLE1/2モー ド) | - | 2.5 *TcC | - | | 2.5 *TcC | 1 | - | 2.5 *TcC | - | 1 | 2.5 *TcC | - | ns |
| 62 | TRST (NMI) I | NMiによるCLK OUTリスタート時間 (IDLE1/2モード) | - | 2.5 *TcC | - | - | 2.5 *TcC | - | - | 2.5 *TcC | - | - | 2.5 *TcC | - | ns |
| 63 | TRST (RESET) I | RESETによるCLK OUTリス タート時間 (IDLE1/2モード) | - | TcC | _ | - | TcC | - | - | TcC | - | - | TcC | - | ns |

4.3.3 CTC部AC特性 (アクティブ状態)

| # | 記号 | 項目 | 1 | 84C01 (6MHz | | ı | 84C01 (8MHz | | 1 | 84C015 | | TMPZ | 84C019 | | 単 |
|----|--------------|--|---------------------------------|----------------|-----|---------------------------------|----------------|-----|---------------------------------|--------|-----|---------------------------------|--------|-----|----|
| 号 | " | | 最小 | 標準 | 最大 | 最小 | 標準 | 最大 | 最小 | 標準 | 最大 | 最小 | 標準 | 最大 | 位 |
| 64 | TdM1 (IEO) | M1立下がりからIEO立下が りまでの遅延(M1サイクル の直前で割込みが発生した とき) | - | - | 160 | - | - | 130 | - | _ | 130 | - | - | 80 | ns |
| 65 | TdIEI (IEOf) | IEI立下がりからIEO立下が りまでの遅延 | - | - | 70 | - | - | 50 | - | - | 50 | - | - | 50 | ns |
| 66 | TdIEI (IEOr) | IEI立上がりからIEO立上が りまでの遅延 (EDデコード 後) | - | _ | 150 | - | - | 120 | - | - | 120 | - | - | 120 | ns |
| | | 割込み検知するのに必要な CLK/TRGセットアップ時間 Ts CTR (C) を満足する場合 | TcC + 120 + T68 + T48 | - | - | TcC + 100 + T68 + T48 | - | - | TcC + 100 + T68 + T48 | | _ | TcC + 100 + T68 + T48 | _ | - | |
| 67 | isCLK (INT) | Ts`CTR(C) を満足しない場合 | 2TcC + 120 + T68 + T48 | _ | - | 2TcC + 100 + T68 + T48 | - | - | 2TcC + 100 + T68 + T48 | . – | - | 2TcC + 100 + T68 + T48 | _ | - | ns |
| 68 | TeCTR | CLK / TRG周期 | 2TcC | - | - | 2TcC | - | - | 2TcC | - | - | 2TcC | - | - | ns |
| 69 | TrCTR | CLK/TRG立上がり時間 | - | - | 40 | - | - | 30 | - | - | 30 | - | - | 30 | ns |
| 70 | TfCTR | CLK/TRG立下がり時間 | - | - | 40 | - | - | 30 | - | - | 30 | - | - | 30 | ns |
| 71 | TwCTR1 | CLK/TRG低レベルバルス幅 | 120 | | _ | 90 | - | - | 90 | - | - | 75 | - | - | ns |
| 72 | TwCTRh | CLK/TRG高レベルパルス幅 | 120 | - | 1 | 90 | - | _ | 90 | - | - | 75 | - | 1 | ns |
| 73 | TsCTR (Cs) | 即時カウントの要するクロックの立上がりに対する CLK/TRGのセットアップ時間(カウンタモード) | 150 | - | - | 110 | - | _ | 110 | _ | _ | 75 | - | - | ns |
| 74 | TsCTR (CT) | ブリスケーラの即時起動に 要するクロックの立上がり に対するCLK/TRGのセット アップ時間 (タイマ モード) | 150 | - | - | 110 | _ | - | 110 | _ | _ | 75 | - | - | ns |
| 75 | TdC (ZC/TOr) | クロック立上がりから ZC/TO立上がりまでの遅延 | - | - | 140 | - | - | 110 | - | - | 110 | - | - | 80 | ns |
| 76 | TdC (ZC/TOf) | クロック立下がりから ZC/TO立下がりまでの遅延 | - | _ | 140 | - | - | 110 | - | - | 110 | - | - | 80 | ns |

4.3.4 PIO部AC特性 (アクティブ状態)

| 番号 | 12 号 | 項目 | 1 | Z84C01 (6MHz | | | 84C01 (8MHz | | TMPZ | 84C015 | | 1 | 84C015 | | 単位 |
|----|--------------|--|--------------|-----------------|-----|--------------|----------------|-----|--------------|--------|-----|--------------|--------|-----|-----|
| 5 | | | 最小 | 標準 | 最大 | 最小 | 標準 | 最大 | 最小 | 標準 | 最大 | 最小 | 標準 | 最大 | IV. |
| 77 | TdM1 (IEO) | M1立下がりからIEO立下が りまでの遅延 | - | - | 100 | _ | - | 100 | - | _ | 100 | _ | - | 80 | ns |
| 78 | TsIEI (IO) | IEIのĪORQの立下がりに対す るセットアップ時間 (INTAサ イクル) | 1 | - | _ | 80 | - | - | 80 | _ | ı | 80 | _ | - | ns |
| 79 | TdIEI (IEOf) | IEI立下がりからIEO立下がり までの遅延 | - | - | 70 | - | - | 50 | - | - | 50 | - | - | 50 | ns |
| 80 | TdIEI (IEOr) | IEI立上がりからIEO立上がり までの遅延 | - | _ | 150 | - | - | 120 | _ | - | 120 | - | - | 110 | ns |
| 81 | TdC (RDYr) | クロック立下がりから READY立上がりまでの遅延 | _ | - | 170 | - | - | 150 | _ | - | 150 | - | _ | 100 | ns |
| 82 | TdC (RDYf) | クロック立下がりから READY立下がりまでの遅延 | - | - | 120 | - | - | 110 | - | _ | 110 | - | - | 100 | ns |
| 83 | TwSTB (C) | STROBEパルス幅 | 120 | - | _ | 100 | _ | - | 100 | 1 | 1 | 60 | - | - | ns |
| 84 | TSSTB (C) | クロック立下がりに対する SYROBEの立上がりのセット アップ時間 (次のサイクルで READYをアクティブにする 場合) | | - | - | 100 | - | _ | 100 | 1 | - | 100 | 1 | - | ns |
| 85 | TdIO (PD) | IORQ立上がりから出カデー タ確定までの遅延(モード0) | - | - | 160 | - | - | 140 | - | 1 | 140 | - | - | 110 | ns |
| 86 | TsPD (STB) | STROBE立上がりに対する データセットアップ時間 (モード1) | 190 | - | - | 150 | 1 | - | 150 | ı | - | 75 | , | 1 | ns |
| 87 | TdSTB (PD) | STROBE立下がりからの出力 データ遅延時間 (モード2) | - | - | 180 | - | - | 150 | - | - | 150 | - | _ | 110 | ns |
| 88 | TdSTB (PDr) | STROBE立上がりからデータ フローまでの遅延 (モード2) | - | - | 160 | - | _ | 120 | - | - | 120 | _ | - | 110 | ns |
| 89 | USSTRR | 割込み検知するのに必要な STROBEセットアップ時間 | 350 + T48 | 1 | _ | 350 + T48 | _ | _ | 350 + T48 | - | - | 350 + T48 | - | - | ns |
| 90 | IsPD | 割込み検知するのに必要な ポートデーター致 セット アップ時間 (モード3) | 430 + T48 | - | - | 350 + T48 | - | ~ | 350 + T48 | - | _ | 350 + T48 | - | - | ns |
| 91 | | STROBE立上がりに対する データホールド時間 (モード1) | 40 | - | - | 40 | - | - | 40 | _ | _ | 15 | - | _ | ns |

4.3.5 SIO部特性 (アクティブ状態) (1/2)

| * | #2 5 | 填目 | 1 | Z84C01 (6MHz | | | 84C01 (8MHz | | TMPZ | 84C015 10MHz | | | 84C015 12MHz | | # |
|-----|-----------------|--|-----|-----------------|----------|-----|----------------|-----|------|-----------------|-----|-----|-----------------|-----|--------------|
| 号 | | | 最小 | 標準 | 最大 | 最小 | 標準 | 最大 | 最小 | 標準 | 最大 | 最小 | 標準 | 最大 | 位 |
| 92 | TsM1 (C) | クロック立上がりに対する MT信号セットアップ時間 | 75 | - | - | 50 | - | - | 50 | - | - | 40 | - | - | ns |
| 93 | TsiEl (IO) | iORQの立下がりに対する IEI信号セットアップ時間 (INTACKサイクル) | 120 | - | - | 100 | - | - | 100 | - | _ | 80 | - | - | ns |
| 94 | TdM1 (IEO) | M1の立下がりからIEOの立 下がりまでの遅延 (EDデコード) | - | _ | 160 | _ | - | 120 | - | - | 120 | - | - | 80 | ns |
| 95 | TdIEI (IEOr) | IEIの立上がりからIEOの立 上がりまでの遅延 (EDデコード後) | - | - | 150 | - | - | 120 | - | - | 120 | - | - | 110 | ns |
| 96 | TdIEI (IEOf) | IEIの立下がりからIEOの立 下がりまでの遅延 | - | - | 70 | - | - | 50 | - | - | 50 | - | - | 50 | ns |
| 97 | TdIO (W/RWf) | IORQ立上がりからW/RDY 立下がりまでの選延(ウェイト)(ウェイトモード) | - | - | 175 | - | - | 130 | - | - | 130 | | _ | 110 | ns |
| 98 | TdC (W/RRf) | クロックの立上がりから W/RDY立下がりまでの遅 延(レディモード) | - | - | 100 | - | _ | 80 | _ | - | 80 | - | - | 80 | ns |
| 99 | TdC (W/RWZ) | クロックの立下がりから W/RDYフロート状態までの 遅延(ウェイトモード) | - | _ | 110 | _ | _ | 90 | - | - | 90 | - | - | 75 | ņs |
| 100 | TwPh | CTC, DCD, SYNC高レベル パルス幅 | 200 | - | - | 200 | _ | 1 | 200 | - | - | 100 | - | - | ns |
| 101 | TwPl | CTC, DCD, SYNC低レベル パルス幅 | 200 | - | - | 200 | - | _ | 200 | - | _ | 100 | - | - | ns |
| 102 | TcTxc | 送信クロック周期 | 330 | - | ® | 250 | - | 00 | 250 | - | 8 | 160 | - | 8 | ns |
| 103 | TwTxcl | 低レベル送信クロック周期 パルス幅 | 100 | - | 80 | 80 | - | 80 | 80 | 1 | 8 | 70 | - | 80 | ns |
| 104 | TwTxch | 高レベル送信クロック周期 パルス幅 | 100 | - | 80 | 80 | _ | 8 | 80 | - | 8 | 70 | - | 80 | ns |
| 105 | TdTxc (TxD) | TxCの立下がりからTxD信号までの選延(X1モード) | - | _ | 220 | _ | - | 180 | - | - | 180 | - | - | 115 | ns |
| 106 | TdTxC (W/RRf) | TxC立下がりからW/RDY立 下がりまでの選延(レディ モード) | 5 | - | 9 | 5 | - | 9 | 5 | - | 9 | 5 | - | 8 | CLKIM MIN |
| 107 | TcRxC | 受信クロック周期 | 330 | _ | 8 | 250 | - | 8 | 250 | - | 8 | 160 | - | 8 | ns |
| 108 | TwRxcl | 低レベル受信クロック バル ス幅 | 100 | _ | . 8 | 80 | - | 8 | 80 | - | 8 | 60 | - | 8 | ns |

SIO部特性 (アクティブ状態) (2/2)

| wRxch | 高レベル受信クロック パ | 最小 | 標準 | | | (8MHz | , | | 10MHz | !) | (| 12MH | ž) | 4 |
|----------------|--|----------------|---|--------------|--|---------|---|---------------------------|--|----------------------------|--|--|--|---|
| wRxch | 高レベル受信クロック パ | | 14-7- | 最大 | 最小 | 標準 | 最大 | 最小 | 標準 | 最大 | 最小 | 標準 | 最大 |] " |
| | ルス幅 | 100 | - | 80 | 80 | - | | 80 | - | · · | 70 | - | 8 | n |
| sRxD (Rxc) | RXCの立上がりに対する RxD信号セットアップ時間 (X1モード) | 0 | _ | _ | 10 | - | - | 10 | - | - | 0 | _ | - | n: |
| hRxD (Rxc) | RXCの立上がりに対する RxD信号ホールド時間 (X1 モード) | 100 | - | - | 80 | | - ، | 80 | - | - | 50 | - | - | n: |
| dRxc (W / RRf) | | | - | 13 | 10 | - | 13 | 10 | - | 13 | 10 | _ | 13 | CLK |
| dRxc (SYNC) | RXCの立上がりからSYNC 立下がりまでの遅延 (出力 モード) | 4 | - | 7 | 4 | - | 7 | 4 | - | 7 | 4 | - | 7 | CLK M) |
| sSYNC (Rxc) | RXC立上がりに対する SYNC信号セットアップ時間 (外部周期モード) | -100 | _ | - | -100 | - | - | -100 | - | - | -100 | _ | - | n |
| Тис | 割込み検知するのに必要 なTXCセットアップ時間 | 5.T1 +T48 | | 9.T1 +T48 | 5.T1 +T48 | - | 9.T1 +T48 | 5 ₊ T1 +T48 | - | 9 _* T1 + T48 | 5.T1 + T48 | _ | 9.T1 ⊷T48 | ns |
| Rxc | 割込み検知するのに必要 なRXCセットアップ時間 | 10.T1 + T48 | - | | | - | - 1 | | - | - 1 | - 1 | | 13.T1 +748 | ns |
| | iRxc (W / RRf) iRxc (SYNC) sync (Rxc) | (X1モード) | (X1モード) RXCの立上がりに対する RxD(居今ホールド時間 (X1 モード) RXCの立上がりからW/RXC (W/RRf) RXCの立上がりからW/ROY立下がりまでの遅延 (レディモード) RXCの立上がりからSYNC 立下がりまでの遅延 (出力モード) RXC立上がりに対する SYNC(居号セットアップ時間 (外部周期モード) RXC 都込み検知するのに必要 10、11 148 | (X1モード) | (X1モード) RXCの立上がりに対する RxD(居号ホールド時間(X1 100 モード) RXCの立上がりからW RDY立下がりまでの遅延 10 - 13 (レディモード) RXCの立上がりからSYNC 立下がりまでの遅延(出力 モード) RXC立上がりからSYNC 10 RXC立上がりに対する RXC立 | (X1モード) | (X1モード) RXCの立上がりに対する RxD(居号ホールド時間(X1 100 - 80 - 100 1 100 RxD(居号ホールド時間(X1 100 - 80 - 100 1 100 RXC の立上がりからW | (X1モード) | (X1モード) RXCの立上がりに対する RxD(Rxc) RXCの立上がりに対する RxD(居号ホールド時間(X1 モード) RXCの立上がりからW/ (RYc) RXCの立上がりからW/ (レディモード) RXCの立上がりからSYNC 立下がりまでの遅延(出力 モード) RXC立上がりからSYNC 立下がりまでの遅延(出力 モード) RXC立上がりに対する SYNC(Rxc) RXC立上がりに対する SYNC(居号セットアップ時間 SYNC(Rxc) RXC立上がりに対する RXC立上が | (X1モード) | (X1モード) RXCの立上がりに対する RxD(居号ホールド時間 (X1 100 - 80 80 80 180 180 RxD(居号ホールド時間 (X1 100 - 80 180 180 180 RXCの立上がりからW (RXC(W/RRf) (RY立下がりまでの遅延 10 - 13 10 - 13 10 - 13 10 - 13 10 - 13 10 RXCの立上がりからSYNC 立下がりまでの遅延 (出力 モード) RXCの立上がりからSYNC 立下がりまでの遅延 (出力 モード) RXC立上がりに対する SYNC(居号セットアップ時間 (外部周期モード) RXC立上がりに対する SYNC(居号セットアップ時間 (外部周期モード) RXC | (X1モード) RXCの立上がりに対する RxD信号ホールド時間 (X1 | (X1モード) RXCの立上がりに対する RxD(居号ホールド時間 (X1 100 - 80 80 50 - 100 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 | (X1モード) RXCの立上がりに対する RxD信号ホールド時間 (X1 日の) 80 * 80 50 * 80 50 * 80 50 * 80 * 50 * 80 * 50 * 80 * 50 * 80 * 50 * 60 * 7 4 - 7 4 - 7 4 - 7 4 - 7 4 - 7 4 - 7 4 - 7 4 - 7 4 - 7 4 - 7 4 - 7 4 - 7 4 - 7 4 - 7 4 - 7 4 - 7 7 4 - 7 4 - 7 4 - 7 4 - 7 4 - 7 4 - 7 7 7 7 7 7 7 7 7 |

4.3.6 WDT部AC特性 (アクティブ状態)

| 番号 | 1 2 | 号 | 項 | 目 | 1 | Z84C01 (6MHz) | | | 284C01 (8MHz) | | | 84C015 10MHz | | F | 84C015 12MHz | | ¥ |
|-----|------------|---|---|---|-------------|--------------------------------------|---------|---------|--------------------------------------|------|----|--|-----|----|--------------------------------------|-----|----------------|
| 7 | | | | | 最小 | 標準 | 最大 | 最小 | 標準 | 最大 | 最小 | 標準 | 最大 | 最小 | 標準 | 最大 | 位 |
| 117 | Tdc (WDTf |) | | 立上 が り か ら 下がりまでの遅 | ~ | - | 160 | - | - | 120 | _ | - | 120 | - | _ | 120 | ns |
| 118 | Tdc (WDTr |) | | 立 上 が り か ら 上がりまでの遅 | _ | - | 165 | - | - | 125 | - | - | 125 | - | - | 125 | ns |
| 119 | TcWDT | | | カ周期 WDTモード0 WDTモード1 WDTモード2 WDTモード3 | - - - | T1,216 T1,218 T1,220 T1,222 | 1 1 1 1 | 1 1 1 1 | T1,216 T1,218 T1,220 T1,222 | 1111 | | T1 ₊ 216 T1 ₊ 218 T1 ₊ 220 T1 ₊ 222 | | - | T1,216 T1,218 T1,220 T1,222 | | ns ns ns |

- (注) AC電気的特性測定条件

 VIH=2.4V, VIL=0.4V, VIHC=VCC-0.6V, VILC=0.6V

 VOH=2.2V, VOL=0.8V(ただしCLKOUTは除く)

 VOHC=VCC-0.6V, VOLC=0.6V(CLKOUT出力)

 CL=100pF

4.4 ACタイミング図 (1)(アクティブ状態)

4.4.1 MPU部ACタイミング図 (アクティブ状態)

図4.4.1~4.4.8は各動作の基本タイミング図です。図中の番号は4.3 AC電気的特性の表の番号と一致しています。




図4.4.1 オペコードフェッチサイクル

4.5 AC電気的特性(2)(インアクティブ状態)

$$\begin{split} &\text{TMPZ84C015BF-6} \text{ (TA} = -40^{\circ}\text{C} \sim +85^{\circ}\text{C}, \text{ V_{CC}=5V$} \pm 10\%, \text{ V_{SS}=0V)$} \\ &\text{TMPZ84C015BF-10/-12} \text{ (TA} = -40^{\circ}\text{C} \sim 70^{\circ}\text{C}, \text{ V_{CC}=5V$} \pm 10\%, \text{ V_{SS}=0V)$} \end{split}$$

4.5.1 CGC部AC特性 (インアクティブ状態)

| 番号 | 記号 | 項目 | | Z84C01 (6MHz) | | | 84C015 (10MHz | | | 84C015 12MHz | | 单位 |
|----|--------------|---|----|------------------|----|----|------------------|----|----|-----------------|----|------|
| r | | | 最小 | 標準 | 最大 | 最小 | 標準 | 最大 | 最小 | 標準 | 最大 | 12 |
| 1 | TcCCLK | 出カクロック周期 | - | 162 | _ | _ | 100 | _ | _ | 80 | - | n: |
| 2 | TwChCLK | 出カクロック高レベルバル ス幅 | - | 70 | _ | - | 40 | - | - | 32 | - | n |
| 3 | TwCiCLK | 出カクロック低レベルパル ス轄 | _ | 70 | - | - | 40 | - | - | 32 | - | n: |
| 4 | TfCCLK | 出力クロック立下がり時間 | - | . 12 | _ | _ | 10 | | | 10 | | n |
| 5 | TrCCLK | 出カクロック立上がり時間 | - | 12 | | _ | 10 | | - | 10 | - | n: |
| 6 | TRST (INT) S | INTによるCLK OUTリスタート時間 (STOPモード) | - | 214 + 2.5TcC | - | - | 214 + 2.5TcC | _ | _ | 214 + 2.5TcC | _ | ns |
| 7 | TRST (NMI) S | NMI に よ るCLK OUT リ ス タート時間 (STOPモード) | - | 214 + 2.5TcC | - | - | 214 + 2.5TcC | - | _ | 214 + 2.5TcC | - | n: |
| 8 | TRST (INT) I | INTによるCLK OUTリスター ト時間 (IDLE 1/2 モード) | - | 2.5 *TcC | - | _ | 2.5 _TcC | - | - | 2.5 *TcC | - | ns |
| 9 | TRST (NMI) I | NMIによるCLK OUTリスタート時間 (IDLE 1/2 モード) | | 2.5 *TcC | _ | _ | 2.5 *TcC | - | _ | 2.5 _TcC | ٦, | ns |
| 10 | | RESETによるCLK OUTリスタート時間 (IDLE 1/2 モード) | | 1TcC | - | _ | 1TcC | - | _ | 1TcC | 1 | ns |
| 11 | TsHALT (M1r) | HALTセットアップ時間 | 10 | - | _ | 10 | - | _ | 10 | _ | - | ns |
| | | | | | | | • | | | | 29 | 1092 |

4.5.2 CTC部AC特性 (インアクティブ状態) (1/3)

| 番号 | 5\$ | 号 | 項 | 8 | | 84C01 6MHz | | | 84C01 10MH: | | | 84C01 12MH | | 単位 |
|----|------|---|--------|--------|-----|---------------|----|-----|----------------|----|----|---------------|----|----|
| 7 | | | | | 最小 | 標準 | 最大 | 最小 | 標準 | 最大 | 最小 | 標準 | 最大 | |
| 12 | TcC | | クロック周期 | | 162 | - | - | 100 | _ | - | 80 | _ | _ | ns |
| 13 | Twch | | クロック高レ | ベルパルス幅 | 65 | - | - | 38 | _ | - | 32 | - | - | ns |
| 14 | Twci | | クロック低レ | ベルバルス幅 | -65 | _ | _ | 38 | - | - | 32 | - | - | ns |
| 15 | TfC | | クロック立下 | がり時間 | - | | 20 | _ | | 12 | - | _ | 10 | ns |
| 16 | TrC | | クロック立上 | がり時間 | - | - | 20 | - | _ | 12 | - | _ | 10 | ns |
| 17 | Th | | ホールド時間 | | 10 | | | 10 | - | _ | 10 | - | _ | ns |

CTC部BAC特性 (インアクティブ状態) (2/3)

| | CHOOKCAS | 性(インアクティブ状態) | (2/3 | ' | | | | | | | | |
|-------|--------------|--|------|--|--------------|-----|--|--------------|----|-----------------|--------------------------------------|------|
| 番号 | 記号 | 項 目 | TMP | Z84C01 (6MHz | | | Z84C01 (10MH: | | | 284C01 (12MH | | 単位 |
| ~ | | | 最小 | 標準 | 最大 | 最小 | 標準 | 最大 | 最小 | 標準 | 最大 |] 14 |
| 18 | TcCS (C) | クロック立下がりに対する CS (A1, A0) セットアップ時間 | 100 | - | - | 100 | - | - | - | - | 50 | ns |
| 19 | TSCE (C) | クロック立上がりに対する CE (A7〜A2) セットアップ時間 | 150 | - | - | 80 | - | - | - | - | 50 | ns |
| 20 | TsIO (C) | クロック立上がりに対する IORQ立下がりまでのセット アップ時間 | 70 | _ | - | 65 | _ | - | - | - | 50 | ns |
| 21 | TsRD (C) | クロック立上がりに対する RD立下がりまでのセット アップ時間 | 70 | - | - | 55 | _ | - | 45 | _ | - | ns |
| 22 | TdC (DO) | クロック立上がりからデー タ出力までの遅延 | - | _ | 130 | _ | - | 110 | - | - | 75 | ns |
| 23 | ThWAIT (Cf) | IORQ, RD立上がりからデータフロートまでの遅延 | _ | _ | 90 | _ | _ | 85 | - | - | 70 | ns |
| 24 | TdCr (M1f) | クロック立上がりに対する データ入力セットアップ時間 | 40 | - | - | 40 | - | - | 30 | _ | - | ns |
| 25 | TsM1 (C) | クロック立上がりに対する MTセットアップ時間 | 70 | - | - | 55 | - | - | 40 | | - | ns |
| 26 | TdM1 (IEO) | MT立下がりからIEO立下が りまでの遅延(MTサイクル の直前で割込みが発生した とき) | - | - | 130 | | - | 110 | - | _ | 80 | ns |
| 27 | TdiO (DOI) | IORQ立下がりからデータ出 カまでの遅延 (INTAサイク ル) | _ | - | 110 | _ | _ | 85 | _ | _ | 85 | ns |
| 28 | TdCf (RDr) | IEI立下がりからIEO立下がり までの遅延 | 1 | - | 70 | - | - | 60 | - | _ | 50 | ns |
| 29 | TdIEI (IEor) | IEI立上がりからIEO立上がり までの遅延 (EDデコード後) | _ | - | 150 | _ | _ | 160 | - | - | 110 | ns |
| 30 | TdC (INT) | クロック立上がりから INT立 下がりまでの遅延時間 | - | - | TcC + 120 | - | _ | TcC + 110 | - | - | TcC + 70 | ns |
| 31 | | CLK / TRG立上がりからINT 立下がりまでの遅延 (カウンタモード) TsCTR (C)を満足する場合 | - | TcC + 120 + T37 2TcC + 120 + | _ | _ | TcC + 110 + T37 2TcC + 110 + | _ | _ | - | TcC + 70 + T37 2TcC + 70 | ns |
| | | TsCTR (C)を満足しない場合 | _ | T37 | _ | _ | T37 | _ | _ | _ | + 70 + T37 | |



CTC部BAC特性 (インアクティブ状態) (3/3)

| 番号 | 記号 | 項目 | 1 ' | 284C01 (6MHz | | | 84C01 10MH; | | | 84C01 12MH | | 単位 |
|----|----------------|--|-----|-----------------|-----|-----|----------------|-----|----|---------------|----|----|
| ״ | | | 最小 | 標準 | 最大 | 最小 | 標準 | 最大 | 最小 | 標準 | 最大 | 1M |
| 32 | TcCTR | CLK/TRG周期 | - | 2TcC | - | _ | 2TcC | _ | - | 2TcC | - | ns |
| 33 | TrCTR | CLK / TRG立上がり時間 | T - | - | 40 | - | _ | 30 | - | _ | 30 | ns |
| 34 | TfCTR | CLK / TRG立下がり時間 | T- | - | 40 | _ | _ | 30 | _ | _ | 30 | ns |
| 35 | TwcTRI | CLK / TRG低レベルパルス幅 | 120 | _ | - | 90 | - | _ | 75 | - | _ | ns |
| 36 | TwCTRh | CLK/TRG高レベルパルス幅 | 120 | - | - | 90 | - | - | 75 | - | _ | ns |
| 37 | TsCTR (CS) | 即時カウントに要するクロックの立上がりに対する CLK/TRGのセットアップ制 間(カウントモード) | 150 | - | _ | 110 | - | - | 65 | _ | - | ns |
| 38 | TsCTR (CT) | ブリスケーラの即時起動に 要するクロックの立上がり に対するCLK/TRGのセット アップ時間(カウンタ モード) | 150 | - | _ | 110 | _ | _ | 65 | - | _ | ns |
| 39 | TdC (ZC / TOr) | クロック立上がりから ZC/TO立上がりまでの遅延 | - | - | 140 | - | - | 110 | - | - | 65 | ns |
| 40 | TdC (ZC / TOf) | クロック立下がりから ZC/TO立下がりまでの遅延 | - | - | 140 | _ | - | 110 | - | - | 65 | ns |

29109

4.5.3 PIO部AC特性 (インアクティブ状態) (1/3)

| 番号 | 58 | 号 | 項 | B | | 84C01 6MHz | | | 84C015 10MHz | | | 84C01! 12MH | | 単位 |
|----|------------|---|------------------------|-----------------------|----|---------------|-----|----|-----------------|-----|----|----------------|----|-----|
| 7 | | | | | 最小 | 標準 | 最大 | 最小 | 標準 | 最大 | 最小 | 標準 | 最大 |] " |
| 41 | TsCS (RI) | | CE, B/A, C/D 対するセット | のRD, IORQ に アップ時間 | 50 | - | - | 50 | - | - | 30 | - | - | ns |
| 42 | Th | | ホールド時間 |) | 40 | - | _ | 40 | | _ | 20 | _ | - | ns |
| 43 | TsRI (C) | | | _がりに対する ットアップ時間 | 70 | - | - : | 60 | - | - | 45 | - | - | ns |
| 44 | TdRI (DO) | | RD, IORQの データ出力ま | 立下がりから での遅延 | - | - | 300 | - | - | 200 | - | - | 70 | ns |
| 45 | TdRI (DOs) | , | | 立上がりから トまでの遅延 | - | - | 70 | - | - | 70 | _ | - | 70 | ns |
| 46 | TsDI (C) | | クロック立」 データセット | がりに対する アップ時間 | 40 | - | - | 40 | 1 | - | 25 | - | - | ns |
| 47 | TdIO (DOI) | 1 | | vのIORQの立下 - タ出力までの | _ | - | 120 | - | - | 85 | - | - | 85 | ns |

PiO部AC特性 (インアクティブ状態) (2/3)

| 番号 | 記号 | 項 | B | | 84C01 6MHz | | | 84C01 10MH | 5BF-10 z) | | 84C01 12MH | | 単 |
|----|--------------|-----------------------------------|--|-----|---------------|-----|-----|---------------|--------------|----|---------------|-----|----|
| 7 | | | | 最小 | 標準 | 最大 | 最小 | 標準 | 最大 | 最小 | 標準 | 最大 | 位 |
| 48 | TsM1 (Cr) | | ヒがりに対する トアップ時間 | 70 | _ | - | 50 | - | - | 40 | - | - | ns |
| 49 | TsM1 (Cf) | | ドがりに対する トアップ時間) | 0 | _ | _ | 0 | _ | - | 0 | - | - | ns |
| 50 | TdM1 (IEO) | M1立下がりた までの遅延 | からIEO立下がり | - | - | 100 | - | _ | 100 | - | - | 80 | ns |
| 51 | TsIEI (IO) | IEIのIORQのこ るセットアッ (INTAサイク) | | 100 | - | _ | 80 | . – | - | 80 | - | _ | ns |
| 52 | TdIEI (IEOf) | IEI立下がりか までの遅延 | らIEO立下がり | _ | - | 70 | - | | 70 | - | - | 50 | ns |
| 53 | TdIEI (IEOr) | IEI立上がりか までの遅延 | ・らIEO立上がり | - | - | 150 | _ | _ | 120 | - | _ | 110 | ns |
| 54 | Td10 (C) | | Fがりに対する ットアップ時間 | 170 | - | - | 120 | _ | _ | 40 | - | - | ns |
| 55 | TdC (RDYr) | クロック立下 立上がりまで | がりからREADY の遅延 | - | - | 170 | _ | _ | 150 | - | _ | 90 | ns |
| 56 | TdC (RDYf) | クロツク立下 立下がりまで | がりからREADY の遅延 | _ | | 120 | - | - | 110 | - | - | 90 | ns |
| 57 | TwSTB (C) | STROBETTIL | ス幅 | 120 | - | _ | 100 | - | - " | 40 | _ | | пs |
| 58 | TsSTB (C) | STROBEの立』 アップ時間(2 | 下がりに対する 上がりのセット 欠のサイクルで フティブにする | 150 | - | _ | 100 | - | - | 60 | - | - | ns |
| 59 | TdIO (PD) | IORQ立上がり タ確定までの (モード0) | ノから出力デー 遅延 | - | - | 160 | - | _ | 140 | - | _ | 110 | ns |
| 60 | TsPD (STB) | | がりに対する トアップ時間 | 190 | - | - | 150 | - | - | 50 | - | - | ns |
| 61 | TdSTB (PD) | STROBE立下が データ遅延時 (モード2) | がりからの出力 省 | - | _ | 180 | - | - | 150 | - | - | 80 | ns |
| 62 | TdSTB (PDr) | STROBE立上か フロートまで (モード2) | 「りからデータ の遅延 | - | _ | 160 | - | - | 120 | - | - | 110 | ns |

PiO部AC特性 (インアクティブ状態) (3/3)

| 番号 | 1 5‡ | 号 | 項 | 頁 目 | TMPZ84C015BF-6 (6MHz) | | | TMPZ84C015BF-10 (10MHz) | | | TMPZ84C015BF-12 (12MHz) | | | 単位 |
|----|-----------------|---|-----------------------------|------------------|--------------------------|----|-----|----------------------------|----|-----|----------------------------|-------|-----|----|
| | | | | | 最小 | 標準 | 最大 | 最小 | 標準 | 最大 | 最小 | 標準 | 最大 | |
| 63 | TdPD (INT) | | ポートデー : 下がりまでの (モード3) | ター致からINT立 D遅延 | | _ | 430 | - | _ | 350 | _ | - | 150 | ns |
| 64 | TdSTB (INT) | | TROBE立上 下がりまでの | がりからINT立 D遅延 | - | - | 350 | - | - | 250 | - | 1 | 100 | ns |
| | 291092 | | | | | | | | | | | 91092 | | |

4.5.4 SIO部AC特性 (インアクティブ状態) (1/3)

| 番号 | 記号 | 項目 | 1 | .84C01 (6MHz | | _ | 84C01 10MH | | TMPZ84C015BF-12 (12MHz) | | | 単位 |
|----|--------------|---|----|-----------------|-----|----|---------------|-----|----------------------------|----|-----|----|
| Ľ | | | 最小 | 標準 | 最大 | 最小 | 標準 | 最大 | 最小 | 標準 | 最大 | '* |
| 65 | TsCS (C) | クロック立上がりに対する コ ン ト ロ ー ル 信 号 (CE (A7〜A2), C / D (A0), B / A (A1)) セットアップ時間 | | - | _ | 40 | - | - | 30 | _ | _ | пѕ |
| 66 | TsRD (C) | クロック立上がりに対する IORO, RD信号セットアップ 時間 | | - | | 55 | _ | - | 45 | _ | _ | ns |
| 67 | TdC (DO) | クロックの立上がりから データ出力までの遅延 | - | - | 150 | _ | - | 100 | - | - | 75 | ns |
| 68 | TsDI (C) | クロック立上がりに対する データ入力セットアップ時間(ライトサイクルおよび MTサイクル) | 30 | - | - | 30 | _ | - | 30 | _ | _ | ns |
| 69 | TdRD (DOz) | RDの立上がりからのデータ ホールド時間 | _ | 1 | 90 | ~ | _ | 70 | - | _ | 70 | ns |
| 70 | TdIO (DOI) | IORQ立下がりからデータ出 カまでの遅延 (INTACKサイ クル) | _ | | 120 | + | - | 85 | 1 | + | 85 | ns |
| 71 | TsM1 (C) | クロック立上がりに対する MT信号セットアップ時間 | 75 | - | - | 50 | - | - | 40 | - | _ | ns |
| 72 | TsiEl (IO) | IORQの立下がりに対するIEI 信号セットアップ時間 (INTACKサイクル) | | _ | - | 80 | - | 1 | 80 | - | _ | ns |
| 73 | TdM1 (IEO) | Mīの立下がりからIEOの立 下がりまでの遅延 (ED デ コード) | | _ | 160 | - | - | 120 | - | _ | 80 | ns |
| 74 | TdIEI (IEOr) | IEIの立上がりからIEOの立上 がりまでの遅延 (EDデコー ド後) | _ | - | 150 | - | - | 120 | - | - | 110 | ns |

SIO部AC特性 (インアクティブ状態) (2/3)

| 番号 | 記号 | 項目 | | 284C01 (6MHz | | | 84C01 10MH | | TMPZ | 84C01 12MH | | 単 |
|----|---------------|--|-----|-----------------|-----|-----|---------------|----------|------|---------------|----------|-----------|
| Ľ | | | 最小 | 標準 | 最大 | 最小 | 標準 | 最大 | 最小 | 標準 | 最大 | 位 |
| 75 | TdIEI (IEOf) | IEIの立下がりからIEOの立 下がりまでの遅延 | _ | - | 70 | -, | - | 50 | - | - | 50 | ns |
| 76 | TdC (INT) | クロックの立上がりから INTの立下がりまでの遅延 | - | - | 150 | - | - | 100 | - | - | 100 | ns |
| 77 | TdIO (W/RWf) | IORQ, CE (A7~A2)の立下が りからW/RDY立下がりまで の遅延 (ウェイト モード) | - | - | 175 | - | - | 130 | - | _ | 110 | ns |
| 78 | TdC (W / RRf) | クロックの立上がりから W/RDY立下がりまでの運延 (レディ モード) | - | - | 100 | - | - | 80 | | - | 80 | ns |
| 79 | TdC (W / RWz) | クロックの立下がりから WR/DYフロート状態までの 遅延(ウェイト モード) | _ | | 110 | - | _ | 90 | - | - | 75 | ns |
| 80 | Th, Th (CS) | セットアップ時間が規定さ れている各箇所でのホール ド時間 | 0 | _ | _ | 0 | - | - | - | - | 10 | ns |
| 81 | TwPh | 高レベルパルス幅 | 200 | - | _ | 200 | _ | - | 100 | - | _ | ns |
| 82 | TwPl | 低レベルバルス幅 | 200 | _ | _ | 200 | | _ | 100 | - | _ | ns |
| 83 | TcTxC | 送信クロック周期 | 330 | _ | ∞ | 250 | - | 8 | 160 | - | 8 | ns |
| 84 | TwTxCl | 低レベル送信クロック パ ルス幅 | 100 | - | ∞ | 80 | - | 8 | 70 | - | 8 | ns |
| 85 | TwTxCh | 高レベル送信クロック パ ルス幅 | 100 | - | 8 | 80 | - | ∞ | 70 | - | ∞ | ns |
| 86 | TdTxC (TxD) | TxCの立下がりからTxD信号 までの遅延 (x1モード) | 1 | _ | 220 | - | - | 180 | - | - | 180 | ns |
| 87 | , , | TxCの立下がりからW/RDY 立下がりまでの遅延 (レディ モード) | 5 | | 9 | 5 | _ | 9 | 5 | | 9 | CLK 周期 |
| 88 | TdTxC (INT) | TxCの立下がりからINT立下 がりまでの遅延 | 5 | - | 9 | 5 | - | 9 | 5 | - | 9 | CLK 農期 |
| 89 | TcRxC | 受信クロック周期 | 330 | - | ∞ | 250 | _ | ∞ | 250 | - | ∞ | ns |
| 90 | TwRxCl | 低レベル受信クロック パ ルス幅 | 100 | - | ∞ | 80 | - | ∞ | 70 | - | ∞ | ns |
| 91 | TwRxCh | 高レベル受信クロック パ ルス幅 | 100 | - | ∞ | 80 | - | ∞ | 70 | - | ∞ | ns |
| 92 | TsRxD (RxC) | RxC立上がりに対するRxD信 号セットアップ時間 (x1モード) | 0 | - | - | 0 | - | - | 0 | - | - | ns |

SIO部AC特性 (インアクティブ状態) (3/3)

| 番号 | 記号 | | 項 | · · | TMPZ84C015BF-6 (6MHz) | | | | 84C01! 10MH | | TMPZ: | 単位 | | |
|----|--------------|------------|-------------------------------|-------------------------|--------------------------|----|----|------|----------------|-----|-------|----|----|-----------|
| Ľ | | | | | 最小 | 標準 | 最大 | 最小 | 標準 | 最大 | 最小 | 標準 | 最大 | 114 |
| 93 | ThRxD (RxC) |) | RXCの立上が 信号ホールド (x1モード) | りに対するRxD 時間 | 100 | - | - | 80 | - | - | 100 | _ | - | ns |
| 94 | TdRxC (W / F | RRf) | RXCの立上が 立下がりまで (レディ モー | | 10 | _ | 13 | 10 | - | 13 | 10 | - | 13 | CLK 周期 |
| 95 | TdRxC (INT) | | RXCの立上が がりまでの遅 | りからINT立下 延 | 10 | - | 13 | 10 | - | 13 | 10 | _ | 13 | CLK 周期 |
| 96 | TdRxC (SYN | C) | RXCの立上が 下がりまでの (内部周期 モ- | | 4 | ı | 7 | 4 | - | 7 | 4 | - | 7 | CLK 周期 |
| 97 | TsSYNC (RxC | -) | | 「りに対する トアップ時間 -ド) | -100 | 1 | _ | -100 | ı | 1 . | -100 | ı | 1 | ns |

4.5.5 WDT部AC特性 (インアクティブ状態) (1/2)

| 番号 | 記号 | 項目 | | TMPZ84C015BF-6 (6MHz) | | | TMPZ84C015BF-10 (10MHz) | | | TMPZ84C015BF-12 (12MHz) | | |
|-----|---------------|---|----|--------------------------|-----|-----|----------------------------|-----|-----|----------------------------|-----|----|
| Ľ | | | 最小 | 標準 | 最大 | 最小 | 標準 | 最大 | 最小 | 標準 | 最大 | 位 |
| 98 | TsAdd (Cr) | クロック立上がりに対する アドレスセットアップ時間 | | - | _ | 150 | - | - | 150 | - | - | ns |
| 99 | TsIO (Cr) | クロック立上がりに対する IORQ立下がりまでのセット アップ時間 | | _ | - | 70 | - | _ | 70 | - | - | ns |
| 100 | TdRD (Cr) | クロック立上がりに対する RD立下がりまでのセット アップ時間 | | - | - | 70 | - | _ | 70 | _ ' | - | ns |
| 101 | TdCr (Do) | クロック立上がりからデー タ出力までの遅延 | - | - | 130 | - | - | 130 | - | - | 130 | ns |
| 102 | TdIORDr (DoZ) | IORQ, RD立上がりからデータフロートまでの遅延 | - | - | 90 | - | _ | 90 | _ | _ | 90 | ns |
| 103 | TsWR (Cr) | クロック立上がりに対する WR立下がりまでのセット アップ時間 | | - | - | 70 | _ | _ | 70 | - | - | ns |
| 104 | TsDI (Cr) | クロック立上がりに対する データ入力セットアップ時間 | | - | _ | 0 | - | - | 0 | - | 1 | ns |
| 105 | | IORQ, WR立上がってから のデータ出力保持時間 | 20 | | | 20 | 1 | - | 20 | - | - | ns |

WDT部AC特性 (インアクティブ状態) (2/2)

| 番号 | 記号 | 項 | E | TMPZ84C015BF-6 (6MHz) | | | TMPZ84C015BF-10 (10MHz) | | | TMPZ84C015BF-12 (12MHz) | | | 東 |
|-----|------------|----------|-------------------------|--------------------------|-------------|-----|----------------------------|-------------|-----|----------------------------|-------------|-----|----|
| ٦ | | | | 最小 | 標準 | 最大 | 最小 | 標準 | 最大 | 最小 | 標準 | 最大 | 位 |
| 106 | TdC (WDTf) | | 立 上 が り か ら 下がりまでの遅延 | - | - | 160 | _ | _ | 120 | - | - | 120 | ns |
| 107 | TdC (WDTr) | | 立上がりから 上がりまでの遅延 | - | - | 165 | - | - | 125 | - | - | 125 | ns |
| | TCWDT | WDTOUT出7 | カ周期 WDTモード0 | - | T12+ | - | - | T12* | - | - | T12+ | | ns |
| 108 | | | WDT€- F1 | - | T12+ 218 | - | - | T12* | _ | - | T12+ 218 | ٠, | ns |
| | | | WDTモード2 | - | T12+ | - | - | T12+ 220 | - | - | T12- | | ns |
| | | | WDT€ - F3 | - | T12* | - | - | T12+ 222 | - | - | T12+ 222 | - | ns |

- (注) AC電気的特性測定条件

 VIH = 2.4V、VIL = 0.4V

 VOH = 2.2V、VOL = 0.8V(ただしCLKOUTは除く)

 VIHC = Vcc 0.6V、VILC = 0.6V(CLKOUT)

 VOHC = VCC 0.6V、VOLC = 0.6V(CLKOUT)
- CL=100pF

4.6 ACタイミング図 (2) (インアクティブ状態)

4.6.1 CGC部ACタイミング図 (インアクティブ状態)

. CLKOUT端子とCLKIN端子を接続した場合の各モードのタイミングを示します。




図4.6.1 CLKOUT波形




図4.6.2 クロックリスタートタイミング(STOPモード時)