

MMX & XMM



Arithmétique

		Byte(b)	Word(w)	Double(d)	Quad(q)
Somme	$M1_B[i] = M1_B[i] + M2_B[i]$	pADD b	pADD w	pADD d	pADD q
+	$M1_B[i] = \text{limit}(-128, M1_B[i] + M2_B[i], 127)$	pADD sb	pADD sw		
	$M1_B[i] = \text{limit}(0, M1_B[i] + M2_B[i], 255)$	pADD usb	pADD usw		
Soustraction	$M1_B[i] = M1_B[i] - M2_B[i]$	pSUB b	pSUB w	pSUB d	pSUB q
-	$M1_B[i] = \text{limit}(-128, M1_B[i] - M2_B[i], 127)$	pSUB sb	pSUB sw		
	$M1_B[i] = \text{limit}(0, M1_B[i] - M2_B[i], 255)$	pSUB usb	pSUB usw		
Multiplication	$M1_{UW}[i] = M1_{UW}[i] * M2_{UW}[i] \& 0xFFFF$		pMUL lw	pMUL dq	
X	$M1_{UW}[i] = M1_{UW}[i] * M2_{UW}[i] >> 16$		pMUL hw pMUL huw		
Multiplication puis Somme	$M1_D[i] = M1_W[2i] * M2_W[2i] + M1_W[2i+1] * M2_W[2i+1]$		pMADD w pMADD ubsw		
Somme des différences absolues	$M1_W[0] = \sum M1_B[i] - M2_B[i] , M1_W[i > 0] = 0$		pSAD w MPSAD w		
Valeur absolue	$M1_W[i] = M2_W[i] $	pABS b	pABS w	pABS d	pABS q
Maximum	$M1_{UB}[i] = \text{Max}(M1_{UB}[i], M2_{UB}[i])$	pMAX sb	pMAX sw	pMAX sd	
		pMAX ub	pMAX uw	pMAX ud	
Minimum	$M1_{UB}[i] = \text{Min}(M1_{UB}[i], M2_{UB}[i])$	pMIN sb	pMIN sw	pMIN sd	
		pMIN ub	pMIN uw	pMIN ud	
Moyenne	$M1_B[i] = (M1_B[i] + M2_B[i]) / 2$		pAVG b	pAVG w	
Égalité ?	$M1_B[i] = M1_B[i] == M2_B[i]? 0xFF : 0$	pCmpEQ b	pCmpEQ w	pCmpEQ d	pCmpEQ q
Supérieur ?	$M1_B[i] = M1_B[i] > M2_B[i]? 0xFF : 0$	pCmpGT b	pCmpGT w	pCmpGT d	pCmpGT q
Signes	$\text{reg}_{32}[0..7] = M_B[0..7] >> 8$	pMovMsk b	$\text{reg}_{32}, \text{mem}_{64}$		
Signe conditionnel	$M1_W[i] = M1_W[i] * \text{sign}(M2_W[i])$	pSIGN b	pSIGN w	pSIGN d	

Logique

		Word(w)	Double(d)	Quad(q)	DQuad(dq)
And	$M1_Q = M1_Q \& M2_Q$				pAND
And not	$M1_Q = \sim M1_Q \& M2_Q$				pANDN
Or	$M1_Q = M1_Q M2_Q$				pOR
Xor	$M1_Q = M1_Q \wedge M2_Q$				pXOR
Shl	$M1_W[i] = M1_W[i] << \text{imm8}$	pSLL w	pSLL d	pSLL q	pSLL dq
Shr	$M1_W[i] = M1_W[i] >> \text{imm8}$	pSRL w	pSRL d	pSRL q	pSRL dq
Sar	$M1_W[i] = M1_W[i] / 2^{\text{imm8}}$	pSRA w	pSRA d	pSRA q	

Saturation : si le résultat dépasse une limite, il est ramené à la limite.

Unsigned : résultat non signé

Si le mode Saturation n'est pas actif, une troncature sanctionne les dépassements.

MMX

XMM

intel seulement

MMX & XMM

Mouvements

		Byte(b)	Word(w)	Double(d)	Quad(q) DQuad(dq)
Comprimer			PACKsswb PACKuswb	PACKssdw	
Décompresser		pUNPCKhbw pUNPCKlbw	pUNPCKhwd pUNPCKlwd	pUNPCKhdq pUNPCKldq	pUNPCKhqdq pUNPCKlqdq
Extension de signe	$M1_w[i] = \text{int16}(M2_b[i])$		pMOVSBw ⓘ	pMOVSBd ⓘ pMOVSWd ⓘ	pMOVSBq ⓘ pMOVSWq ⓘ pMOVSDq ⓘ
Extension à zéro	$M1_w[i] = \text{unsigned_int16}(M2_{ub}[i])$		pMOVZBw ⓘ	pMOVZBd ⓘ pMOVZWd ⓘ	pMOVZBq ⓘ pMOVZWq ⓘ pMOVZDq ⓘ
Insérer	$M_w[\text{imm8} \& 3] = \text{reg}_{32}[0..15]$ $M_w[\text{autre}] = \text{idem}$	pINSb ⓘ	pINSw ⓘ	pINSD ⓘ	pINSq ⓘ
Extraire	$\text{reg}_{32}[0..15] = M_w[\text{imm8} \& 3]$ $\text{reg}_{32}[16..31] = 0$	pEXTRb ⓘ	pEXTRw ⓘ	pEXTRd ⓘ	pEXTRq ⓘ
Répartir	$M1_w[i] = M2_w[(\text{imm8} \gg 2i) \& 3]$ $X1_w[i] = X2_w[(\text{imm8} \gg 2i) \& 3 + (\text{h} ? 4:0)]$ $X1_b[i] = X2_b[(X2 \gg 4i) \& 15]$	pSHUFb	pSHUFw pSHUFlw pSHUFhw	pSHUFD	
Échanger	$M_q \leftrightarrow \text{partie basse}(X_{dq})$				MOVdq2q MOVq2dq
Registre ↔ mémoire	$\text{reg}_{32}/\text{mem}_{32} = M_b[0]$ $M_b[0] = \text{reg}_{32}/\text{mem}_{32}$ $M_b[1] = 0$			MOVD MOVD	MOVq MOVdq MOVq MOVdq
Mêler	$M1_w[i] = \text{imm8} \gg i \& 1 ? M2_w[i] : M1_w[i]$ $M1_w[i] = \text{XMM0}_w[i] < 0 ? M2_w[i] : M1_w[i]$		pBLENDw ⓘ pBLENDVw ⓘ		
Quitter le mode MMX	(indispensable en MMX, inutile en XMM)	EMMS			

Saturation : si le résultat dépasse une limite, il est ramené à la limite.

Si le mode Saturation n'est pas actif, une troncature sanctionne les dépassements.

Unsigned : résultat non signé


MMX

XMM


ⓘ intel seulement

MMX & XMM


Entrelacer




Compacter



Répartir



Saturation



MMX & XMM

Compactage entrelacé avec saturation

Les instructions PACK compressent 2 paquets en un seul dans l'ordre des arguments :

Entrées : $MM0 = D0_1, D0_0$ $MM1 = D1_1, D1_0$ `PACKSSDW` $MM0, MM1$; $W_i = \min(\max(-2^{15}, d), 2^{15}-1)$

Il peut être intéressant d'avoir la même opération avec un entrelacement des résultats :

Entrées : $MM0 = D0_1, D0_0$ $MM1 = D1_1, D1_0$ `PACKSSDW` $MM0, MM0$; $W0_i = \text{int16}(D0_i)$
 Valeurs signées `PACKSSDW` $MM1, MM1$; $W1_i = \text{int16}(D1_i)$
`PUNPKLWD` $MM0, MM1$; $D0_i = \text{int16}(D1_i) << 16 + \text{int16}(D0_i)$

Remarque : la compression présuppose les opérandes signés en entrée et c'est l'instruction qui définit le type du résultat :

`PACKSSDW` prend 2x4 entiers signés de 32 bits (D) qu'il convertit, les Saturant si nécessaire, en 8 entiers de 16 bits Signés .

`PACKUSWB` prend 2x8 entiers signés de 16 bits (W) qu'il convertit, les Saturant si nécessaire, en 16 entiers non signés (U) de 8 bits (B).

Compactage entrelacé sans saturation

Similaire au cas précédent sans saturation laquelle est remplacée par un modulo au format cible (i.e. W_0 des D).

Entrées : $MM0 = D0_1, D0_0$ `PSLLD` $MM1, 16$; $MM1 = W1_1 << 16, W1_0 << 16$
 et $MM1 = D1_1, D1_0$ `PAND` $MM0, \{0, -1, 0, -1\}$; $MM0 = W0_2, W0_0$
`POR` $MM0, MM1$; $MM0 = W1_1, W0_2, W1_0, W0_0$

Décompactage non-entrelacé

Entrées : $MM0 = W0_3, W0_2, W0_1, W0_0$ `MOVQ` $MM2, MM0$; $W2_i = W0_i$
 et $MM1 = W1_3, W1_2, W1_1, W1_0$ `PUNPCKLDQ` $MM0, MM1$; $MM0 = W1_1, W1_0, W0_1, W0_0$
`PUNPCKHQDQ` $MM2, MM1$; $MM2 = W1_3, W1_2, W0_3, W0_2$

Décompactage signé (exemple : 8 entiers 16 bits → 2 x 4 entiers 32 bits)

Entrée : $MM0 = W0_3, W0_2, W0_1, W0_0$ `PXOR` $XMM0, XMM0$; $W0_i = 0$
`PCMPGTW` $XMM0, XMM1$; $W0_i = (0 > W1) ? \$FFFF : 0$
`MOVDQU` $XMM2, XMM1$; $W2_i = W1_i$
`PUNPCKLWD` $XMM1, XMM0$; $D1_i = \text{int32}(W0_i)$
`PUNPCKHWD` $XMM2, XMM0$; $D2_i = \text{int32}(W0_{i+4})$

Différence absolue de nombres non signés

Entrées : $MM0 = D0_3, \dots, D0_0$ `MOVQ` $MM2, MM0$; $B2_i = B0_i$
 et $MM1 = D1_3, \dots, D1_0$ `PSUBUSB` $MM0, MM1$; $B0_i = B0_i < B1_i ? 0 : B0_i - B1_i$
`PSUBUSB` $MM1, MM2$; $B1_i = B0_i < B1_i ? B1_i - B0_i : 0$
`POR` $MM0, MM1$; $B1_i = B0_i < B1_i ? B1_i - B0_i : B0_i - B1_i$

Différence absolue de nombres signés

Entrées : $MM0 = D0_3, D0_2, D0_1, D0_0$ `PSUBD` $MM1, MM0$; $D1_i = D0_i - D1_i$
 et $MM1 = D1_3, D1_2, D1_1, D1_0$ `PABSD` $MM0, MM1$; $D0_i = |D0_i - D1_i|$

MMX & XMM

Limitations d'un nombre non signé à une gamme [LO, HI]

```
PADDUSW MM0, ~P_HI           ; W0i = 0xFFFF + min(Xi - HI, 0)
PSUBUSW MM0, ~(P_HI - P_LO) ; W0i = max(min(Xi, HI) - LO, 0)
PADDW MM0, LO                 ; W0i = min(max(Xi, HI), LO)
```

Mettre à 1

```
PXOR MM0, MM0
PCMPEQ MM1, MM1
PSUBB MM0, MM1      PSUBW MM0, MM1      PSUBD MM0, MM1
```

Mettre à 0

```
PXOR MM0, MM0
```

Mettre à -1

```
PCMPEQ MM1, MM1
```

Mettre à 2ⁿ-1

```
PCMPEQ MM1, MM1
PSRLW MM1, 16-n      PSRLD MM1, 32-n
```

Mettre à 2ⁿ

```
PCMPEQW MM1, MM1
PCMPEQW MM2, MM2
PSLLW MM1, n
PADDW MM1, MM2
PANDN MM1, MM2
```

Complémenter à 1 (NOT)

```
PCMPEQW MM2, MM2
PANDN MM1, MM2
```

Limitation d'un nombre signé à une gamme [LO, HI]

Utilise les instructions d'addition et de soustraction avec saturation non signée. Nous utiliserons les constantes suivantes :

```
P_LO = LO, LO, LO, LO      P_HI = HI, HI, HI, HI
P_MIN = 215, 215, 215, 215  WMIN = 0x8000
P_HX = WHX3, WHX2, WHX1, WHX0  WHXi = 0x7FFF - HI
P_DX = WDX3, WDX2, WDX1, WDX0  WDXi = 0xFFFF + LO - HI
```

```
Entrée: MM0 = X3, X2, X1, X0
PADDW MM0, P_MIN           ; W0i = Xi + 0x8000
PADDUSW MM0, P_HX          ; W0i = 0xFFFF + max(Xi - HI, 0)
PSUBUSW MM0, P_DX          ; W0i = min(max(Xi, HI) - LO, 0)
PADDW MM0, P_LO            ; W0i = min(max(Xi, HI), LO)
```

Si HI-LO > 0x8000 alors l'algorithme peut être simplifié :

Ce code économise 1 cycle mais si HI - LO ≥ 0x8000, il ne fonctionne plus :
 0xFFFF - (X < 0x8000) ≥ 0x8000 donc négatif.

```
PADDSSW MM0, ~P_HI           ; W0i = 0xFFFF + min(Xi - HI, 0)
PSUBSSW MM0, ~(P_HI-P_LO) ; W0i = max(min(Xi, HI) - LO, 0)
PADDW MM0, P_LO              ; W0i = min(max(Xi, HI), LO)
```