

# Laboratório de Eletrônica Digital

# Relógio Digital

Manaus/AM

20/09/2018



# Laboratório de Eletrônica Digital Alunos: Jean Cleison Braga Guimarães - 21601227 Maurício Assayag Aguiar- 21554919

**Professor: Thiago Brito** 


## Manaus-AM 2018

## Questão 1

## Letra a)

Cálculos de embasamento para construção dos contadores: (Cálculos próprios)

# Projeto des contadores síncronos




# (entinuação projeto 1


10	Xo			
X8X2/X	X <sub>o</sub>	01	11_	10,
00	0	1	X	X
01	0	11	X	×
11	X	X	X	X
10	0	J	X	X

XJoxe	\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	01	11	10
00	X	×	1	0
01	X	X	1	0
11	- x'	X_	X	X
10	T.	V	X	1

do		+ X3		
X3X2	00 Xo	01	11	10
00	1	X	X	1
0!	1	X	X	U
. 11	X	X	Х	χ
101	1	X	X	0

	(o=1			
X2/X1X	00	01	11	10
00	X	1_	1	X
01	X	1	1_	X
11	X	X	X	X
10	X	1	X	X





Como mostrado nas imagens, foram usados contadores de módulo 10, 6, e 3, todos construídos com flip-flops jk.

Ao que foi demonstrado em sala, foram adicionados os decodificadores de binário para 7 segmentos, como mostrado nas imagens a seguir:




Imagem geral do projeto.






Imagem isolada do circuito do decodificador utilizado.

# Embasamento teórico para a construção do circuito:





Referência das 3 fotos anteriores:

http://www.ebah.com.br/content/ABAAAhM8IAC/decodificador-display-7-segmentos

#### Questão 1

#### Letra B)

### CMOS 4071;

VIH: 3.5V

Vı∟: 1.5v

Vон: 4.95v

Vol: 0.05v

**TPLH: 400ns** 

**TPHL: 400ns** 

V<sub>NH</sub>: 1.45<sub>V</sub>

V<sub>NL</sub>: 1.45v

#### CMOS 4073;

VIH: 3.5v

Vı∟: 1.5v

Vон: 4.95v

Vol: 0.05v

**TPLH: 338ns** 

**TPHL: 250ns** 

V<sub>NH</sub>: 1.45v

V<sub>NL</sub>: 1.45v

#### CMOS 4081;

VIH: 3.5v

Vı∟: 1.5v

Vон: 4.95v

Vol: 0.05v

**Т**Р**L**H: **250ns** 

**Т**рн**L**: **250ns** 

V<sub>NH</sub>: 1.45v

V<sub>NL</sub>: 1.45v

## **CMOS R4071**;

VIH: 3.5v

V<sub>IL</sub>: 1.5∨

Vон: 4.95v

Vol: 0.05v

**TPLH: 338ns** 

**TPHL: 250ns** 

V<sub>NH</sub>: 1.45<sub>V</sub>

#### Questão 3

### Código do Relógio Digital em Verilog

```
-module Digital Clock(
          input Clk 1sec, reset, Clk 10sec,
2
3
          output reg [5:0]hora minuto,
 4
          output reg [5:0]minuto segundo);
 5
   //Variáveis internas
 6
7
         reg [5:0] segundos;
8
         reg [5:0] minutos;
9
         reg [4:0] horas;
10
11
          always @(posedge(Clk 1sec) or posedge(reset))
12
    begin
13
    if (reset == 1'b1) begin
14
                 segundos <= 0;
15
                 minutos <= 0;
16
                 horas <= 0; end
    else if (Clk 1sec == 1'b1) begin
17
18
                  segundos <= segundos + 1;
19
    if (segundos == 60) begin
20
                      segundos <= 0;
21
                     minutos <= minutos + 1;
22
                      if (minutos == 60) begin
    23
                         minutos <= 0;
24
                         horas <= horas + 1;
25
                         if(horas == 24) begin
    26
                              horas <= 0;
27
                          end
28
                      end
                  end
29
30
              end
31
          end
32
33
         reg tmp=1'b0;
34
35
    always @(posedge (Clk_10sec)) begin
36
              tmp=~tmp;
37
    if(tmp==1'b1) begin
38
                 hora minuto=horas;
39
                 minuto segundo=minutos;
40
               end
41
    else begin
42
                 hora minuto <= minutos;
43
                 minuto segundo<=segundos;
44
               end
45
          end
46
47
   endmodule
```

#### Código do Divisor de Frequência (50mhz para 1hz) em Verilog

```
49 //DIVISOR DE FREQUENCIA 50MHz PARA 1Hz
 50
 51
     Emodule clock 1hz (input clkin,
 52
                          output reg clkout);
 53
 54
    reg [24:0] counter;
 55
 56
     initial begin
 57
          counter = 0;
 58
          clkout = 0;
 59
        end
 60
     always @(posedge clkin) begin
 61
           if (counter == 0) begin
               counter <= 25'd24999999;
 62
 63
               clkout <= ~clkout;
 64
            end else begin
 65
               counter <= counter - 25'd1;
 66
            end
 67
            end
68 endmodule
```

#### Conclusão

Para a construção do projeto em questão, foram utilizadores 6 contadores, constituídos por um total de 20 flip-flops jk (Cmos 4027) e 6 decodificadores de binário para 7 segmentos, constituídos por diversas portas inversoras (cmos 4009), portas or (cmos 4071), portas and (cmos 4073), portas or (cmos 4075), portas xnor (cmos 4077) e portas and (cmos 4081).