



UFAM

Laboratório de Eletrônica Digital

Relógio Digital

Manaus/AM

20/09/2018



UFAM

Laboratório de Eletrônica Digital

Alunos: Jean Cleison Braga Guimarães - 21601227

Maurício Assayag Aguiar- 21554919

Professor: Thiago Brito

Manaus-AM

2018


Questão 1

Letra a)

Cálculos de embasamento para construção dos contadores:
(Cálculos próprios)

Projeto dos contadores síncronos

Projeto 1: contador síncrono, módulo 10, utilizando Moore



Utilizando flip-flop JK

| Q_3 | K_3 | Q_2 | K_2 | Q_1 | K_1 | Q_0 | K_0 |
|-------|-------|-------|-------|-------|-------|-------|-------|
| 0 | X | 0 | X | 0 | X | 1 | X |
| 0 | X | 0 | X | 1 | X | X | 1 |
| 0 | X | 0 | X | X | 0 | 1 | X |
| 0 | X | 1 | X | X | 1 | X | 1 |
| 0 | X | X | 0 | 0 | X | 1 | X |
| 0 | X | X | 0 | 1 | X | X | 1 |
| 0 | X | X | 0 | X | 0 | 1 | X |
| 1 | X | X | 1 | X | 1 | X | 1 |
| X | 0 | 0 | X | 0 | X | 1 | X |
| X | 0 | 0 | X | 1 | X | X | 1 |
| X | 1 | 0 | X | X | 1 | 0 | X |

$$J_2 = X_1 X_0$$

| $X_3 X_2$ | $X_1 X_0$ | 00 | 01 | 11 | 10 |
|-----------|-----------|----|----|----|----|
| 00 | 00 | 0 | 0 | 1 | 0 |
| 01 | 00 | X | X | X | X |
| 11 | 00 | X | X | X | X |
| 10 | 00 | 0 | 0 | X | 0 |

| Estado Atual | | | |
|--------------|-------|-------|-------|
| X_3 | X_2 | X_1 | X_0 |
| 0 | 0 | 0 | 0 |
| 0 | 0 | 0 | 1 |
| 0 | 0 | 1 | 0 |
| 0 | 0 | 1 | 1 |
| 0 | 1 | 0 | 0 |
| 0 | 1 | 0 | 1 |
| 0 | 1 | 1 | 0 |
| 0 | 1 | 1 | 1 |
| 1 | 0 | 0 | 0 |
| 1 | 0 | 0 | 1 |
| 1 | 0 | 1 | 0 |

| Próx. Estado | | | |
|--------------|-------|-------|-------|
| Y_3 | Y_2 | Y_1 | Y_0 |
| 0 | 0 | 0 | 1 |
| 0 | 0 | 1 | 0 |
| 0 | 0 | 1 | 1 |
| 0 | 1 | 0 | 0 |
| 0 | 1 | 0 | 1 |
| 0 | 1 | 1 | 0 |
| 0 | 1 | 1 | 1 |
| 1 | 0 | 0 | 0 |
| 1 | 0 | 0 | 1 |
| 1 | 0 | 1 | 0 |
| 0 | 0 | 0 | 0 |

$$J_3 = X_2 X_1 X_0$$

| $X_3 X_2$ | $X_1 X_0$ | 00 | 01 | 11 | 10 |
|-----------|-----------|----|----|----|----|
| 00 | 00 | 0 | 0 | 0 | 0 |
| 01 | 00 | 0 | 0 | 1 | 0 |
| 11 | 00 | X | X | X | X |
| 10 | 00 | X | X | X | X |

$$K_3 = X_1$$

| $X_3 X_2$ | $X_1 X_0$ | 00 | 01 | 11 | 10 |
|-----------|-----------|----|----|----|----|
| 00 | 00 | X | X | X | X |
| 01 | 00 | X | X | X | X |
| 11 | 00 | X | X | X | X |
| 10 | 00 | 0 | 0 | X | 1 |

$$K_2 = X_1 X_0$$

| $X_3 X_2$ | $X_1 X_0$ | 00 | 01 | 11 | 10 |
|-----------|-----------|----|----|----|----|
| 00 | 00 | X | X | X | X |
| 01 | 00 | 0 | 0 | 1 | 0 |
| 11 | 00 | X | X | X | X |
| 10 | 00 | X | X | X | X |

Continuação projeto 1

$$f_1 = X_0$$

| $X_3X_2 \backslash X_1X_0$ | 00 | 01 | 11 | 10 |
|----------------------------|----|----|----|----|
| 00 | 0 | 1 | X | X |
| 01 | 0 | 1 | X | X |
| 11 | X | X | X | X |
| 10 | 0 | 1 | X | X |

$$K_1 = X_0 + X_3$$

| $X_3X_2 \backslash X_1X_0$ | 00 | 01 | 11 | 10 |
|----------------------------|----|----|----|----|
| 00 | X | X | 1 | 0 |
| 01 | X | X | 1 | 0 |
| 11 | X | X | X | X |
| 10 | X | X | X | 1 |

$$f_0 = \bar{X}_1 + X_3$$


| $X_3X_2 \backslash X_1X_0$ | 00 | 01 | 11 | 10 |
|----------------------------|----|----|----|----|
| 00 | 1 | X | X | 1 |
| 01 | 1 | X | X | 1 |
| 11 | X | X | X | X |
| 10 | 1 | X | X | 0 |

$$K_0 = 1$$

| $X_3X_2 \backslash X_1X_0$ | 00 | 01 | 11 | 10 |
|----------------------------|----|----|----|----|
| 00 | X | 1 | 1 | X |
| 01 | X | 1 | 1 | X |
| 11 | X | X | X | X |
| 10 | X | 1 | X | X |

Projeto 2

Contador síncrono, módulo 6, com reset



| X_2 | X_1 | X_0 |
|-------|-------|-------|
| 0 | 0 | 0 |
| 0 | 0 | 1 |
| 0 | 1 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 0 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |

| Y_2 | Y_1 | Y_0 |
|-------|-------|-------|
| 0 | 0 | 1 |
| 0 | 1 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 0 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |
| 0 | 0 | 0 |

| f_2 | K_2 | f_1 | K_1 | f_0 | K_0 |
|-------|-------|-------|-------|-------|-------|
| 0 | X | 0 | X | 1 | X |
| 0 | X | 1 | X | X | 1 |
| 0 | X | X | 0 | 1 | X |
| 1 | X | X | 1 | X | 1 |
| X | 0 | 0 | X | 1 | X |
| X | 0 | 1 | X | X | 1 |
| X | 1 | X | 1 | 0 | X |

$$d_2 = X_1 X_0$$

| $X_2 \backslash X_0$ | 0 | 1 |
|----------------------|---|---|
| 00 | 0 | 0 |
| 01 | 0 | 1 |
| 11 | X | X |
| 10 | X | X |

$$K_2 = X_1 \bar{X}_0$$

| $X_2 \backslash X_0$ | 0 | 1 |
|----------------------|---|---|
| 00 | X | X |
| 01 | X | X |
| 11 | 1 | X |
| 10 | 0 | 0 |

$$f_1 = X_0$$

| $X_2 \backslash X_0$ | 0 | 1 |
|----------------------|---|---|
| 00 | 0 | 1 |
| 01 | X | X |
| 11 | X | X |
| 10 | 0 | 1 |

$$K_1 = X_0 + X_2$$

| $X_2 \backslash X_0$ | 0 | 1 |
|----------------------|---|---|
| 00 | X | X |
| 01 | 0 | 1 |
| 11 | 1 | X |
| 10 | X | X |


$$f_0 = \bar{X}_2 + X_2 \bar{X}_1$$

| $X_2 \backslash X_0$ | 0 | 1 |
|----------------------|---|---|
| 00 | 1 | X |
| 01 | 1 | X |
| 11 | 0 | X |
| 10 | 1 | X |

$$K_0 = 1$$

| $X_2 \backslash X_0$ | 0 | 1 |
|----------------------|---|---|
| 00 | X | 1 |
| 01 | X | 1 |
| 11 | X | X |
| 10 | X | 1 |

Projeto 3: Contador síncrono, módulo 3, com mais





| ESTADO ATUAL | |
|----------------|----------------|
| X ₁ | X ₀ |
| 0 | 0 |
| 0 | 1 |
| 1 | 0 |
| 1 | 1 |

| PRÓX. ESTADO | |
|----------------|----------------|
| Y ₁ | Y ₀ |
| 0 | 1 |
| 1 | 0 |
| 1 | 1 |
| 0 | 0 |

| FUP - FLOP I | |
|----------------|----------------|
| T ₁ | T ₀ |
| 0 | 1 |
| 1 | 1 |
| 0 | 1 |
| 1 | 1 |

$$T_1 = X_0$$

$$T_2 = 1$$



Como mostrado nas imagens, foram usados contadores de módulo 10, 6, e 3, todos construídos com flip-flops jk.

Ao que foi demonstrado em sala, foram adicionados os decodificadores de binário para 7 segmentos, como mostrado nas imagens a seguir:




Imagem geral do projeto.





Imagem isolada do circuito do decodificador utilizado.

Embasamento teórico para a construção do circuito:



| | | | | | |
|---|-----------|---|-----------|---|-----------|
| | \bar{C} | | C | | \bar{B} |
| A | 1 | 0 | 1 | 1 | |
| | 0 | 1 | 1 | 1 | B |
| | x | x | x | x | |
| A | 1 | 1 | x | x | \bar{B} |
| | \bar{D} | D | \bar{D} | D | |

Mapa para (a)

$$a = A + C + B \odot D$$

| | | | | | |
|---|-----------|---|-----------|---|-----------|
| | \bar{C} | | C | | \bar{B} |
| A | 1 | 1 | 1 | 1 | |
| | 1 | 0 | 1 | 0 | B |
| | x | x | x | x | |
| A | 1 | 1 | x | x | \bar{B} |
| | \bar{D} | D | \bar{D} | D | |

Mapa para (b)

$$b = \bar{B} + C \odot D$$

| | | | | | |
|---|-----------|---|-----------|---|-----------|
| | \bar{C} | | C | | \bar{B} |
| A | 1 | 1 | 1 | 0 | |
| | 1 | 1 | 1 | 1 | B |
| | x | x | x | x | |
| A | 1 | 1 | x | x | \bar{B} |
| | \bar{D} | D | \bar{D} | D | |

Mapa para (c)

$$c = B + \bar{C} + D$$

| | | | | | |
|---|-----------|---|-----------|---|-----------|
| | \bar{C} | | C | | \bar{B} |
| A | 1 | 0 | 1 | 1 | |
| | 0 | 1 | 0 | 1 | B |
| | x | x | x | x | |
| A | 1 | 1 | x | x | \bar{B} |
| | \bar{D} | D | \bar{D} | D | |

Mapa para (d)

$$d = A + \bar{B}\bar{D} + \bar{B}C + C\bar{D} + B\bar{C}$$

| | | | | | |
|---|-----------|---|-----------|---|-----------|
| | \bar{C} | | C | | \bar{B} |
| A | 1 | 0 | 0 | 1 | |
| | 0 | 0 | 0 | 1 | B |
| | x | x | x | x | |
| A | 1 | 0 | x | x | \bar{B} |
| | \bar{D} | D | \bar{D} | D | |

Mapa para (e)

$$e = \bar{B}\bar{D} + \bar{C}\bar{D}$$

| | | | | | |
|---|-----------|---|-----------|---|-----------|
| | \bar{C} | | C | | \bar{B} |
| A | 1 | 1 | 1 | 1 | |
| | 1 | 0 | 1 | 0 | B |
| | x | x | x | x | |
| A | 1 | 1 | x | x | \bar{B} |
| | \bar{D} | D | \bar{D} | D | |

Mapa para (f)

$$f = A + \bar{B}\bar{D} + B\bar{C} + B\bar{D}$$

| | | | | | |
|---|-----------|---|-----------|---|-----------|
| | \bar{C} | | C | | \bar{B} |
| A | 0 | 0 | 1 | 1 | |
| | 1 | 1 | 0 | 1 | B |
| | x | x | x | x | |
| A | 1 | 1 | x | x | \bar{B} |
| | \bar{D} | D | \bar{D} | D | |

Mapa para (g)

$$g = A + C\bar{D} + B \oplus C$$

Referência das 3 fotos anteriores:

<http://www.ebah.com.br/content/ABAAAhM8IAC/decodificador-display-7-segmentos>

Questão 1

Letra B)

CMOS 4071;

V_{IH} : 3.5v

V_{IL} : 1.5v

V_{OH} : 4.95v

V_{OL} : 0.05v

T_{PLH} : 400ns

T_{PHL} : 400ns

V_{NH} : 1.45v

V_{NL} : 1.45v

CMOS 4073;

V_{IH} : 3.5v

V_{IL} : 1.5v

V_{OH} : 4.95v

V_{OL} : 0.05v

T_{PLH} : 338ns

T_{PHL} : 250ns

V_{NH} : 1.45v

V_{NL} : 1.45v

CMOS 4081;

V_{IH} : 3.5v

V_{IL} : 1.5v

V_{OH} : 4.95v

V_{OL} : 0.05v

T_{PLH} : 250ns

T_{PHL} : 250ns

V_{NH} : 1.45v

V_{NL} : 1.45v

CMOS R4071;

V_{IH} : 3.5v

V_{IL} : 1.5v

V_{OH} : 4.95v

V_{OL} : 0.05v

T_{PLH} : 338ns

T_{PHL} : 250ns

V_{NH} : 1.45v

Questão 3

Código do Relógio Digital em Verilog

```

1  module Digital_Clock(
2      input Clk_1sec,reset,Clk_10sec,
3      output reg [5:0]hora_minuto,
4      output reg [5:0]minuto_segundo);
5
6      //Variáveis internas
7      reg [5:0] segundos;
8      reg [5:0] minutos;
9      reg [4:0] horas;
10
11     always @(posedge(Clk_1sec) or posedge(reset))
12     begin
13         if(reset == 1'b1) begin
14             segundos <= 0;
15             minutos <= 0;
16             horas <= 0; end
17         else if(Clk_1sec == 1'b1) begin
18             segundos <= segundos + 1;
19             if(segundos == 60) begin
20                 segundos <= 0;
21                 minutos <= minutos + 1;
22                 if(minutos == 60) begin
23                     minutos <= 0;
24                     horas <= horas + 1;
25                     if(horas == 24) begin
26                         horas <= 0;
27                     end
28                 end
29             end
30         end
31     end
32
33     reg tmp=1'b0;
34
35     always @(posedge (Clk_10sec)) begin
36         tmp=~tmp;
37         if(tmp==1'b1) begin
38             hora_minuto=horas;
39             minuto_segundo=minutos;
40         end
41         else begin
42             hora_minuto<=minutos;
43             minuto_segundo<=segundos;
44         end
45     end
46
47 endmodule

```

Código do Divisor de Frequência (50mhz para 1hz) em Verilog

```
49 //DIVISOR DE FREQUENCIA 50MHz PARA 1Hz
50
51 module clock_1hz (input clkin,
52                  output reg clkout);
53
54     reg [24:0] counter;
55
56     initial begin
57         counter = 0;
58         clkout = 0;
59     end
60     always @(posedge clkin) begin
61         if (counter == 0) begin
62             counter <= 25'd24999999;
63             clkout <= ~clkout;
64         end else begin
65             counter <= counter - 25'd1;
66         end
67     end
68 endmodule
```

Conclusão

Para a construção do projeto em questão, foram utilizados 6 contadores, constituídos por um total de 20 flip-flops jk (Cmos 4027) e 6 decodificadores de binário para 7 segmentos, constituídos por diversas portas inversoras (cmos 4009), portas or (cmos 4071), portas and (cmos 4073), portas or (cmos 4075), portas xnor (cmos 4077) e portas and (cmos 4081).