ТЕХНИЧЕСКИ УНИВЕРСИТЕТ – СОФИЯ

ФАКУЛТЕТ ПО КОМПЮТЪРНИ СИСТЕМИ И УПРАВЛЕНИЕ

гл.ас. Диана В. Григорова, доц. Валентин С. Моллов

АНАЛИЗ И СИНТЕЗ НА ЛОГИЧЕСКИ СХЕМИ

Издателство на Техническия университет - София

СЪДЪРЖАНИЕ

	ТЕМИ	СТ
	ПРЕДГОВОР	7
	TEMA 1	
	БУЛЕВИ ФУНКЦИИ. ЗАДАВАНЕ НА ЛОГИЧЕСКИ ФУНКЦИИ. КАНОНИЧНИ ФОРМИ НА ЛОГИЧЕСКИ ФУНКЦИИ	9
1.1	Булеви функции. Основни понятия, означения, логически операции	9
1.2	Функции на една и две променливи	10
1.3	Правила и закони на булевата алгебра	12
1.4	Задаване на логически функции	15
1.5	Канонични форми на логически функции	17
1.6	Преминаване от нормални към канонични форми на логически функции	20
	TEMA ₂ 2	
	МЕТОД НА КУАЙН-МАК КЛАСКИ ЗА МИНИМИЗАЦИЯ НА ЛОГИЧЕСКИ ФУНКЦИИ. МИНИМИЗАЦИЯ НА ЛОГИЧЕСКИ ФУНКЦИИ С КАРТИ НА ВЕЙЧ. МИНИМИЗАЦИЯ НА СИСТЕМА ЛОГИЧЕСКИ ФУНКЦИИ	23
2.1	Метод на Куайн-Мак Класки	23
2.2	Минимизация с карти на Вейч	26
2.3	Минимизация на непълно определени логически функции	28
2.4	Минимизация на система логически функции	28
2.4.1	Минимизация на система логически функции с обща подфункция	28
2.4.2	Систематичен подход за минимизация на система логически функции	30
2.4.3	Минимизация на система функции с базова функция	33

			5.2.1	Таблично задаване	67
			5.2.2	: Графично задаван е	68
	TEMA 3		5.3	Структурни модели на ПС	69
	СТАТИЧЕН И ДИНАМИЧЕН АНАЛИЗ НА		5.3.1	Структурен модел без елементи памет	69
	КОМБИНАЦИОННИ ЛОГИЧЕСКИ СХЕМИ. ВИДОВЕ		5.3.2	Структурен модел с единичен блок памет	7′
	СЪСТЕЗАНИЯ НА СИГНАЛИТЕ. ОТКРИВАНЕ И ОТСТРАНЯВАНЕ НА СЪСТЕЗАНИЯ	37	5.3.3	Структурен модел с двоен блок памет	72
3.1	Статичен анализ	37	5.4	Елементарни автомати	73
3. i 3.2	Динамичен анализ	38	5.5	Синтез на автомати с памет	76
3.2 3.3	динамичен анализ Видове състезания	40	5.5.1	Структурен синтез на автомати със синхронизирани ЕП	76
3.4	Откриване и отстраняване на състезанията	40	5.5.2	Особености на синтеза на частични автомати с памет	78
J. 4	Откриване и отограниване на оботосанията	. •	5.6	Анализ на автомати със синхронизирани елементи памет	81
	TEMA 4				
	ДЕШИФРАТОРИ И ДЕМУЛТИПЛЕКСОРИ.			TEMA 6	
	МУЛТИПЛЕКСОРИ. ПОСТОЯННИ ПАМЕТИ, ПРОГРАМИРУЕМИ ЛОГИЧЕСКИ МАТРИЦИ. ШИФРАТОРИ. КОМПАРАТОРИ. КОДОВИ			БРОЯЧИ – ФУНКЦИИ, ВИДОВЕ, СИНТЕЗ НА ПЪЛНИ И ЧАСТИЧНИ БРОЯЧИ. БРОЯЧИ В ИНТЕГРАЛНО	
	ПРЕОБРАЗУВАТЕЛИ. СУМАТОРИ	45		ИЗПЪЛНЕНИЕ. РЕГИСТРИ - ФУНКЦИИ, ВИДОВЕ, СИНТЕЗ. РЕГИСТРИ В ИНТЕГРАЛНО ИЗПЪЛНЕНИЕ	85
4.1	Дешифратори и демултиплексори. Реализация на		6.1	Броячи	85
	логически функции чрез дешифратори	45	6.1.1	Начин на функциониране	85
4.2	Мултиплексори	49	6.1.2	Видове броячи	85
4.3	Постоянни памети. Програмируеми логически матрици. Реализация на логически функции с ПЛМ		6.1.3	Синтез на броячи	86
	геализация на логически функции с голи	52	6.1.4	Броячи в интегрално изпълнение	91
4.4	Шифратори	58	6.2	Регистри	92
4.5	Цифрови компаратори	58	6.2.1	Начин на функциониране и видове	92
4.6	Кодови преобразуватели	59	6.2.2	Синтез на регистри	93
4.7	Суматори	61	6.2.3	Регистри в интегрално изпълнение	96
	TEMA 5				
	ПОСЛЕДОВАТЕЛНОСТНИ СХЕМИ. СТРУКТУРНИ			TEMA 7	99
	МОДЕЛИ. ЕЛЕМЕНТИ ПАМЕТ. СИНТЕЗ И АНАЛИЗ НА	65		СИНТЕЗ НА МИКРОПРОГРАМНИ АВТОМАТИ	
<u> </u>	КРАЙНИ АВТОМАТИ С ПАМЕТ	55	7.1	Управляващи и операционни автомати	99
O. I	Последователностни схеми: структура, особености, автоматни модели	65	7.2	Задаване и синтез на микропрограмни автомати	100
5.2	Задаване на последователностни схеми	67	7.3	Замяна на входните променливи	103
		".			

7.4	Декомпозиция на матриците на микропрограмен автомат	104
7.5	Декомпозиция на микропрограмни автомати	106
	Приложение – карти на Вейч на 2,3,4,5 и 6 променливи	113
	Литература	115

ПРЕДГОВОР

Учебното пособие е предназначено за студенти и специалисти, обучаващи се и работещи в областта на компютърните науки и технологии. То има за цел да даде базови знания и умения при решаване на широк кръг задачи с използване на логически елементи и базирани на тях разнообразни комбинационни структури, както и при анализа и синтеза на крайни автоматни устройства.

В изданието се разглеждат елементи от теорията на булевата алгебра и приложението й при описание работата на логически елементи и схеми. Дискутират се методите за минимизация на пълно и непълно зададени логически функции на 2,3,4 и повече променливи, както и на система от логически функции. Показани са техниките за преминаване от нормални към канонични форми на логически функции. Описан е методът на Куайн-Мак Класки за минимизация на функции.

В книгата са представени основите на статичния и динамичния анализ на схемни структури с логически елементи, явлението "състезание на сигнали" и методите за отстраняването им. Представени са най-често използваните комбинационни схемни структури в инженерната практика – дешифратори, мултиплексори, демултиплексори, преобразуватели на код, шифратори, цифрови компаратори и др. Разгледани са структурата и особеностите на постоянни запомнящи устройства и програмируеми логически матрици (ПЛМ) в аспект на използването им за реализация на сложни логически структури с елементно излишество. Дискутирани са структурните особености на всяко комбинационно устройство и спецификите в приложението му.

Специално внимание е отделено на методите за синтез на последователностни схеми с елементи памет. Дадени са основните модели на този клас схеми и основните видове елементарни автомати (тригери). Подробно са описани синтезът и анализът на синхронни крайни автомати с елементи памет.

Разглеждат се най-често използваните електронни устройства, изградени с тригери – броячи и регистри. Дадени са техните функционални особености, начини за управление, видове, интегрално изпълнение. Дискутират се методите за синтез на такива устройства.

Книгата дава базови знания за същността, задаването и синтеза на микропрограмни автомати като пример на крайни инженерни устройства

с използване на крайни автоматни устройства с микропрограмно управление.

Авторите изказват своята благодарност на рецензента – доц. д-р инж. Николай Г. Николов за неоценимата му помощ при изготвяне на ръкописа и множеството полезни препоръки.

Материалът в това учебно пособие е изготвен от съавторите, както ледва:

- Глави 2,3,5,6,7 от инж. Диана В. Григорова
- Глави 1,4, предговор от д-р инж. Валентин С. Моллов.

TEMA 1

БУЛЕВИ ФУНКЦИИ. ЗАДАВАНЕ НА ЛОГИЧЕСКИ ФУНКЦИИ. КАНОНИЧНИ ФОРМИ НА ЛОГИЧЕСКИ ФУНКЦИИ

1.1 Булеви функции. Основни понятия, означения, логически операции

Булевите (логически) функции¹, както и съответните променливи и константи, които ги определят, могат да заемат само две фиксирани стойности – "0" и "1", и представляват двете възможни състояния, които може да заема един цифров сигнал с две нива на кодиране – ниско/високо, истина/неистина (true/false). Поради това дефиниращите логическите функции и техните аргументи се наричат още двоични.

Както при всяка алгебрична система, така и в булевата алгебра се изисква задаване на множеството от математически обекти (константи, променливи, изрази) и съответните правила, операции и закони, с които тези обекти ще се преобразуват. Математическият апарат, с който работи булевата алгебра, дефинира своите специфични означения, операции, правила и закони, които дават възможност за представяне на логическите функции в различна форма, както и за преобразуването им от една форма в друга.

Прието е променливите да се означават с малки букви (със или без индекс): x_1 , x_5 , y_1 , z_3 и т.н. или с първите главни букви от латинската азбука: A, B, C, D, докато логическите функции – най-често с букви F, Y, Z или φ .

Съвкупността от всички възможни комбинации от стойности на аргументите на дадена логическа функция се наричат μ набори. Ако една функция има п аргумента, то броят на наборите й е μ на общият брой на логическите функции на п променливи е μ на μ на чатири аргумента: μ на μ на μ на чатири аргумента: μ на μ на μ на наборите μ е μ на μ

^{&#}x27; Математическият апарат на булевата алгебра е формулиран от George Boole (1815-1864г.) през 1849 г. и намира за пръв път практическо инженерно приложение през 1938г. от Claude Shannon при проектиране на телефонни комутационни вериги.

аргумент (бит) да е този с най-малко тегло и да се дефинира като "младши" или с "най-малко значимост" (the least significant bit, LSB), докато най-ляво разположеният, с най-голямо тегло — като "старши" или с "най-голяма значимост" (the most significant bit, MSB).

Една логическа функция може да бъде пълно или непълно определена. Казва се, че функцията е пълно определена, ако тя има фиксирана стойност 0 или 1 за всички свои набори. Тя е непълно определена, ако за част от наборите си стойността й е недефинирана. В тези случаи стойността й се означава с X или Н. В общия случай, при непълно определена функция, по отношение на входните набори различаваме три непресичащи се подмножества: подмножество от наборите, за които функцията има стойност 1, такова, за което тя приема стойност 0, и подмножество от наборите, за което функцията е неопределена.

Основните операции в булевата алгебра са: *дизюнкция* (логическо събиране, функция ИЛИ), *конюнкция* (логическо умножение, функция И) и *инверсия* (логическо отрицание, функция НЕ). Тези основни логически операции, съответните им означения и схемни елементи, които ги представят (за случая на две входни променливи х и у), са дадени в Табл.1.1:

Основни логически операции	Означения	Наименование	Схемен елемент
или (OR)	$Y = x \vee y, Y = x + y$	дизюнкция (логическо събиране)	
И (AND)	$Y = x \wedge y, Y = x.y$ Y = x & y	конюнкция (логическо умножение)	
HE (NOT)	$Y = \overline{x}, Y = \sim x, Y = \neg x$	инверсия / инвертиране (логическо отрицание)	

Табл.1.1

1.2 Функции на една и две променливи

При използване апарата на булевата алгебра в практиката голямо значение имат функциите на една и две променливи — т.нар. елементарни логически функции. Поради важността им е прието те да се означават по определен начин и да се именуват. В Табл.1.2 са дадени функциите (f_0 до f_3) на една променлива (n=1), както споменахме по-горе — общо $M=2^{2^1}=4$.

Броят функции на два аргумента (n=2) е общо $M=2^{2^2}=2^4=16$. Както може да се види от Табл.1.3, всяка от тези погически функции (f_0 до f_{15}) има по една инверсна на себе си: функциите f_0 до f_7 и функциите f_8 до f_{15} са взаимноинверсни. Поради важността им всяка от тях носи

X f _i	0	1	Наименование	Логическо означение
f_0	0	0	Константа 0	0
f ₁	0	1	Променлива х	X
f ₂	1	0	Инверсия на х	X
f ₃	1	1	Константа 1	1

Табл.1.2

специфично наименование, а за някои от тях има и съпоставен съответен схемен логически елемент. Особена важност при анализа и синтеза на логически схеми и устройства имат (освен посочените в Табл.1.1. операции конюнкция, дизюнкция и инверсия) логическите функции ИЛИ-НЕ /стрелка на Пирс/, И-НЕ /щрих на Шефер/, сума по модул две и логическа равнозначност.

Всяка съвкупност от логически функции, чрез които може да се представи произволна логическа функция, представлява т.нар. функционално пълна система функции или логически базис (или само базис). Доказва се, че трите функции И, ИЛИ, НЕ образуват функционално пълна система. Логически базис също така образуват всяка една от функциите ИЛИ-НЕ и И-НЕ. Това именно обяснява широкото използване на съответните логически елементи.

X ₁ X ₂	0	0	1	1	Наименование	Логическа функция	Логически елемент
f ₀	0	0	0	0	Константа 0	0	
f ₁	0	0	0	1	Конюнкция (логическо умножение)	X ₁ .X ₂	
f ₂	0	0	1	0	Забрана по х₂	$x_1.\overline{x}_2$ $x_1 \rightarrow x_2$	X ₁
f ₃	0	0	1	1	Променлива х₁	X 1	_
f ₄	0	1	0	0	Забрана по х₁	$\overline{X}_1.X_2$ $X_1 \leftarrow X_2$	X ₁ -c X ₂ -
f ₅	0	1	0	1	Променлива х ₂	X ₂	-
f ₆	0	1	1	0	Сума по модул 2	$X_1\overline{X}_2 \vee \overline{X}_1X_2$ $X_1 \oplus X_2$	—————————————————————————————————————

f ₇	0	1	1	1	Дизюнкция (логическо събиране)	x ₁ ∨ x ₂	
f ₈	1	0	0	0	ИЛИ-НЕ (стрелка на Пирс)	$\overline{\mathbf{x}_1 \vee \mathbf{x}_2} \mathbf{x}_1 \downarrow \mathbf{x}_2$	
fg	1	0	0	1	Логическа равнозначност	$\overline{X}_1\overline{X}_2 \vee X_1X_2$ $X_1 \sim X_2$	— (P)
f ₁₀	1	0	1	0	Инверсия на х ₂	$\overline{\mathbf{X}}_{2}$	
f ₁₁	1	0	1	1	Импликация на х ₂ към х ₁	$X_1 \vee \overline{X}_2 \\ X_1 \leftarrow X_2$	X ₁
f ₁₂	1	1	0	0	Инверсия на х₁	$\overline{\mathbf{X}}_{1}$	
f ₁₃	1	1	0	1	Импликация на х ₁ към х ₂	$\overline{X}_1 \vee X_2$ $X_1 \rightarrow X_2$	X ₁
f ₁₄	1	1	1	0	И-НЕ (щрих на Шефер)	$\overline{X_1.X_2}$ X_1 X_2	
f ₁₅	1	1	1	1	Константа 1	1	••

Табл.1.3

1.3 Правила и закони на булевата алгебра

Правилата за извършване на основните операции над булеви

променливи се задават чрез поступати, определящи изпълнението им по отношение на логическите нула и единица – Табл.1.4:

При извършване на логическите операции, разгледани по-горе, булевата алгебра

0 × 0 = 0	0.0=0	0 = 1
0 ∨ 1 = 1	0 . 1 = 0	1 = 0
1 ∨ 0 = 1	1.0=0	
1 ∨ 1 = 1	1.1=1	

Табл.1.4

определя т.нар. *приоритеет*, т.е. ред за извършването им, както следва:

логическо отрицание $(1) \rightarrow$

логическо умножение (2) → поги

логическо събиране (3)

Въз основа на дадените погоре постулати могат да се обобщени следните изведат (свойства) зависимости логическа произволна Te променлива. представят действието основните на

$x \lor 0 = x$	x . 0 = 0	= X = X
x ∨ 1 = 1	x . 1 = x	
$x \lor x = x$	x . x = x	
$x \vee \overline{x} = 1$	$x \cdot \overline{x} = 0$	

Табл.1.5

логически операции за произволна булева променлива по отношение на логическите нула и единица, както и по отношение на самата себе си и инверсната си стойност (в дуалните си форми И, ИЛИ) - Табл.1.5.

Законите на булевата алгебра са: комутативен (за разместване), асоциативен (за съчетаване) и дистрибутивен (за разпределение), закон за слепване, закон за поглъщане, закон(и)/правила на Де Морган (за инвертирането). Те са представени, за случаите на две (респ. три) променливи в Табл. 1.6.

Наименование	Предст	авяне
	ИЛИ-форма	И-форма
Комутативен закон	$X_1 \vee X_2 = X_2 \vee X_1$	$\mathbf{X}_1.\mathbf{X}_2 = \mathbf{X}_2.\mathbf{X}_1$
Асоциативен закон	$x_1 \lor (x_2 \lor x_3) = x_2 \lor (x_1 \lor x_3) =$ = $x_3 \lor (x_1 \lor x_2)$	$x_1.(x_2.x_3) = x_2.(x_1.x_3) =$ $= x_3.(x_1.x_2)$
Дистрибутивен закон	$x_1 \lor x_2 x_3 = (x_1 \lor x_2)(x_1 \lor x_3)$	$x_1(x_2 \vee x_3) = x_1x_2 \vee x_1x_3$
Закон за слепване	$X_1X_2 \vee X_1\overline{X}_2 = X_1$	$(\mathbf{x}_1 \vee \mathbf{x}_2)(\mathbf{x}_1 \vee \overline{\mathbf{x}}_2) = \mathbf{x}_1$
Закон за поглъщане	$\mathbf{x}_1 \vee \mathbf{x}_1 \mathbf{x}_2 = \mathbf{x}_1$	$\mathbf{x}_{1}(\mathbf{x}_{1}\vee\mathbf{x}_{2})=\mathbf{x}_{1}$
Закон на Де Морган	$\overline{\mathbf{X}_1 \vee \mathbf{X}_2} = \overline{\mathbf{X}}_1.\overline{\mathbf{X}}_2$	$\overline{X_1.X_2} = \overline{X}_1 \vee \overline{X}_2$

Табл.1.6

Както може да се види от Табл.1.4, голяма част от законите на булевата алгебра съответстват директно на законите и правилата от обикновената алгебра. Друга част са специфични, уникални и както ще видим по-нататък – имат съществена роля при извършване на преобразувания и опростяване на булеви изрази.




фиг.1.1 Схемна интерпретация на комутативен закон в булевата алгебра (за случай на двувходов елемент И-НЕ)

Комутативният закон представлява познатото ни от небулевата алгебра правило за равнозначност на израза при разместване местата на аргументите, независимо от техния брой. Специфичният смисъл на този закон при изразяването му с помощта на логически елементи е, че стойността на функцията

в изхода на елемента (високо или ниско ниво) не зависи от това кой аргумент (сигнал) на кой конкретен вход е подаден – фиг.1.1.

Асоциативният закон интерпретира равнозначността на крайния резултат при различно съчетаване (присвояване) на резултата от междинните логически операции. Схемната му интерпретация е дадена на фиг. 1.2.



фиг. 1.2 Представяне на асоциативен закон (И-форма) в булевата алгебра с помощта на логически елементи

Дистрибутивният закон изразява "разпределението" на променлива (в случая х₁) върху другите променливи в израза (в случая х₂ и х₃). Както може да се забележи, този закон е представен в смесен базис (И/ИЛИ) и в двете му форми. Вижда се, че лявата форма (условно наречена ИЛИ) на закона няма аналог в небулевата алгебра.

Законите за слепване и поглъщане се доказват по следния начин:

- закон за слепване; $x_1x_2 \lor x_1\overline{x}_2 = x_1(x_2 \lor \overline{x}_2) = x_1.1 = x_1$ (вж. Табл. 1.5); $(X_1 \vee X_2)(X_1 \vee \overline{X}_2) = X_1X_1 \vee X_1\overline{X}_2 \vee X_2X_1 \vee X_2\overline{X}_2 =$

$$= x_1 \lor x_1(\overline{x}_2 \lor x_2) \lor 0 = x_1 \lor x_1.1 = x_1;$$

- закон за поглъщането: $x_1 \lor x_1 x_2 = x_1 (1 \lor x_2) = x_1.1 = x_1$ (вж. Табл.1.5);

$$X_1(X_1 \lor X_2) = X_1X_1 \lor X_1X_2 = X_1 \lor X_1X_2 = X_1(1 \lor X_2) = X_1$$


Законът (законите) на Де Морган са особено важни в булевата алгебра и третират преобразуването на инверсни изрази от аргументи,

свързани помежду си само с операция И или само с операция ИЛИ. Общият вид на законите (в двете им форми) е следният:

$$\overline{\mathbf{X}_{1} \vee \mathbf{X}_{2} \vee \vee \mathbf{X}_{n}} = \overline{\mathbf{X}}_{1}.\overline{\mathbf{X}}_{2}....\overline{\mathbf{X}}_{n}$$

$$\overline{\mathbf{X}_{4}.\mathbf{X}_{2}....\mathbf{X}_{n}} = \overline{\mathbf{X}}_{1} \vee \overline{\mathbf{X}}_{2} \vee ... \vee \overline{\mathbf{X}}_{n}$$

Накратко: законът на Де Морган определя, че инверсен израз от аргументи се преобразува в израз от инверсни аргументи, като се сменя типът на логическата операция, т.е. инверсен израз от конюнкции се преобразува в дизюнкция от инверсните му аргументи и обратно - инверсен израз от



фиг.1.3 Представяне дуалността на законите на Де Морган чрез логически елементи

лизюнкции се преобразува в конюнкция от инверсните участващи аргументи.

Законът на Де Морган изразява принципа на дуалност, а именно че функциите И и ИЛИ могат взаимно да се заместят, при положение че входните променливи се инвертират – фиг. 1.3.

По-долу са представени примери, в които се прилагат постулатите, свойствата и законите на булевата алгебра при опростяване на погически изрази:

• Да се опрости логическият израз: $F = (x \vee \overline{y} \vee \overline{z})(x \vee \overline{y}.z)$.

Решение:

$$F = (x \vee \overline{y} \vee \overline{z})(x \vee \overline{y}.z) = x.x \vee x.\overline{y}.z \vee \overline{y}.x \vee \overline{y}.\overline{y}.z \vee \overline{z}.x \vee \overline{z}.\overline{y}.z =$$

$$= x \vee x.\overline{y}.z \vee \overline{y}.x \vee \overline{y}.z \vee \overline{z}.x = x(1 \vee \overline{y}.z) \vee x.\overline{y}. \vee \overline{y}.z \vee \overline{z}.x =$$

$$= x(1 \vee \overline{y} \vee \overline{z}) \vee \overline{y}.z = x \vee \overline{y}.z.$$

• Прилагайки законите на булевата алгебра, да се опрости следната логическа функция: $(\overline{x} \vee \overline{y.z} \vee \overline{y.\overline{z}}) x(y.\overline{z} \vee \overline{y} \vee \overline{z})$

Решение:


$$\overline{(\overline{x} \vee \overline{y.z} \vee \overline{y.\overline{z}})} \overline{x(y.\overline{z} \vee \overline{y} \vee \overline{z})} = \overline{x} \vee \overline{y.z} \vee \overline{y.\overline{z}} \vee x(y.\overline{z} \vee \overline{y} \vee \overline{z}) =
= x(y.z \vee \overline{y.\overline{z}}) \vee xy.\overline{z} \vee x.\overline{y} \vee \overline{z} = xyz \vee x\overline{y.\overline{z}} \vee xy.\overline{z} \vee x.\overline{y}.z =
xy(z \vee \overline{z}) \vee x\overline{y}(\overline{z} \vee z) = x(y \vee \overline{y}) = x.$$

• Да се докаже тъждеството $X_1X_2 \vee X_1\overline{X_2}X_3 = X_1X_2 \vee X_1X_3$, прилагайки дистрибутивния закон:

Решение:
$$X_1X_2 \vee X_1\overline{X}_2X_3 = X_1(X_2 \vee \overline{X}_2X_3) = X_1(X_2 \vee \overline{X}_2)(X_2 \vee X_3) = X_1(X_2 \vee X_3) = X_1X_2 \vee X_1X_3.$$


1.4 Задаване на логически функции

Логическите функции могат да бъдат задавани по различни начини. Независимо от възприетия начин на задаване на функцията е необходимо стойността на булевата функция да се представи със стойността си за всички комбинации (набори) от стойности на определящите я входни променливи. По-долу са дадени найчесто ползваните начини за задаване (изобразяване) на логически функции:



фиг. 1.4 Представяне на булева функция на n аргумента чрез таблица на истинност


текстово – това е например представяне от типа: "функцията Y има стойност единица само когато всички нейни аргументи имат стойност единица", което описва логическа функция от типа И на п на брой аргументи: Y = X₁.X₂....X_{n-1}.X_n. Очевидно е, че този начин за описание на булеви функции не е универсален и е удобен само за представяне на относително прости функции;



фиг.1.5 Задаване на логическата функция ИЛИ чрез времедиаграма


- аналитично чрез логически израз, даващ зависимостта на булевата функция от своите аргументи, свързани по между си чрез съответните логически операции;
- таблично посредством таблица на истинност (ТИ). Това представяне е универсално в булевата алгебра и е най-често използвано – фиг.1.4. В левите колони на ТИ се разполагат наборите на променливите, от които зависи функцията, а в крайната дясна колона се записва нейната стойност за конкретния набор;
- чрез представяне от тип времедиаграма при това представяне по оста X (използвана обичайно за нанасяне на времето) се разполагат всички набори на входните променливи, а стойността на самата функция за всеки набор се изобразява с ниво нула, единица или неопределена стойност за съответния "времеви" участък фиг.1.5 (представя функцията ИЛИ на два аргумента x₁ и x₂);
- графично чрез таблици (карти) на Вейч или Карно: представлява двумерно изображение на стойностите на логическата функция в зависимост от стойността на аргументите.

Картите представляват квадрат или правоъгълник, по страните на който се записват стойностите на аргументите в прав или инверсен вид, така че да се получат всички възможни набори. В самата клетка се записва стойността на логическата функция (1, 0 или X) за съответния набор (фиг.1.6, фиг.1.7), като обикновено 0 не се нанася.



фиг.1.6 Графично представяне на логически функции на 2, 3 и 4 променливи чрез карти на Вейч

На всеки набор съответства само една точно определена клетка. При съставянето на самите карти е търсено представяне, при което всяка



фиг.1.7 Графично представяне на логически функции на 2, 3 и 4 променливи с карти на Карно

клетка да намира своите геометрично "съседни" клетки по отношение на всички участващи променливи — т.е. ако клетката отговаря например на набор X_1, X_2, X_3 , то съседните й клетки следва да съответстват на набори: $\overline{X}_1 X_2 X_3, X_1 \overline{X}_2 X_3, X_1 \overline{X}_2 \overline{X}_3$. Това представяне е в пряка връзка с търсене на т.нар. "минимални форми" на представяне на логическите функции и ще бъде подробно разгледано в гл.2;

чрез запис на номерата на наборите, за които функцията има стойност 1 (или 0) - за пълно определена функция или чрез номерата на наборите на логическата функция, при които тя има стойност 1, и неопределена стойност (или 0 и неопределена стойност) - за непълно определена функция. Например, пълно определената функция f на четири променливи може да се зададе по един от следните начини:

$$f^1$$
=(0,4,7,11,13) или f^0 =(1,2,3,5,6,8,9,10,12,14,15).

Непълно определената функция ϕ на три променливи също може да се представи по следните два начина:

$$\phi^1$$
=(1,3,4,5), ϕ^H =(0,2) или ϕ^0 =(6,7), ϕ^H =(0,2).

 чрез логическия елемент (елементи) или логическата схема, които реализират съответната функция.

1.5 Канонични форми на логически функции

Много често в практиката се изисква една логическа функция да бъде представена в базис И-НЕ или в базис ИЛИ-НЕ. Такова представяне може да бъде лесно получено, ако имаме запис на функцията чрез елементарни логически функции И и ИЛИ. Всяко от тези представяния е удобно с оглед схемната реализация на функцията, тъй като логически елементи от тези видове се предлагат от всички производители на интегрални логически елементи.

Съществуват две основни *нормални* форми на запис на една логическа функция: като сума от произведения (sum of products, SOP) - дизюнктивна нормална форма (ДНФ), и като произведение от суми (product of sums, POS) - конюнктивна нормална форма (КНФ). На всяка една от тези форми на представяне съответства двустъпална схемна реализация на логическата функция.

Представянето на логическите функции в т.нар. канонични

(*съвършени*) форми изисква въвеждането на понятията *минчлен* и *максчлен*:

- *минчлен* (конституента на единицата) е такава логическа функция, която приема стойност 1 за един-единствен набор. За всички останали набори тя стойност 0. Прието е приема минчленовете да се означават с $m_{\rm i}$, означава номера на където единичния за съответния минчлен В Табл.1.7 е дадена набор. ИСТИННОСТ таблицата на минчленовете с номера 2,3 и 7 за функция на три променливи;
- максчлен (конституента на нулата) е тази логическа функция, приемаща стойност 0 само за един-единствен набор. За всички останали набори тя има стойност 1. Максчленовете се

X ₁	X ₂	X 3	m_2	m_3	m_7
0	0	0	0_	0	0
0	0	1	0	0	0
0	1	0	1	0	0
0	1	1	0	1	0
1	0	0	0	0	0
1	0	1	0	0	0
1	1	0	0	0	0
1	1	1	0	0	1

Табл.1.7

X ₁	X ₂	X 3	M_1	M ₄	M ₆
0	0	0	1	1	1
0	0	1	0	1	1
0	1	0	1	1	1
0	1	1	1	. 1	1
1	0	0	1	0	1
1	0	1	1	1	1
1	1	0	1	1	0
1	1	1	1	1	1

Табл.1.8

означават с M_i , където i означава номера на нулевия за съответния максчлен набор. Табл.1.8 представя таблицата на истинност за максчленове с номера 1,4 и 6.

Броят на минчленовете, както и този на максчленовете за една функция на п променливи е равен на 2ⁿ. Записът на минчленовете се извършва с помощта на логическата операция конюнкция, а този на максчленовете – чрез операцията дизюнкция. За примерите от Табл.1.7 и Табл.1.8 тези записи имат съответно вида:

$$m_2 = \overline{X}_1 \cdot X_2 \cdot \overline{X}_3, \quad m_3 = \overline{X}_1 \cdot X_2 \cdot X_3, \quad m_7 = X_1 \cdot X_2 \cdot X_3$$

 $M_1 = X_1 \vee X_2 \vee \overline{X}_3, \quad M_4 = \overline{X}_1 \vee X_2 \vee X_3, \quad M_6 = \overline{X}_1 \vee \overline{X}_2 \vee X_3.$

Нормалната И-ИЛИ форма на една логическа функция, в която всички членове са минчленове, се нарича *канонична* (съвършена, СДНФ) И-ИЛИ форма – т.е. *дизюнкция от минчленовете, за които функцията има стойност* 1. Тази форма на представяне е единствена за

съответната логическа функция. За примера от Табл.1.9 (пълно определена функция Z на четири променливи) каноничната СДНФ е следната:

Нормална ИЛИ-И форма на логическа функция, в която всички членове са максчленове, се нарича канонична (съвършена, СКНФ) ИЛИ-И форма — т.е. конюнкция от максчленовете, за които функцията има стойност 0. Представянето от този тип е единствено за всяка логическа функция. За функцията от Табл. 1.9 СКНФ има вида:

$$Z = M_0 M_1 M_3 M_6 M_7 M_8 M_9 M_{11} M_{12} M_{15} =$$

$$= (X_1 \lor X_2 \lor X_3 \lor X_4)(X_1 \lor X_2 \lor X_3 \lor \overline{X}_4)(X_1 \lor X_2 \lor \overline{X}_3 \lor \overline{X}_4).(X_1 \lor \overline{X}_2 \lor \overline{X}_3 \lor X_4).$$


$$.(X_1 \lor \overline{X}_2 \lor \overline{X}_3 \lor \overline{X}_4)(\overline{X}_1 \lor X_2 \lor X_3 \lor X_4).(\overline{X}_1 \lor X_2 \lor X_3 \lor \overline{X}_4)(\overline{X}_1 \lor X_2 \lor \overline{X}_3 \lor \overline{X}_4).$$

$$.(\overline{X}_1 \lor \overline{X}_2 \lor X_3 \lor X_4)(\overline{X}_1 \lor \overline{X}_2 \lor \overline{X}_3 \lor \overline{X}_4).$$


Схемната реализация чрез логически елементи, съответстващо на записа на функцията Z в канонична И-ИЛИ и ИЛИ-И форма са представени на фиг. 1.8 а,б.

X ₁	X ₂	Х3	X4	Z
X ₁	X ₂	X ₃	X₄ ,0	0
0	0	0	1	0
0	0	1	0	1
0	0	1	1	0
0_	1	0	0	1
0	1	0	1	1
0	1	1	0	0
0	1	1	1	0
1	0	0	0	0
1	0	0	1	0
1	0	1	0	1
1	0	1	1	0
1	1	0	0	0
1	1	0	1	1
1	1	1	0	1
1	1	1	1	0

Табл.1.9



фиг.1.8 а Канонична И-ИЛИ форма на функцията Z



фиг.1.8 б Канонична ИЛИ-И форма на функцията Z

1.6 Преминаване от нормални към канонични форми на логически функции

Преминаването към канонична форма на една логическа функция може да стане от произволен аналитичен запис на функцията чрез прилагане на законите на булевата алгебра и съответните преобразувания. Преобразуването от нормална конюнктивна или дизюнктивна форма към съответните канонични форми се извършва чрез следните преобразувания:

- преминаване от ДНФ към СДНФ. Нека p е елементарна конюнкция, в която липсва аргументът x_i . Добавянето му, така че да не се промени стойността на функцията, се извършва въз основа на следното равенство: $p = p.1 = p(x_i \vee \overline{x}_i) = px_i \vee p\overline{x}_i$. Ако в получените елементарни конюнкции px_i и $p\overline{x}_i$ все още има липсващи аргументи, описаната операция се повтаря. Процесът продължава, докато се включат всички липсващи аргументи на функцията;
- преминаване от КНФ към СКНФ. Нека q е елементарна дизюнкция, в която липсва променливата x_i . Добавянето на тази променлива, така че да не се измени стойността на функцията, се извършва с прилагане на зависимостта: $q = q \lor 0 = q \lor x_i \overline{x}_i = (q \lor x_i)(q \lor \overline{x}_i)$. При положение, че в получените елементарни дизюнкции $q \lor x_i$ и $q \lor \overline{x}_i$ има още липсващи аргументи, процедурата се повтаря до включването на всички останали аргументи.

Примерите, дадени по-долу, показват техниките за преминаване към дизюнктивна и конюнктивна канонични форми на представяне на логически функции:

• Да се представи функцията $\varphi = X_1 X_2 X_3 \vee \overline{X}_1 X_3 \vee X_1 X_2 \vee \overline{X}_1 \overline{X}_2 X_3$ в канонична дизюнктивна нормална форма (СДНФ) и да се запише с номерата на минтермите си:

Решение:

$$\varphi = X_1 X_2 X_3 \vee \overline{X}_1 X_3 \vee X_1 X_2 \vee \overline{X}_1 \overline{X}_2 X_3 = X_1 X_2 X_3 \vee \overline{X}_1 X_3 (X_2 \vee \overline{X}_2) \vee \times X_1 X_2 (X_3 \vee \overline{X}_3) \vee \overline{X}_1 \overline{X}_2 X_3 = \underline{X}_1 X_2 X_3 \vee \overline{X}_1 X_2 X_3 \vee \underline{\overline{X}_1 \overline{X}_2 X_3} \vee \times \underline{X}_1 \overline{X}_2 X_3 \vee \overline{X}_1 \overline{X}_2 \overline{X}_3.$$

$$111 \quad 001 \quad 011 \quad 110$$

$$\varphi = \vee m \ (1,3,6,7).$$

Забележка: Отдолу е указан бинарният запис на всеки минтерм в каноничната форма на функцията.

• Функцията $f = (x \lor \overline{z})(y \lor \overline{x})$ да се запише в канонична конюнктивна нормална форма (СКНФ) и чрез номерата на макстермите си:

Решение:

$$f = (x \lor \overline{z})(y \lor \overline{x}) = (x \lor y.\overline{y} \lor \overline{z})(\overline{x} \lor y \lor z.\overline{z}) = (x \lor y \lor \overline{z})(x \lor \overline{y} \lor \overline{z})(\overline{x} \lor y \lor z)(\overline{x} \lor y \lor \overline{z}).$$
1 1 0 1 0 0 1 1 0 1 0
$$f = \land M(2,3,4,6).$$

Задание

- 1. Опростете зададените изрази, като използвате законите и правилата на булевата алгебра.
- 2. Докажете представените тъждества.
- 3. Представете дадените логически функции в канонична форма:
 - в СНДФ;
 - в СНКФ.

Контролни въпроси

- 1. Какво представлява набор на една логическа функция. Как се представя наборът в двоичен и десетичен вид?
- 2. Как се определя броят набори и възможните стойности на произволна булева функция на п аргумента?
- 3. Какви видове логически функции съществуват по отношение на определеността си?
- 4. Как се дефинират понятията младши и старши бит от съвкупността аргументи на една двоична функция?

- 5. Дефинирайте постулатите и свойствата на булевата алгебра.
- 6. Какви са основните закони на булевата алгебра? Кой от законите е уникален само за булевата алгебра?
- 7. Как се дефинира законът на Де Морган? Представете го в двете му форми: И-НЕ и ИЛИ-НЕ. Начертайте представянето му чрез логически елементи.
- 8. Какви начини на задаване (представяне) на логически функции познавате? Какво представляват картите на Вейч и Карно за 2, 3 и 4 променливи.
- 9. Какво представляват каноничните форми (СДНФ, СКНФ) за представяне на логически функции? Като изрази от какви конституенти се представя всяка от тези форми?

TEMA 2

МЕТОД НА КУАЙН - МАК КЛАСКИ ЗА МИНИМИЗАЦИЯ НА ЛОГИЧЕСКИ ФУНКЦИИ. МИНИМИЗАЦИЯ НА ЛОГИЧЕСКИ ФУНКЦИИ С КАРТИ НА ВЕЙЧ. МИНИМИЗАЦИЯ НА СИСТЕМА ЛОГИЧЕСКИ ФУНКЦИИ

Основна задача при синтеза на логическите функции е да се намери форма на представяне, която да осигури реализация с минимален брой логически елементи. Тази задача се нарича минимизация, а резултатът — минимална форма на функцията. Съществуващите методи за минимизация са разработени в базис, включващ функциите конюнкция, дизюнкция и отрицание. Получената минимална форма е дизюнктивна нормална форма с възможно най-малък брой елементарни конюнкции, като всяка от тях е възможно най-кратка, т.е. с най-малък брой променливи.

2.1 Метод на Куайн - Мак Класки

Ако са дадени 2 логически функции f и ф, които зависят от едни и същи аргументи и е изпълнено условието единиците на ф да са подмножество на единиците на f, се казва, че ф е импликанта на f.

<u> </u>		£		T
X ₁ _	X ₂	<u> </u>	φ1	φ_2
0	0	1	1	0
0	1	0	0	1
1	0	1	1	0
1	1	1	0	1

Фиг. 2.1 Функция f, нейна импликанта ϕ_1 и неимпликанта ϕ_2 .

От примера на фиг. 2.1 се вижда, че ϕ_1 е импликанта на f, но ϕ_2 не е. Една импликанта се нарича проста, ако никоя нейна съставна част не е импликанта на същата функция. Това означава, че простите импликанти съдържат минимален брой от променливите на функцията. Нека представим функцията f от фиг. 2.1 в СДНФ: $f = \overline{x}_1 \overline{x}_2 \vee x_1 \overline{x}_2 \vee x_1 x_2$. Нито една от импликантите (в случая импликантите са и

минтерми) не е проста. От $\bar{x}_1\bar{x}_2$ може да отпадне \bar{x}_1 , от $x_1\bar{x}_2$ - x_1 или \bar{x}_2 , а от x_1x_2 - x_2 . Функцията f има две прости импликанти - x_1 и \bar{x}_2 . Първата се получава от слепването на импликантите $x_1\bar{x}_2$ и x_1x_2 , а втората - от слепването на импликантите $x_1\bar{x}_2$ и $\bar{x}_1\bar{x}_2$. Казва се, че простата импликанта покрива минтермите, от които е получена. Целта на минимизацията се свежда до търсене на покритие на функцията от минимален брой прости импликанти (ПИ).

Минимизацията по метода на Куайн-Мак Класки протича в следния ред:

1. Функцията се представя в СДНФ – дизюнкция от конституенти на единицата (минтерми), съответстващи на наборите, за които функцията има стойност 1.

- 2. Тези набори се разделят на групи според броя на единиците в тях и се записват в колона.
- 3. Всеки набор от всяка група се проверява за възможност за слепване с всеки набор от съседната група¹. Ако е възможно слепване, резултатът се записва в нова колонка, като на мястото на отпадналата променлива се пише тире. Слепените набори се отбелязват със звездичка.
- 4. Получените импликанти се подреждат в групи според позицията, в която се е извършило слепването. Търсят се всички възможности за слепване между членовете на всяка група. Слепените импликанти се отбелязват, а резултатът се записва в нова колона.
- 5. Процесът продължава, докато се получат импликанти, които повече не могат да се слепят. Ако дадена импликанта има k на брой тирета (отпаднали са k променливи), тя трябва да се получи 2^{k-1} пъти, т.е. от 2^{k-1} различни слепвания. Неотбелязаните набори заедно с неотбелязаните импликанти от стъпки 3 и 4 представляват всички прости импликанти на функцията. Тяхната дизюнкция покрива единиците на функцията, но в общия случай това не е минималната ѝ форма.

Преди да продължим нататък, нека илюстрираме казаното дотук с един пример. Задачата е да се минимизира функцията $f = \sqrt{m(0,1,2,3,4,5,7,10,12,13,15)}^1$ по метода на Куайн-Мак Класки.

Функцията е представена в числов вид. Преминаваме към групирането на наборите според броя на единиците в тях и търсене на простите импликанти чрез осъществяване на всички възможности за слепване.

(0) (1)	0000 *	000- 00-0	-010 -100 *	-10- -1-1	-10- -1-1
(2)	0010 *	0-00	-101 *	0-0-	0-0-
<u>(4)</u>	0100 *	00-1	-111 *	01	01
(3)	0011 *	0-01	0-00 *	00	00
(5)	0101 *	001-	0-01 *	01	
(10)	1010 *	-010	0-11 *	-1-1	
(12)	1100 *	010-	00-0*	00	:
(7)	0111 *	-100	00-1 *	0-0-	
(13)	1101 *	0-11	01-1*	-10-	
(15)	1111 *	01-1	11-1 *		
		-101	000- *		
		110-	001- *		
		-111	010- *		
		11-1	110- *		

¹ За краткост ще казваме, че се слепват наборите, но всъщност се слепват минтермите, съответстващи на наборите, за които функцията има стойност 1.

Намерените ПИ са: $\overline{x}_2x_3\overline{x}_4$, $x_2\overline{x}_3$, x_2x_4 , $\overline{x}_1\overline{x}_3$, \overline{x}_1x_4 , $\overline{x}_1\overline{x}_2$

6. Търсенето на минимално покритие се осъществява с помощта на таблица на покритията (импликантна таблица). Колони са наборите, за които функцията има стойност 1, а редове — простите импликанти. В клетката, получена при пресичане на і-тия ред с ј-тия стълб се поставя отметка, ако ПИ с номер і покрива набор² с номер ј. По този начин таблицата се попълва с отметки, които онагледяват кои ПИ кои набори покриват. От тук нататък целта е да се подбере минимален брой ПИ, които съвместно покриват всички единици на функцията.

Построяваме таблицата на покритията на функцията – табл.2.1.

	•		-		1							_
	0000	0001	0010	0011	0100	0101	0111	1010	1100	1101	1111	
_010		_ 111.111 1.17						•				A
10		<u> </u>			*	*			•	*		E
_1_1						*	*			*	(+)	C
0_0_	*	*			*	*		1			 	ם [
01		*		*		*	*				3 1 1	E
00	*	*	*	*	1							F

Табл.2.1

Възможни са два подхода за намиране минималното покритие на функцията: евристичен и систематичен.

Евристичен подход

- 1. Определят се задължителните ПИ. Това са ПИ, които единствено покриват някои от минтермите. В колоните, съответстващи на тези набори има само една отметка и съответната ПИ задължително трябва да участва в окончателния израз, представящ функцията. От таблица 2.1 се вижда, че задължителните ПИ са 3: $\bar{x}_2 x_3 \bar{x}_4$, $x_2 \bar{x}_3$, $x_2 x_4$.
- 2. Таблицата се съкращава, като отпадат всички колони, покрити от задължителните ПИ получава се табл.2.2.

	0000	0001	0011
0-0-	*	*	
01	1-11-1-11	*	*
00	*	*	*

² За краткост ще казваме, че простата импликанта покрива наборите, но всъщност тя покрива минтермите, съответстващи на наборите.

- 3. Търси се покритие от най-малък брой най-кратки ПИ. От табл. 2.2 се вижда, че $\overline{x}_1\overline{x}_2$ е простата импликанта, която едновременно покрива останалите 3 набора.
- 4. Минималната форма на функцията е дизюнкция от простите импликанти, определени в т.1 и т.3, а именно: $f = \overline{x}_2 x_3 \overline{x}_4 \vee x_2 \overline{x}_3 \vee x_2 x_4 \vee \overline{x}_1 \overline{x}_2$.


Систематичен подход

Съставя се т.нар. функция на покритията. За целта всеки ред от таблицата се именува с допълнителна променлива. Условието за покритие на всяка колона е дизюнкция от допълнителните променливи, съответстващи на простите импликанти, покриващи минтерма. Функцията на покритията е конюнкция от условията за покритие на всяка от колоните. Получената КНФ се преобразува в ДНФ чрез прилагане на закона за поглъщането и чрез разкриване на скобите. Всеки конюнктивен член от тази ДНФ представлява една несъкратима форма на функцията.

За примера от табл. 2.1 функцията на покритията има вида $f_{\text{покр.}} = (D \vee F)(D \vee E \vee F)(A \vee F)(E \vee F)(B \vee D)(B \vee C \vee D \vee E)(C \vee E)A.B(B \vee C).C$ Прилагаме закона за поглъщането. Отпадат дизюнкциите, в които участват A, B или C. $f_{\text{покр.}} = A.B.C(D \vee F)(D \vee E \vee F)(E \vee F) = A.B.C(D \vee F)(E \vee F) = (A.B.C.D \vee A.B.C.F)(E \vee F) = A.B.C.D.E \vee A.B.C.E.F <math>\vee$ A.B.C.D.F \vee A.B.C.D.F \vee A.B.C.D.F \vee A.B.C.D.F

Очевидно, най-кратката форма съответства на произведението А.В.С.F

2.2 Минимизация с карти на Вейч



Фиг. 2.2 Минимизация на функция с карта на Вейч

Картата на Вейч представлява квадрат или правоъгълник, разделен на клетки, чийто брой съвпада с броя на наборите на функцията. Функция на п аргумента се нанася в карта с 2ⁿ на брой клетки. На всеки аргумент се съпоставя половината от клетките в картата, образуващи компактна група от редове или стълбове. На инверсната стойност на аргумента се съпоставя другата половина от картата. Разположението на аргументите върху картата задава съответствието клетка – номер на набор. В клетката се нанася стойността на логическата функция за съответния набор. Специфичното разположение на аргументите върху

картата задава такова разположение на наборите, което поставя тези минтерми, между които е възможно слепване в т.нар. съседни клетки. Съседни са клетките, които са една до друга (имат обща стена) или една срещу друга в краищата на даден ред или стълб (при карти за 2, 3, 4 аргумента). Картите за 5, 6, 7 и повече аргументи се състоят от съседни

карти за функции на 4 променливи. Условията за съседство в тях са като във всяка от съставящите карти, но се добавя и още едно — съседни са и клетките, които се намират на едно и също място в съседните карти. Условията за съседство на картите са същите като условията за съседство на клетките. В приложението на стр. 113 са показани карти на Вейч за 2, 3, 4, 5, 6 и 7 аргумента и е посочено съответствието между наборите от аргументи и клетките в картите. На фиг. 2.2 е показана функцията $f = \sqrt{m}(0.12,3.4,7.8,10.12,14.15)^1$, нанесена в карта на Вейч за 4 аргумента.

Минимизацията с карта на Вейч се свежда до слепване, което се извършва директно върху картата. Търсят се и се ограждат максимално големи групи от съседни единици, които образуват квадрат или правоъгълник (фиг. 2.2). Целта е всички единици на функцията да бъдат покрити с най-малък брой фигури от съседни единици, като всяка фигура съдържа възможно най-голям брой клетки. Някои от единиците могат да участват в повече от едно слепване, а други — в едно-единствено. Всяко слепване трябва да включва поне една единица, която не участва в друго слепване. Дизюнкцията от логическите произведения, описващи слепените единици, е минималната форма на функцията. Винаги се слепват 2^k на брой единици, като буквите, с които се описват, са n-k. Минималната форма на функцията от фиг. 2.2 е $f = \overline{x}_1 \overline{x}_2 \vee \overline{x}_3 \overline{x}_4 \vee x_2 x_3 x_4$. Задължителните ПИ са $\overline{x}_1 \overline{x}_2$ и $\overline{x}_3 \overline{x}_4$, тъй като те покриват единици, които не могат да бъдат покрити по друг начин (защрихованите).

Освен карти на Вейч в литературата се срещат и т.нар. карти или матрици на Карно. Те са подобни на картите на Вейч и принципите за минимизация са същите. Различават се по разположението на аргументите върху картата. На фиг. 2.3 е показана карта на Карно за 4 аргумента, в която е нанесена функцията от фиг. 2.2. Резултатът от минимизацията


съвпада с резултата от минимизацията от картата на

Фиг. 2.3 Минимизация на функция с карта на Карно

2.3 Минимизация на непълно определени логически функции

При минимизиране по метода на Куайн — Мак Класки се постъпва по следния начин: Когато се търсят всички възможни слепвания, неопределените набори се доопределят като единици. По този начин се получават възможно най-кратки и възможно най-голям брой конюнкции. При построяването на импликантната таблица неопределените набори се доопределят с нули, т.е. търси се покритие само на наборите, за които функцията задължително има стойност 1.

При минимизиране с карти на Вейч с единица се доопределят само тези неопределени набори, които допълват група от съседни единици до по-голяма такава група. Останалите неопределени набори се доопределят с нули. На фиг. 2.4 е показана карта на Вейч, в която е нанесена една непълно определена функция. Нейната минимална форма, определена в съответствие със споменатото правило, е: $f = x_1.\overline{x}_3 \vee \overline{x}_3.\overline{x}_4$



Фиг. 2.4 Минимизация на НОФ

2.4 Минимизация на система логически функции

Разгледаните дотук методи за минимизация се отнасят за самостоятелно минимизиране на отделна логическа функция. Синтезът на цифрови устройства с повече от един изход изисква синтез и минимизация на система логически функции, зависещи от едни и същи входни променливи.

Възможно е всяка от функциите да се минимизира самостоятелно, но по-добри резултати обикновено се получават, когато в процеса на минимизация се търсят

общи части между функциите, които се реализират еднократно.

2.4.1 Минимизация на система логически функции с обща подфункция

Обща подфункция е тази функция ϕ , която има стойност 1 за наборите, за които всички функции от системата имат стойност 1. Тя се минимизира самостоятелно (обикновено с карта на Вейч). Всяка функция f_i , ($i = 1 \div n$, n - брой функции) от системата се разглежда като дизюнкция от общата подфункция ϕ и допълваща функция f_i . F_i има стойност 1 за наборите, за които f_i има стойност 1, с изключение на наборите на общата подфункция – за тях функциите f_i са неопределени. F_i се минимизират самостоятелно.


Нека зададените функции f_1 , f_2 и f_3 да се минимизират чрез обща подфункция:

$$f_1 = \bigvee m(1,3,5,7,8,12,13,14,15)^1$$

$$f_2 = \bigvee m(1,3,4,5,6,7,12,13,15)^1$$


$$f_3 = \bigvee m(0,1,3,4,5,7,8,12,13,15)^1$$

Определяме подфункцията $\phi = \sqrt{m}(1,3,5,7,12,13,15)^1$ и я нанасяме в карта на Вейч (фиг. 2.5). След минимизацията получаваме $\phi = x_2x_4 \vee \overline{x}_1x_4 \vee x_1x_2\overline{x}_3$




Фиг. 2.5 Минимизация на подфункцията ф, нанесена в карта на Вейч

Нанасяме f_1 , f_2 и f_3 в карти на Вейч, като за наборите на ϕ поставяме знак за неопределеност (фиг. 2.6).



От фиг. 2.6. определяме: $f_1 = x_1 x_2 \vee x_1 \overline{x}_3$, $f_2 = \overline{x}_1 x_2$, $f_3 = \overline{x}_3 \overline{x}_4$. За f_1 , f_2 и f_3 получаваме съответно: $f_1 = \varphi \vee f_1$, $f_2 = \varphi \vee f_2$, $f_3 = \varphi \vee f_3$ Схемата е показана на фиг. 2.7.



Фиг. 2.7 Структурна схема на системата функции, минимизирана чрез обща подфункция

2.4.2 Систематичен подход за минимизация на система логически функции

Този подход използва метода на Мак Класки за съвместно минимизиране на функциите от системата. При търсенето на възможности за слепване участват всички набори, за които поне една от функциите има стойност 1. Всеки набор е съпроводен от признакова част, която е "п"-разрядно двоично число, където п е броят на функциите. В і-тия разряд на признаковата част има 1, ако і- тата функция има стойност 1 за него.

Търсенето на всички ПИ протича по известния вече начин, но с една особеност: при слепване се отбелязват само тези импликанти, които освен че са участвали в операцията, имат признакова част, съвпадаща с признаковата част на резултата. Той се получава чрез поразрядна конюнкция на признаковите части на импликантите, участвали в слепването. По този начин се получават всички прости импликанти на системата.

Следва построяване на таблица на покритието на системата, представена като една хипотетична функция, която има стойност 1 за наборите, за които поне една от функциите има стойност 1. Простите импликанти в тази таблица са намерените ПИ на системата. Те участват заедно със своята признакова част. Колони са наборите, за които някоя от функциите има стойност 1. Всяка колона се разделя на подколони, означени с номера на съответната функция, на която той принадлежи. По този начин се маркира принадлежността на набора към съответната функция. При поставянето на отметките, отбелязващи коя ПИ кой набор покрива, се взема предвид принадлежността на набора. Отметка се

поставя при две условия: 1) ПИ покрива набора и 2) признаковата ѝ част показва, че тя и наборът принадлежат на една и съща функция. Например, ПИ с признакова част 101 може да покрива набори от първата и третата функция, но не от втората.

След като се определят ПИ на хипотетичната функция, следва построяване на таблици на покритието на всяка отделна функция от системата. В построяването на съответните таблици участват тези от токущо намерените ПИ, които принадлежат на съответната функция. Това се определя от признаковата част на всяка от простите импликанти. Колони са наборите, за които дадената функция има стойност 1.

Ще разгледаме този метод за минимизация с помощта на системата функции от следващия пример.

```
\begin{split} f_1 &= \vee m(4,6,11)^1, \vee m(3,5,7,15)^H \\ f_2 &= \vee m(0,3,6,11)^1, \vee m(4)^H \\ f_3 &= \vee m(0,11)^1, \vee m(1,3,9)^H \end{split}
```

- 1. Търсим простите импликанти на системата, като доопределяме всички неопределени набори с единици фиг. 2.8.
- 2. Построяваме таблицата на покритията. Неопределените набори доопределяме с нули. За удобство именуваме простите импликанти.

0000 (011) 0001 (001) * 0100 (110) * 0011 (111) * 0101 (100) * 0110 (110) * 1001 (001) * 0111 (100) * 1011 (111) * 1111 (100) *	000- (001) 0-00 (010) 00-1 (001) 0-01 (000) -001 (001) 010- (100) 01-0 (110) 0-11 (100) -011 (111) 01-1 (100) 10-1 (001) -111 (100) 1-11 (100)	-001 (001)* -011 (111) -111 (100) * 0-00 (010) 0-11 (100) * 1-11 (100) * 00-1 (001) * 01-0 (110) 01-1 (100) * 10-1 (001) * 000- (001) 010- (100) * 011- (100) *	-0-1 (001)11 (100)11 (100) 01 (000) -0-1 (001) 01 (100) 0-0- (000) 01 (100)	-0-1 (001) 11 (100) 01 (100)
--	--	---	---	------------------------------------

Фиг. 2.8 Прости импликанти на системата функции

	00	00	0011	0100	01	10	1011		
	2	3	2	1	1	2	1	2	3
0000 (011) a	*	*				ļ.	1		
-011 (111) b	T		(*)				*	(4)	*
0-00 (010) c	*						L		
01-0 (110) d				*	*	(4)	1		
000- (001) e		*		1			1		
-0-1 (001) f					l i	<u> </u>			*
11 (100) g						:	*	:	<u> </u>
01 (100) h				*	*	<u> </u>		<u>L.</u>	1

Табл. 2.3

Простите импликанти, покриващи системата, са b, d и а.


Построяваме таблици на покритието на всяка отделна функция — фиг. 2.9. В таблицата на първата функция не участва а, а само b и d, тъй като а не ѝ принадлежи. Предвид съображението за принадлежност са построени таблиците на покритието и на другите две функции. В конкретния случай всички ПИ от таблиците са задължителни за съответните функции. Минималните форми на функциите се получават като дизюнкция от задължителните ПИ.

	0100	0110	1011
-011 b			*
01-0 d	*	*	

 $f_1 = b \vee d$

	0000	0011	0110	1011
0000 a	*			
-011 b		*		*
01-0 d			*	


 $f_2 = a \lor b \lor d$




 $f_3 = a \lor b$

Фиг. 2.9 Таблици на покритието на отделните функции и техните минимални форми

Схемата на системата функции, минимизирана по систематичния подход, е показана на фиг. 2.10.



Фиг. 2.10 Структурна схема на системата функции, минимизирана по систематичния подход



Фиг. 2.11 Функцията f_1 , избрана за базова

2.4.3 Минимизация на система функции с базова функция

При този подход една от функциите (обикновено най-простата) се избира за базова и се минимизира самостоятелно с карта на Вейч. Тя се добавя като допълнителна променлива към аргументите, от които зависят останалите функции, и удвоява наборите им. При попълването на техните таблици на истинност се взема предвид стойността на базовата функция. Ако стойността на базовата функция като част от

набора не съвпада с нейната действителна стойност, този набор е нереален. Ако съвпада, наборът е реален и срещу него се записва стойността на съответната функция. Следва нанасяне на функцията в карта на Вейч и търсене на минималната ѝ форма. По този начин се обработват всички функции в системата. Ще разгледаме третия подход с помощта на следващия пример.


Системата функции се състои от следните 3 функции: $f_1 = \vee m(0.13.4.5.7.8.12)^{1}$

 $f_2 = \sqrt{m(0,4,5,7,8,11,12,13,15)^1}$


 $f_3 = \sqrt{m(0,1,4,5,7,8,9,10,11,12)^1}$

За базова избираме функцията f_1 . Нанасяме я в карта на Вейч и минимизираме. (фиг. 2.11) $f_1 = \overline{x}_1 x_4 \vee \overline{x}_4 \overline{x}_4$

Построяваме таблиците на истинност на функциите f_2 и f_3 по описания начин и ги нанасяме в карти на Вейч. Определяме минималните им формифиг. 2.12. Схемата е показана на фиг. 2.13.



Фиг. 2.12 Минимални форми на функциите f_2 и f_3



Фиг. 2.13 Структурна схема на системата функции, минимизирана с базова функция

Задание

- 1. Да се минимизира по метода на Куайн Мак Класки зададена непълноопределена функция на 4 променливи.
- 2. Същата функция да се минимизира с карта на Вейч.
- 3. Получената минимална форма на функцията да се реализира и да се снеме нейната таблица на истинност.
- 4. Да се нанесе в карта на Вейч и да се минимизира зададена функция на 5 аргумента, представена в произволна ДНФ.
- 5. Да се минимизира зададена система от логически функции по трите подхода и да се сравнят резултатите.

Контролни въпроси

- 1. Какво е импликанта на дадена функция?
- 2. Какво е проста импликанта (ПИ)?
- 3. Какво означава една ПИ да покрива даден минтерм?
- 4. Защо при минимизация по метода на Куайн Мак Класки се търсят възможности за слепване само между наборите от съседни групи?
- 5. Как се съставя и попълва таблицата на покритията?
- 6. Какъв е броят на отметките в един ред от таблицата на покритията за пълноопределена функция? А за непълноопределена?
- 7. Кои ПИ са задължителни?
- 8. Кои ПИ могат да отпаднат от окончателния израз за минималната форма на функцията?
- 9. Кои клетки са съседни в картата на Вейч и защо единиците, които се намират в съседни клетки, могат да се слепват?
- 10. По какво се отличава търсенето на минимална форма на НОФ?
 - а) по метода на Куайн Мак Класки;
 - б) с карта на Вейч
- 11. В какво се състои минимизацията на система логически функции с използването на обща подфункция?
- 12. Какво показва признаковата част на всеки набор при систематичния подход за минимизация на система логически функции?

- 13. На какво допълнително условие трябва да отговарят наборите и ПИ, за да бъдат отбелязани при този подход?
- 14. Как се постъпва с ПИ, която в признаковата си част има само нули?
- 15. По какъв начин се взема предвид признаковата част на наборите при попълването на импликантната таблица?
- 16.Задължителни ли са за всички функции от системата получените в импликантната таблица задължителни ПИ?
- 17.В какво се състои минимизацията на система логически функции с използването на базова функция?

TEMA 3


СТАТИЧЕН И ДИНАМИЧЕН АНАЛИЗ НА КОМБИНАЦИОННИ ЛОГИЧЕСКИ СХЕМИ. ВИДОВЕ СЪСТЕЗАНИЯ НА СИГНАЛИТЕ. ОТКРИВАНЕ И ОТСТРАНЯВАНЕ НА СЪСТЕЗАНИЯ

3.1 Статичен анализ

Анализът е процес, който се извършва върху предварително зададена логическа схема. Целите на статичния анализ могат да бъдат изследване на непозната схема или проверка дали определена схема действително реализира зададените при синтеза функции. В резултат на статичния анализ се получават реализираните от схемата функции в аналитичен вид. Статичният анализ се извършва при предположение, че всички сигнали в схемата са идеални и логическите елементи не внасят закъснения. Стъпките за провеждане на статичния анализ са следните:

- 1) Именуват се всички входове и изходи на логическите елементи, които съставят схемата.
- 2) Изходните величини се изразяват като функция на входните в съответствие с начина на преобразуване на всеки логически елемент.
- 3) Чрез последователно заместване (суперпозиция) се получава изходната величина като функция на входните променливи.
- 4) Получената форма може да бъде преобразувана в съвършена, ако е необходимо.

Нека проведем статичен анализ на логическата схема, показана на фиг. 3.1, в съответствие с изброените стъпки.



Фиг. 3.1 Примерна логическа схема, използвана за провеждане на анализ

1) Означенията на всички променливи са показани на същата фигура.

$$2) \ e_{1} = \overline{x_{2}.x_{3}} \ e_{2} = \overline{x}_{2} \ e_{3} = \overline{x}_{3} \ e_{4} = \overline{x}_{1} \ e_{5} = \overline{e_{2}.e_{3}} \ e_{6} = e_{3}.x_{4}$$

$$e_{7} = x_{2}.e_{4} \ e_{8} = e_{1}.e_{5} \ e_{9} = \overline{e_{6} \vee e_{7}} \ e_{10} = x_{1}.e_{8} \ e_{11} = f = e_{9} \vee e_{10}$$

$$3)$$

$$f = e_{9} \vee e_{10} = \overline{e_{6} \vee e_{7}} \vee x_{1}.e_{8} = \overline{e_{3}.x_{4} \vee e_{4}.x_{2}} \vee x_{1}.e_{1}.e_{5} = \overline{\overline{x}_{3}..x_{4} \vee \overline{x}_{1}.x_{2}} \vee x_{1}.\overline{x_{2}.x_{3}.e_{2}.e_{3}} = \overline{\overline{x}_{3}..x_{4} \vee \overline{x}_{1}.x_{2}} \vee x_{1}.\overline{x_{2}.x_{3}.\overline{x}_{2}.\overline{x}_{3}}$$

$$4) \ f = \overline{\overline{x}_{3}.x_{4} \vee \overline{x}_{1}.x_{2}} \vee x_{1}.\overline{x_{2}.x_{3}.\overline{x}_{2}.\overline{x}_{3}} = \overline{\overline{x}_{3}.x_{4}.\overline{x}_{1}.x_{2}} \vee x_{1}.(\overline{x_{2}} \vee \overline{x_{3}})(x_{2} \vee x_{3})$$

$$f = (x_{3} \vee \overline{x_{4}})(x_{1} \vee \overline{x_{2}}) \vee x_{1}.(\overline{x_{2}} \vee \overline{x_{3}})(x_{2} \vee x_{3}) = \overline{x_{3}.x_{4}.\overline{x}_{2}.x_{3}} \vee x_{1}.\overline{x_{4}} \vee \overline{x_{2}.\overline{x_{4}}} \vee x_{1}.\overline{x_{2}.\overline{x_{3}}} \vee x_{1}.\overline{x_{2}}.x_{3} \vee x_{1}.\overline{x_{2}}.x_{3} \vee x_{1}.\overline{x_{4}} \vee \overline{x_{2}.\overline{x_{4}}} \vee x_{1}.x_{2}.\overline{x_{3}}$$

След добавяне на липсващите аргументи и отстраняване на повтарящите се минтерми получаваме СДНФ на функцията:

$$f = \overline{X}_1 \overline{X}_2 \overline{X}_3 \overline{X}_4 \vee \overline{X}_1 \overline{X}_2 X_3 \overline{X}_4 \vee \overline{X}_1 \overline{X}_2 X_3 X_4 \vee X_1 \overline{X}_2 \overline{X}_3 \overline{X}_4 \vee X_1 \overline{X}_2 X_3 \overline{X}_4 \vee X_1 \overline{X}_2 X_3 \overline{X}_4 \vee X_1 \overline{X}_2 \overline{X}_3 \overline{X}_4 \vee X_1 \overline{X}_3 \overline{X}_$$

3.2 Динамичен анализ

Динамичният анализ има за цел да проследи състоянието на изхода на схемата при смяна на един входен набор с друг. Възможно е стойността на изходния сигнал да е една и съща за стария и за новия набор, но в процеса на тяхната смяна на изхода на схемата за кратко време да се получи противоположна стойност на логическия сигнал. Тази погрешна стойност може да повлияе на елементите, свързани към нейния изход, и да доведе до неправилна реакция на цялото цифрово устройство. Първата предпоставка за такова поведение е, че логическите елементи не са идеални, а имат определено време за реакция на входните сигнали, т.е. всеки елемент внася определено времезакъснение. Втората предпоставка е различната дължина на пътищата на сигнала в схемата. Комбинацията от тези две обстоятелства е възможно да доведе до погрешна изходна реакция на изхода на схемата, макар и за кратко време. Тази неправилна изходна реакция се нарича състезание на сигналите. Целта на динамичния анализ е да открие евентуални състезания в схемата. Пълният динамичен анализ предполага проследяване поведението на схемата при смяна на всички възможни двойки набори по 2 пъти.

Динамичният анализ се извършва при следните предположения:

- 1) Времезакъснението на всички логически елементи е еднакво т.
- 2) Времето за промяна на сигнала от 0 в 1 и обратно е нула, т.е. времето за предния и задния фронт на сигнала е нула.

Динамичният анализ при смяна на един входен набор с друг се извършва в следната последователност:

1) Определя се стъпалността на схемата w и се съставя таблица с w+1 колони и толкова реда, колкото е броят на входните променливи


- плюс броя на логическите елементи, съставляващи схемата. Колоните се номерират от 0 до w, а редовете се именуват с входен сигнал или номер на логически елемент.
- Намира се реакцията на всеки от логическите елементи за началния входен набор и стойностите се записват на съответните места в найлявата колона. Вторият зададен набор се записва в съответните места във всички колони.
- Пресмятат се и се записват на съответните места реакциите на всеки логически елемент, като при попълване на i-тата колона се ползват стойностите от (i-1)-та.

Нека проведем динамичен анализ на схемата от фиг. 3.1 при смяна на входен набор 0101 с набор 1001.

Стъпалността на схемата е 5, а броят на входните променливи плюс броя на логическите елементи е 15. Съставяме и попълваме таблицата по описания начин – табл. 3.1.

	0	1	2	3	4	5
X ₁	1	1	1	1	1	1
X ₂	0	0	0	0	0	0
X ₃	0	0	0	0	0	0
X ₄	1	1	1	1	1	1
e ₁	1	1	1	1	1	1
e ₂	0	1	1	1	· 1	1
e ₃	1	1	1	1	1	1
e ₄	1	0	0	0	0	0
e ₅	1	1	0	0	0	0
e ₆	1	1	1	1	1	1
e ₇	1	0	0	0	0	0
e ₈	1	1	1	0	0	0
e ₉	0	0	0	0	0	0
e ₁₀	0	1	1	1	0	0
e ₁₁	0	0	1	1	1	0





Фиг. 3.2 Времедиаграма на динамичния анализ на схемата от фиг. 3.1 при смяна на набор 0101 с набор 1001


Динамичният анализ показа, че преди установяването на изходния сигнал в ниво 0, има период, в който той е 1. Изходният сигнал може да се счита за установен едва след време, равно на резултата от умножението на времезакъснението на един елемент (т) и стъпалността на схемата. До същия резултат може да се достигне и с помощта на времедиаграма (фиг. 3.2), която отразява състоянието на изходите на всички логически елементи за периода на установяване на сигналите.

Една от важните задачи при синтеза на логическите схеми е предотвратявянето на състезания в схемите. Динамичният анализ е универсален метод за откриване на състезания, но е изключително трудоемък, като се има предвид, че за да бъде пълен, трябва да се приложи за всички двойки набори по два пъти. Ето защо се търсят и други методи за откриване и борба със състезанията.

3.3 Видове състезания

Според броя на позициите, в които се различават двата набора, чиято смяна предизвиква състезанията, биват: 1-позиционни, 2-позиционни,..., n-позиционни.

Според вида на реакцията на изхода на схемата при двата набора състезанията биват:



Най-лесни за откриване и отстраняване са 1-позиционните състезания. Доказва се, че схема, свободна от 1-позиционни статични състезания е свободна и от 1-позиционни динамични състезания.

3.4. Откриване и отстраняване на състезанията

Нека да анализираме реакциите на логическите елементи И и ИЛИ от гледна точка на поява на състезания при промяна на сигналите на входовете им.

От табл. 3.2 се вижда, че състезания са възможни, когато имаме едновременна разнопосочна промяна в стойностите на входните сигнали. За п-входови логически елементи И и ИЛИ условията за състезания ще бъдат две. Първо, поне на два от входовете трябва да има разнопосочни промени, и второ — сигналът на всички останали входове да не държи изхода в постоянно ниво. За логически елемент И това означава на никой

от останалите входове да няма нула, а за логически елемент ИЛИ – единица. Откриването на възможността за поява на състезания в комбинационните схеми се свежда до последователна проверка за изпълнение на тези две условия, като се започне от изходите към входовете на схемата.

Нека разгледаме възможностите за съществуване на еднопозиционни едностатични състезания в двустъпална схема. Такива състезания ще са възможни при смяна на набори, които са:

- съседни
- за които функцията има стойност 1
- двата набора не се покриват от една и съща проста импликанта.


Оттук се налага изводът, че за да няма състезания в двустъпална схема, тя трябва да се реализира не в минимална форма, а като дизюнкция от всички нейни прости импликанти. Като илюстрация на тези разсъждения нека да разгледаме функцията, зададена с карта на Вейч на фиг. 3.3.

Входни променливи х ₁ х ₂	Изход на лог. елемент И	Изход на лог. елемент ИЛИ
0 0	0	0
0 0-1	0	0-1
0 1-0	0	1-0
0 1	0	1
0-1 0	0	0-1
0-1 0-1	0-1	0-1
0-1 1-0	0-1-0	1-0-1
0-1 1	0-1	1
1-0 0	0	1-0
1-0 0-1	0-1-0	1-0-1
1-0 1-0	1-0	1-0
1-0 1	1-0	1
1 0	0	1
1 0-1	0-1	1
1 1-0	1-0	1
1 1	1	1


Табл. 3.2 Промяна на състоянието на изходите на логическите елементи при промяна на входните сигнали

Това са случаите на неправилна изходна реакция


Минималната форма на функцията от фиг.3.3 е $f=x_1\overline{x}_3\vee\overline{x}_2x_3\vee\overline{x}_3x_2$. (Простите импликанти, оградени с плътен контур). Ако реализираме схема на тази функция (фиг. 3.4), ще има състезания при смяна на набори 4 и 5. За да елиминираме възможността за едновременна разнопосочна смяна в стойностите на сигналите, които се подават на входовете на логическия елемент ИЛИ, трябва да добавим логически елемент И, който реализира и останалата проста импликанта на функцията $x_1\overline{x}_2$. (ПИ, оградена с прекъснат контур). Схемата е показана на фиг.3.5.



Фиг. 3.3 Логическа функция, нанесена в карта на Вейч с означени всички ПИ



Фиг. 3.4 Схема, в която има условия за 1-позиционни 1-статични състезания



Фиг. 3.5 Схема, свободна от 1позиционни 1-статични състезания

Доказва се, че двустъпална И-ИЛИ схема, свободна от 1-позиционни 1статични състезания е свободна от всякакви 1-позиционни състезания (0въобще от р-позиционни състезания. Например при смяна на набор 2 с набор 4 и в двете схеми има 2-позиционно 1-статично състезание. Като изход от проблема могат да се наложат следните ограничения:

1) Входната последователност да се състои само от съседни набори.


2) Схемата да е построена като дизюнкция от всички ПИ на функцията.

Друг подход за решаване на проблемите, свързани със състезанията, се състои не в тяхното избягване, а в предотвратяване на отрицателните последици за схемите, които се управляват от изходите на схемата със състезания. Налагат се следните ограничения:

- 1) Всеки входен набор се подава достатъчно дълго време, за да се установят правилни стойности на всички изходни сигнали. Изходният сигнал може да се счита за установен едва след време, равно на резултата от умножението на времезакъснението на един елемент (т) и стъпалността на схемата.
- 2) Изходните сигнали на схемата не се ползват непрекъснато, а само в точно определени моменти от време. Тези моменти се определят от т.нар. тактови или синхронизиращи сигнали, обикновено означавани с "С" или "Clock". При С = 1 реакцията на схемата се ползва, а при С = 0 не се ползва. Времето, през което С има стойност 0, трябва да е достатъчно, за да се разпространят сигналите по най-дългия път от вход към изход на схемата.

Такива схеми се наричат синхронизирани. По принцип синхронизираните схеми са по-бавни, но за сметка на това са гарантирано свободни от състезания.

На фиг. 3.6 са показани два варианта на синхронизиране на схемата от фиг. 3.4.



Фиг. 3.6 Два варианта на синхронизиране на схемата от фиг.3.4

Задание

- 1. Да се направи статичен анализ на зададена схема. Да се състави таблица на истинност на логическата функция според получения булев израз.
- 2. Експериментално да се снеме таблицата на истинност и да се сравнят резултатите.
- 3. Да се направи динамичен анализ на зададена схема за определени входни набори.
- 4. Да се предложи вариант за същата схема, но свободна от 1позиционни 1-статични състезания.
- 5. Да се предложи вариант за синхронизиране на схемата.

Контролни въпроси

- 1. Какви са възможните цели на статичния анализ?
- 2. Какви са стъпките, през които преминава статичният анализ?
- 3. Каква е целта на динамичния анализ?
- 4. Какво означава "състезания на сигналите"? Какви са видовете състезания?
- 5. Какви са стъпките, през които преминава динамичният анализ?
- 6. Кое е предимството и кой е недостатъкът на метода за откриване на състезания "динамичен анализ"?
- 7. Какви са условията за състезания в схеми, построени с логически елементи И и ИЛИ?
- Защо 1-позиционни 1-статични състезания в двустъпална схема се търсят между набори, които са съседни, единични и не се покриват от една ПИ?
- 9. Схема, свободна от 1-позиционни 1-статични състезания, свободна ли е изобщо от състезания?
- 10. Кое е предимството и кой е недостатъкът на синхронизираните схеми?

TEMA 4


ДЕШИФРАТОРИ И ДЕМУЛТИПЛЕКСОРИ. МУЛТИПЛЕКСОРИ. ПОСТОЯННИ ПАМЕТИ. ПРОГРАМИРУЕМИ ЛОГИЧЕСКИ МАТРИЦИ. ШИФРАТОРИ. КОМПАРАТОРИ. КОДОВИ ПРЕОБРАЗУВАТЕЛИ. СУМАТОРИ

4.1 Дешифратори и демултиплексори. Реализация на логически функции чрез дешифратори

Дешифраторите или декодерите (decoders) принадлежат към класа на комбинационните схеми – структури от логически елементи, при които изходната функция (функции) се получава директно при прилагане на конкретна комбинация от входни сигнали и при които липсва времева задръжка. Към този клас схеми принадлежат също и мултиплексорите, преобразувателите на код, суматорите, схемите за изваждане, за сравнение, схемите за контрол и аритметичните логически устройства (АЛУ).

Комбинационните устройства представляват елементни възли, обикновено със средна степен на интеграция (MSI, Medium Scale Integration, до 10³ елемента), включващи относително голям брой логически елементи, свързани по между си в многостъпални структури по начин, позволяващ изпълнението на конкретната специфична функционалност.

Дешифраторите (ДШ) са устройства, притежаващи n на брой входа и съответно $m=2^n$ брой изхода (nълни дешифратори) или $m<2^n$ (непълни или частични дешифратори). Във всеки един момент дешифраторът има един-единствен активен изход, а всички останали са неактивни. При това, за конкретната комбинация от входни сигнали е активен точно определен изход — т.е. дешифраторът разпознава (идентифицира) подадения на входните шини двоичен код. На фиг.4.1 са показани блоковата схема на пълен дешифратор, таблицата на истинност и съответните уравнения в изходите му.



X ₁		X _{n-1}	Xn	y o	y 1	y ₂		y _{2"-2}	y _{2"-1}
0		0	0	1	0	0		0	0
0		0	1	0	1	0		0	0
0		1	0	0	0	1	·-	0	0
			T	Γ					
1		0	0	0	0			0	0
1		1	0	0	0			1	0
1	l	1	1	0	0		·	0	1

фиг.4.1 Блокова схема, таблица на истинност и уравнения на изходите на пълен дешифратор с "прави" изходи

$$y_{0} = \overline{X}_{1}\overline{X}_{2}....\overline{X}_{n-1}\overline{X}_{n} = \overline{X}_{1} \vee X_{2} \vee ... \vee X_{n-1} \vee X_{n}$$

$$y_{1} = \overline{X}_{1}\overline{X}_{2}....\overline{X}_{n-1}X_{n} = \overline{X}_{1} \vee X_{2} \vee ... \vee X_{n-1} \vee \overline{X}_{n}$$


$$y_{2} = \overline{X}_{1}\overline{X}_{2}....X_{n-1}\overline{X}_{n} = \overline{X}_{1} \vee X_{2} \vee ... \vee \overline{X}_{n-1} \vee X_{n}$$

$$y_{2^{n}-2} = x_{1}x_{2}....x_{n-1}\overline{X}_{n} = \overline{\overline{X}_{1} \vee \overline{X}_{2} \vee ... \vee \overline{X}_{n-1} \vee X_{n}}$$
$$y_{2^{n}-1} = x_{1}x_{2}....x_{n-1}x_{n} = \overline{\overline{X}_{1} \vee \overline{X}_{2} \vee ... \vee \overline{X}_{n-1} \vee \overline{X}_{n}}.$$

Прието е размерността на дешифраторите да се означава по следния начин: $n \rightarrow 2^n$ (или $n \rightarrow m$ при непълен ДШ), например $2 \rightarrow 4$, $3 \rightarrow 8$, $4 \rightarrow 16$. Фиг.4.2 представя примерна схема с логически елементи на вътрешната структура на ДШ с размерност $3 \rightarrow 8$.

Различаваме ДШ с активно високо ниво в изходите си (единица на "фон" от нули) или с активно ниско ниво (нула на "фон" от единици). Практическите схеми на ДШ обикновено са такива с активно ниско изходно ниво. Двоичното тегло на входните сигнали е прието да се означава с главни букви A,B,C и т.н., като най-ниско е това на вход A.

В интегрално изпълнение схемите имат още отделен разрешаващ вход E (enable), чрез който се разрешава използването на цялата схема. Освен това, в рамките на чипа в една интегрална схема (ИС) могат да бъдат разположени повече от една схема на дешифратор. Например, често използваната ИС 74155 включва два ДШ $2\rightarrow 4$ с общи входове, като всеки от дешифраторите има отделен вход $\overline{1G},\overline{2G}$, разрешаващ схемите




фиг.4.2 Вътрешна структура на ДШ с размерност 3→8

с ниско ниво, и още по един вход $1C,\overline{2C}$, разрешаващ всяка от схемите с противоположен по ниво сигнал и така предоставящ възможност за лесно разширяване разрядността на схемата до ДШ $3 \rightarrow 8$.

Както може да се забележи от дадените на фиг.4.1 уравнения на изходите, с помощта на пълен ДШ $n \rightarrow 2^n$ с "прави" изходи и 2^n -входова логическа схема ИЛИ може да се реализира произволна функция на n променливи, представена в СДНФ. Ако функцията не е представена в

канонична форма, тя предварително следва да се преобразува в такава (вж. гл.1).




Фиг.4.3 Реализация на логическата функция φ=∨(0,2,6,7) чрез пълни дешифратори 3→8 с прави и инверсни изходи и логически схеми ИЛИ, респ.И-НЕ

Същото може да се постигне, ако се разполага с пълен ДШ с размерност п с инверсни изходи и 2ⁿ-входова схема И-НЕ (доказва се чрез инвертиране на дясната част от уравненията на изходите и последващо прилагане на закона на Де Морган). На фиг.4.3 е дадена реализацията на функция на три променливи по описаните по-горе два начина, като функцията е зададена с номерата на единичните си набори в СДНФ.

При положение, че не разполагаме със схеми на дешифратор с необходимата разрядност, то се прилага т.нар. каскадно свързване на схеми с по-малка разрядност, като крайната схема на ДШ е двустъпална. Младшите входни сигнали се подават едновременно на входовете на всички схеми от второто стъпало, а старшите – на входовете на дешифратора от първото стъпало. Схемата от първото стъпало чрез своите изходи разрешава през входовете Е (Enable) един от ДШ от второто стъпало.

Фиг.4.4 представя пример на реализация на ДШ с размерност 4→16, използвайки изграждащи дешифратори 2→4. Тук приемаме, че входът Е разрешава схемите с високо ниво, а всички ДШ имат "прави" изходи. Ако разрешението на схемите е с ниско ниво, то и изходите на участващите схеми следва да са инверсни, а логическата схема в изхода да бъде И-НЕ.

За примера от фиг.4.4 сигналите x_1, x_2, x_3 и x_4 ще съответстват на входовете D, C, B и A по отношение на крайната схема на ДШ $4 \rightarrow 16$, а изходите на изграждащите дешифратори - съответно на изходи $Y_2, Y_4, Y_9, Y_{11}, Y_{15}$ на крайната схема. Ако в горния пример реализираната функция не включваше нито един изход от даден изграждащ дешифратор (напр. Y_4), то и съответната включена схема (в случая – втората от горе надолу) би била излишна.




Фиг.4.4 Каскадна реализация на функцията $f=\lor(2,4,9,11,15)$ с помощта на дешифратори $2 \rightarrow 4$ и схема ИЛИ

Демултиплексорът (означаван често с DEMUX) има функцията да предава сигнала от единствения си вход s към един от своите 2^n (y_0 , $y_1,...,y_{2^n-1}$) изхода в зависимост от подадената на неговите n на брой адресни (селекторни, управляващи) шини ($x_1,x_2,...,x_n$) двоична комбинация. С други думи, демултиплексорът представлява многопозиционен ключ, който комутира сигнала на входа към съответен изход в зависимост от зададения цифров код на селекторните му шини.

Обща блокова схема на цифров демултиплексор, както и примерна логическа структура на DEMUX 1→4 са дадени на фиг.4.5. Както може да се забележи, схемата на демултиплексор се получава директно от тази на пълен ДШ с разрешаващ вход. Поради тази причина самостоятелни схеми на демултиплексори в интегрално изпълнение не се произвеждат, а се ползват тези на ДШ с необходимата размерност.


За дискутираната преди в текста ИС 74155 преобразуването й в DEMUX 1 \rightarrow 4 (респ. 1 \rightarrow 8) става, като за информационен служи входът $\overline{1G}, \overline{2G}$, а адресни са входовете A,B (респ.A,B,C).



фиг.4.5 Демултиплексор – обща блокова и примерна логическа структура на DEMUX 1→4


4.2 Мултиплексори

Чрез мултиплексор (MUX) се извършва предаване на информацията от един от 2^n (d_0 , d_1 ,..., $d_{2^{n}-1}$) на брой входни (информационни) сигнали към единствения изход у, като изборът на входния канал се



фиг.4.6 Мултиплексор: обща блокова схема, функционален модел

осъществява посредством двоичен код, подаден на n на брой адресни (управляващи) сигнали ($x_1, x_2, ..., x_n$). По аналогия с демултиплексора, схемата на MUX може да се разглежда отново като такава на многопозиционен ключ, чието положение се определя от подадената двоична комбинация на адресните шини – фиг.4.6.



фиг.4.7 Логическа схема на цифров мултиплексор 4→1

Схемата на мултиплексор може да се разглежда като получена от такава на ДШ, в която към схемите И е добавен по още един вход, а в ИЛИ. Фиг.4.7 изхода – схема представя логическата структура на цифров MUX с разрядност 4→1. В интегралните структури мултиплексори, както и в повечето практически ИС със средна степен интеграция, присъства на допълнителен разрешаващ (стробиращ) означаван вход, обикновено с E, enable (в ИС 74153 -G). Прието е също, както в схемите на ДШ/DEMUX, селектиращите входове да се означават с А,В,С и T.H.

Функцията на изхода на мултиплексор се дава с израза:


$$y = d_0 \overline{x}_1 \overline{x}_2 \overline{x}_n \vee d_1 \overline{x}_1 \overline{x}_2 x_n \vee ... \vee d_{2^{n}-1} x_1 x_2 x_n =$$

$$= d_0 m_0 \vee d_1 m_1 \vee ... \vee d_{2^{n}-1} m_{2^{n}-1}.$$


Посредством мултиплексор с n на брой управляващи входове може да се реализира произволна функция на n+1 аргумента. Това е така, тъй като адресните входове генерират общо 2^n набора на n аргумента (m_i) , а съответният информационен вход d може да заема две стойности 0 и 1, т.е. могат да бъдат покрити всички набори на n+1 входни променливи. Така в зависимост от конкретната изисквана за реализиране функция, на входовете d_i се подава 0,1, x_{n+1} или \overline{X}_{n+1} . Фиг.4.8 илюстрира пример за реализация на функцията на четири аргумента чрез MUX с размерност $8 \rightarrow 1$. Представена е и съответната таблица на истинност, от която се извършва подборът на подаваните на информационните входове стойности по отношение на аргумента x_4 .

Както и при разгледаните по-рано в настоящата глава схеми на дешифратори, и тук мултиплексиране на входни сигнали с висока разрядност може да се постигне чрез каскадно (последователно) свързване на няколко мултиплексора с по-ниска разрядност. В този случай младшите адресни сигнали адресират изграждащите мултиплексори от първото стъпало, а старшите – тези от второто. На фиг.4.9 е показана реализация на мултиплексор с размерност $4 \rightarrow 1$ чрез мултиплексори $2 \rightarrow 1$ (с 1 адресиращ вход). Двата мултиплексора от входното стъпало се адресират от младшия адресен бит x_2 , а изходният

MUX – от х₁. За стойността на изходната функция в тази каскадна реализация може да се запише изразът, даден вдясно от фиг.4.9.



X ₁	X ₂	X 3	X4	F	di
0	0	0	0	0	$d_0=x_4$
0	0	0	1	1	
0	0	1	0	1	$d_1 = \overline{X}_4$
0	0	1	1	0	
0	1	0	0	0	d ₂ =0
0	1	0	1	0	
0	1	1	0	0	d ₃ =0
0	1	1	1	0	
1	0	0	0	1	d ₄ =1
1	0	0	1	1	
1	0	1	0	0	$d_5=x_4$
1	0	1	1	1	
1	1	0	0	0	$d_6 = 0$
1	1	0	1	0	
1	1	1	0	0	$d_7=x_4$
1	1	1	1		




фиг.4.9 Каскадна реализация на мултиплексор с размерност 4→1 чрез схеми MUX 2→1

$$\begin{split} Y_1 &= I_0 \overline{x}_2 \vee I_1 x_2; Y_2 = I_2 \overline{x}_2 \vee I_3 x_2 \\ Y &= Y_1 \overline{x}_1 \vee Y_2 x_1 = \\ &= (I_0 \overline{x}_2 \vee I_1 x_2). \overline{x}_1 \vee (I_2 \overline{x}_2 \vee I_3 x_2). x_1 = \\ &= I_0 \overline{x}_1 \overline{x}_2 \vee I_1 \overline{x}_1 x_2 \vee I_2 x_1 \overline{x}_2 \vee I_3 x_1 x_2. \end{split}$$

На всеки от информационните входове $I_0 \div I_3$ може да постъпва произволна цифрова променлива. Ако на тези входове обаче се подава една от възможните стойности на една двоична променлива — напр. x_3 (вж. примера от фиг.4.8), може да се реализира логическа функция с разрядност с 1 по-висока от тази на адресните входове.

4.3. Постоянни памети. Програмируеми логически матрици (ПЛМ). Реализация на логически функции с ПЛМ

Постоянните запомнящи устройства (ПЗУ) поради своята универсална и регулярна структура са често използвани комбинационни структури. Към тях спадат класическите схеми на постоянни памети (Read-Only Memory, ROM или ROS, Read-Only Storage) и програмируемите памети (Programmable ROM, PROM). Тези структури принадлежат към класа на комбинационните структури, тъй като макар и да изпълняват функцията "памет", това става с фиксиране стойността на запомнената двоична информация преди използване на самата схема. Предназначението на този тип схеми е да съхраняват




Фиг.4.10 Постоянно запомнящо устройство (ПЗУ): структура, изходни функции

предварително заложена и относително постоянна във времето информация, като предоставят възможност само за четене от тях. Такива схеми са широко използвани в персоналните компютри за съхранение на ядрото на операционната система, в специализираните микроконтролери (едночипови микрокомпютри, ЕМК) и др. Освен за съхраняване на постоянна информация паметите от тип ROM служат и за изграждане на блокове за реализация на сложни логически операции с използване на т.нар. програмируеми логически матрици, ПЛМ (PLA, Programmable Logic Arrays).

ПЗУ се състоят от двустъпална структура, даваща възможност за реализация на произволна функция на п входни променливи. Входното стъпало на устройството представлява пълен дешифратор, изходите на който реализират всички минчленове на входните променливи $(m_i, i=0,...,2^n-1)$ – фиг.4.10.

Двоичната комбинация на входа определя т.нар. адрес, дефиниращ активната изходна "адресна" шина, предоставяща достъп до елементите




Фиг.4.11 Разширяване възможностите на ПЗУ по отношение броя на входните променливи

от второто стъпало в структурата – конкретната "клетка" от паметта. Клетките памет образуват матрица от ИЛИ връзки (gates, гейтове).

Изходите на ПЗУ са вертикалните шини у (j=1,...,m) в структурата, включващи и изходни усилвателни (драйверни) схеми. Конкретната функция във всеки изход зависи от записаната в матрицата на паметта информация — 0 или 1 в х съответните клетки. Наличието на връзка, х т.е. участието на *i*-тия минчлен в *j*-тата дизюнкция, се отбелязва с точка в матрицата на връзките. Показаната на фиг.4.10 структура може да реализира до т на брой функции на п входни променливи.


При положение, че броят на входовете на ПЗУ е недостатъчен (т.е. на входните променливи на функциите), могат да се използват няколко схеми, така както е показано на фиг.4.11. Използват се разрешаващите входове на включените



Фиг.4.12 Разширяване възможностите на ПЗУ по отношение броя на изходите

ПЗУ, управлявани от изходите на отделен дешифратор.

Ако броят на изходните шини (т.е. на реализираните функции) е недостатъчен, е необходимо да се добавят още схеми, свързани едновременно към входните сигнали – фиг.4.12.



Фиг.4.13 Обща структура на ПЛМ


Програмируемите логически матрици (ПЛМ) са регулярни структури, състоящи се от две отделно обособени подматрици, условно обозначени тук като M_1 и M_2 — фиг.4.13. Матрицата M_1 е И-матрица, състояща се от 2n вертикални шини и р на брой хоризонтални шини. Всяка двойка вертикални шини съответства на правата и инверсна стойност на една от входните променливи X_i, \overline{X}_i , докато всяка хоризонтална шина — на конюнкция k_i от произволен набор входни променливи (в прав или инверсен вид).

Матрицата M_2 представлява ИЛИ-матрица, и има р хоризонтални шини (толкова, колкото и в матрицата M_1) и m на брой вертикални шини. На всеки изход от матрицата M_2 (и на ПЛМ) съответства дизюнкция y_k от определен брой конюнкции k_1 до k_p . Свързването на конкретните хоризонтална и вертикална шини във всяка от матриците се отбелязва с точка. По-долу е представен пример за реализация на логическите функции y_1 до y_3 с помощта на 4-входова ПЛМ.

$$y_1 = k_2 \lor k_3 \lor k_6 = x_1 x_3 \lor x_2 \overline{x}_3 \overline{x}_4 \lor \overline{x}_1 x_3 \overline{x}_4;$$

$$y_2 = k_1 \lor k_3 \lor k_4 \lor k_6 \lor k_7 = \overline{x}_1 \overline{x}_2 x_4 \lor x_2 \overline{x}_3 \overline{x}_4 \lor x_2 \lor \overline{x}_1 x_3 \overline{x}_4 \lor x_1 \overline{x}_2 x_4;$$

$$y_3 = k_1 \lor k_2 \lor k_5 = \overline{x}_1 \overline{x}_2 x_4 \lor x_1 x_3 \lor x_2 x_3.$$



фиг.4.14 Реализация на примерни логически функции с ПЛМ: структура на връзките

ПЛМ ce произвеждат като отделни схеми с голяма интеграция. на степен Задаването на конкретните връзки между шините (т.нар. персонализация или програмиране) се осъществява в процеса на производство на схемата или от потребителя процес отделен чрез облъчване с (например ултравиолетова светлина за изтриване на памети от типа EPROM и последващ процес на запис).

Освен реализацията на логически функции в ДНФ

чрез ПЛМ може да се имплементират и т.нар. "скобкови" форми на булеви функции с различна степен на вложеност. В тези случаи се използват част от изходните шини за реализация на подфункции, които участват като вложени в крайните функции, получавани в изходите на други шини на матрицата M_2 . В зависимост от конкретната задача могат да се използват няколко ПЛМ.

На фиг.4.15 е показан пример, при който крайните функции y_1 и y_2 реализират функциите "сума по модул две" и "логическа равнозначност". Те от своя страна могат да се представят като релации между функциите φ_1 и φ_2 , реализиращи функцията сума по модул две от двойките променливи, съответно x_1, x_2 и x_3, x_4 , използвани като вложени:


$$y_{1} = (x_{1} \oplus x_{2}) \oplus (x_{3} \oplus x_{4}) = (x_{1} \oplus x_{2})(\overline{x_{3} \oplus x_{4}}) \vee (\overline{x_{1} \oplus x_{2}})(x_{3} \oplus x_{4}) = \varphi_{1}\overline{\varphi}_{2} \vee \overline{\varphi}_{1}\varphi_{2};$$

$$y_{2} = (x_{1} \oplus x_{2}) \equiv (x_{3} \oplus x_{4}) = (x_{1} \oplus x_{2})(x_{3} \oplus x_{4}) \vee (\overline{x_{1} \oplus x_{2}})(\overline{x_{3} \oplus x_{4}}) = \varphi_{1}\varphi_{2} \vee \overline{\varphi}_{1}\overline{\varphi}_{2};$$

$$\varphi_{1} = x_{1} \oplus x_{2} = x_{1}\overline{x_{2}} \vee \overline{x_{1}}x_{2};$$

$$\varphi_{2} = x_{3} \oplus x_{4} = x_{3}\overline{x_{4}} \vee \overline{x_{3}}x_{4}.$$

Ако разполагаме с ПЛМ с по-малък от необходимия брой входове, то можем да използваме няколко схеми. На фиг.4.16 е представен пример за реализация на функцията логическа равнозначност от две вложени функции само с помощта на двувходови ПЛМ. Изходната функция $Y = \varphi_1 \varphi_2 \vee \overline{\varphi_1} \overline{\varphi_2}$ се получава, като входни променливи в съответната ПЛМ са функциите φ_1 и φ_2 .



Фиг.4.15 Реализация на ЛФ с ПЛМ с използване на вложени функции

Използването на вложеност при реализацията на ЛФ с ПЛМ може да се търси в по-общ план, като се разгледа въпросът в аспект на т.нар. функционална декомпозиция (ФД).

Това е начин на представяне на една логическа функция в следната форма:


$$f(x_1, x_2, ..., x_n) =$$

$$= \varphi_m \left[\varphi_{m-1}(X^{m-1}), \varphi_{m-2}(X^{m-2}), ..., \varphi_1(X^1), X^0 \right],$$

където X', i=0,1,..,m-1 са подмножества от аргументите на функцията. Множеството X^0 се нарича cвободно и не е включено като аргумент на функциите φ_k . Останалите аргументи X^B се наричат cвързани: X^B = X^1 \bigcup ... $\bigcup X^{m-1}$. В зависимост от съотношението на множествата на свободните и свързани аргументи различаваме два типа $\Phi \mathcal{A}$:


- неразделителна, при $X^0 \cap X^B \neq 0$ т.е. ако двете множества се пресичат;
- разделителна, при X⁰∩X^B=0 т.е. ако двете множества са непресичащи се.

Особен интерес представлява възможността функцията да се представи във вида:



Фиг.4.16 Получаване на функцията логическа равнозначност чрез двувходови ПЛМ

 $f(X_1,...,X_n) = \varphi_2 \left[\varphi_1(X^1), X^0 \right]$ Такова представяне съответства на еднократна ФД, която позволява удобна схемна реализация с произволна комбинационна логическа схема (КЛС), в частност – ПЛМ. Фиг.4.17 представя обобщената блокова структура на такава реализация. Накратко: ако общото множество от аргументи на една функция можем




Фиг.4.17 Обща блокова структура на реализация на логическа функция чрез КЛС при еднократна ФД

да разделим така, че част от аргументите да не са определящи за вложената функция φ_1 , то тя ще се определя само от останалите и ще позволява реализация с отделна КЛС. За структурата от фиг.4.17 аргументите x_{k+1} до x_n са свободни и не определят φ_1 . Изходната функция x_n съответства на x_n от записа по-горе.


Трябва да се отбележи, че не съществува формален критерий за разделяне на аргументите на една функция на свободни и свързани. В

практическите задачи от такъв тип изборът на свободни аргументи се извършва емпирично.

Нека разгледаме пример за реализация на функцията f на пет



аргумента, зададена чрез карта на Вейч с помощта на 3-входови ПЛМ. Тук за свободни се избират аргументите x_2 и x_3 . Картата се разделя на отделни подкарти в зависимост от комбинацията (наборите) от свободни аргументи. Забелязва се, че покритията на двете десни карти съответстват на



взаимно инверсни функции — т.е. вложената функция φ се избира една от тях. За функцията φ и крайната функция f имаме:

$$\varphi = \overline{X}_1 \overline{X}_4 \overline{X}_5 \vee \overline{X}_1 X_4 X_5 \vee X_1 \overline{X}_4 X_5 \vee X_1 X_4 \overline{X}_5;$$


$$f = 0. X_2 X_3 \vee 1. \overline{X}_2 \overline{X}_3 \vee \varphi. \overline{X}_2 X_3 \vee \overline{\varphi}. X_2 \overline{X}_3 = \overline{X}_2 \varphi \vee \overline{X}_3 \overline{\varphi}.$$

След заместването на вложената функция аргументи на функцията f

вече са φ , x_2 и x_3 . Схемната реализация с две 3-входови ПЛМ ще има вида, показан на фиг.4.18.

4.4. Шифратори

Шифраторите (encoders), комбинационни ca схеми, извеждащи изходите си двоичен код, съответстващ само на един активен вход от Тяхното действие схемата. се разглежда като може да обратно на това на дешифраторите.



Фиг.4.18 Реализация на функцията f чрез ФД и две тривходови ПЛМ

Необходимо е броят на изходните двоични комбинации


да "покрива" всички входове на шифратора, т.е. ако имаме n на брой входове, изходите y_i следва да са на брой $l=2^k>n$, където k е цяло число.

Класическо приложение на шифраторите е при клавиатурите за персонални компютри и различни други цифрови устройства, при които всеки символ се кодира с определена двоична комбинация след натискане на съответен клавиш. Така например, ако общият брой на символите (букви, цифри и специални символи) в някои от стандартните типове клавиатури е 88 или 101, то шифраторът следва да има поне 7 изхода (2^7 =128).

На фиг.4.19 е показан общият вид на шифратор и примерна таблица на истинност в случай, че шифраторът има 5 входа и 3 изхода.

4.5. Цифрови компаратори

Цифровият компаратор е комбинационна схема, служеща за определяне на съотношението между две бинарни числа x_1 и x_2 . В изходите на схемата се определя дали $x_1>x_2$, $x_1<x_2$, или $x_1=x_2$. Логическата структура на едноразряден цифров компаратор, както и съответната таблица на истинност на изходните функции, е показана на фиг.4.20.




X ₁	X ₂	X 3	X4	X ₅	. y₁	y ₂	У3
1	0	0	0	0	0	0	0
0	1	0	0	0	0	1	0
0	0	1	0	0	0	1	1
0	0	0	1	0	1	0	0
0	0	0	0	1	1	1	0

Фиг.4.19 Шифратори - обща структура и примерна таблица на истинност

Реализацията на функцията за равенство (изход E, equality) се получава чрез логическа схема изключващо ИЛИ-НЕ, а изходните функции R_1 ($x_1 < x_2$) и R_2 ($x_1 > x_2$) — с логически елементи от типа И.

Схема на *п*-битов цифров компаратор може да се изгради, като се използват едноразредни компаратори за всеки отделен разряд и допълнителна логика.



X ₁	X ₂	резултат	изход
0	0	$x_1 = x_2$	E
0	1	x ₁ < x ₂	R₁
1	0	x ₁ > x ₂	R_2
1	1	$x_1 = x_2$	E

$$E = \overline{\overline{x}_1 x_2} \vee x_1 \overline{\overline{x}_2} = \overline{x_1 \oplus x_2}$$


$$R_1 = \overline{x}_1 x_2$$

$$R_2 = x_1 \overline{x}_2$$

фиг.4.20 Едноразряден цифров компаратор: принципна схема, функции на изходите

4.6. Кодови преобразуватели

Кодовите преобразуватели (преобразуватели на код, ПК) са схеми с n на брой входове и m на брой изходи, които преобразуват подадената на своите входове двоична информация от един код (напр.А) в друг код (напр.Б) в изходите си — фиг.4.21. Схемите на дешифратори, които бяха разгледани по-рано в тази глава, могат да се разглеждат като частен случай по отношение на



Фиг.4.21 Кодов преобразувател: обща структура

входовете, при което кодът A е двоичен (бинарен), и като частен случай по отношение на изходите, при което броят им m е равен на 2ⁿ. Популярни в практиката схеми са тези на преобразуватели на двоичен в различни изходни кодове, напр. код на Грей, термометричен, кодове с излишък, седемсегментен и др.

По-долу е представен пример за синтез на преобразувател от код 8-4-2-1 в код с излишък 3. Входният код 8-4-2-1 съответства на десетичните цифри от 0 до 9, а изходният код – на двоичните набори на 4 променливи без първите и последните три набора (т.е. с излишък 3 по отношение на изходния бинарен код). На фиг.4.22 е показано определянето на функциите на изходите на схемата чрез карти на Вейч.


#	X 1	X 2	X 3	X ₄	y ₀	y ₁	у ₃	y 3
0	0	0	0	0	0	0	1	1
1	0	0	0	1	0	1	0	0
2	0	0	1	0	0	1	0	1
3	0	0	۲-	1	0	1	1	0
4	0	1	0	0	0	1	1	1
5	0	1	0	1	1	0	0	0
6	0	1	1	0	1	0	0	1
7	0	1	1	1	1	0	1	0
8	1	0	0	0	1	0	1	1
9	1	0	0	1	1	1 *	0	0


$$y_0 = X_1 \overline{X}_2 \overline{X}_3 \vee \overline{X}_1 X_2 X_3 \vee \overline{X}_1 X_2 X_4;$$

$$y_1 = \overline{X}_1 X_2 \overline{X}_3 \overline{X}_4 \vee \overline{X}_1 \overline{X}_2 X_3 \vee \overline{X}_2 \overline{X}_3 X_4;$$

$$y_2 = \overline{X}_1 X_3 X_4 \vee \overline{X}_2 \overline{X}_3 \overline{X}_4 \vee \overline{X}_1 \overline{X}_3 \overline{X}_4;$$

$$y_3 = \overline{X}_1 \overline{X}_4 \vee \overline{X}_2 \overline{X}_3 \overline{X}_4$$






Фиг.4.22 Определяне аналитичните изрази на функциите на изходите на преобразувател на код 8-4-2-1 в код с излишък 3


4.7. Суматори

При сумирането на десетични числа, както е добре известно, се сумират последователно цифрите на единиците, десетиците и т.н., като при това след сумирането на отделните цифри към тях се добавя и числото на излишък над десет от сумирането на предходните по тегло цифри, т.нар. пренос. Аналогично при двоичното сумиране се събират цифрите (битове) с едно и също тегло (напр. 2^k), като към него се добавя



фиг.4.23 Едноразряден полусуматор: блоков вид, логическа схема, уравнения на изходите на полусумата и частичния пренос

и битът на преноса (carry bit) от сумата на битовете с тегло 2^{k-1} , ако той съществува (т.е., ако има стойност единица). Тази операция може да се представи в две стъпки – първо, сумиране на битовете с едно и също двоично тегло (едноименни битове) и второ, към получения резултат се добавя битът на пренос от сумирането на битовете с единица по-малко тегло.




фиг.4.24 Едноразряден пълен суматор

Цифровото устройство с два входа, с което се извършва двоично сумиране на едноименни битове се нарича полусуматор. Пълната операция сумиране изисква т.нар. пълен суматор. На фиг.4.23 са дадени блоковият вид, таблицата на истинност на изходите (сума и пренос) и логическата схема на едноразряден двоичен полусуматор. Входове на схемата са двата бита с едно и също тегло х_і и у_і, а

изходи — функцията на частичната сума S_i и частичният пренос C_i . Функцията на изхода S_i се изразява чрез сума по модул две (изключващо ИЛИ). Фиг.4.24 представя блоковата структура на пълен едноразряден суматор. За разлика от схемата на полусуматор тук входна променлива е също така и битът на пренос от предходния разряд (с тегло i-1).

Многоразрядно сумиране се извършва със схема, чийто обобщен вид е представен на фиг.4.25 (за случай на две п-битови числа). Свързването на отделните побитови пълни суматори става в съответствие с представените по-горе правила за извършване на



фиг.4.25 Многоразряден суматор – принцип на изграждане

операцията сумиране на многобитови числа. Ако липсва предхождаща структура, чийто пренос да се отчита, входната променлива C_0 е излишна. При положение, че следваща структура за отчитане на преноса от най-старшия разряд не съществува в общото устройство, то наличието на пренос в C_n се отчита като препълване.

Задание

- 1. Реализирайте зададената логическа функция, като използвате пълен n-входов дешифратор и логическа схема:
 - разполагате с ДШ n→2ⁿ с прави изходи и n-входова схема ИЛИ;
 - разполагате с ДШ n→2ⁿ с инверсни изходи и n-входова схема И-НЕ.

Снемете таблицата на истинност на реализираната схема.

- Реализирайте логическа функция на п променливи чрез мултиплексор с размерност (n-1)→1. Снемете таблицата на истинност на схемата. Използвайте мултиплексори с разрядност 2→1, 3→1 или 4→1.
- 3. Постройте схема на мултиплексор чрез каскадна реализация от схеми с по-ниска разрядност:

- схема на мултиплексор 4→1, като разполагате със схеми с разрядност 2→1;
- схема на мултиплексор $8 \rightarrow 1$, като имате на разположение схеми с разрядност $4 \rightarrow 1$ и $2 \rightarrow 1$.

Снемете таблиците на изградените схеми.

- 4. Реализирайте чрез 4-входова ПЛМ посочените логически функции, зададени в ДНФ.
- 5. Постройте схема с три дву-входови ПЛМ, реализираща логическата функция сума по модул две от две вложени функции, осъществяващи същата логическа функция на две двойки променливи (вж.фиг.4.16).
- 6. Определете функциите на изходите на преобразувател от двоичен входен код във:
 - изходен с излишък 6;
 - код на Грей;
 - термометричен код;
 - седемсегментен код (управляващ панел за изобразяване на цифрите от 0 до 9).

Контролни въпроси

- 1. Каква комбинационна функция изпълнява дешифраторът? Каква е разликата между пълен и непълен ДШ?
- 2. За какъв тип дешифратор се отнасят дадените на фиг.4.1 таблица на истинност и уравнения на изходите (с активно ниско или с активно високо изходно ниво)?
- 3. Попълнете таблицата на истинност на пълен ДШ 3→8 с инверсни изходи. Запишете уравненията на изходите му.
- 4. Какво е изискването по отношение на дешифратора и логическата схема, с които разполагате, така че да може да се реализира произволна логическа функция, представена в СДНФ?
- 5. Защо схемите на ПЗУ са комбинационни? Каква е общата структура на този клас схеми?
- 6. Какво е предназначението на схемите на ПЛМ? От какви подматрици се състоят?
- 7. Каква функция изпълнява шифраторът? Какво е основното му приложение?

- 8. За какво служат преобразувателите на код? Като частен случай на коя схема могат да се разглеждат те по отношение на входовете и изходите си?
- 9. Какво означават понятията полусума и частичен пренос?
- 10. Как се реализира многоразряден суматор?

TEMA 5


ПОСЛЕДОВАТЕЛНОСТНИ СХЕМИ. СТРУКТУРНИ МОДЕЛИ. ЕЛЕМЕНТИ ПАМЕТ. СИНТЕЗ И АНАЛИЗ НА КРАЙНИ АВТОМАТИ С ПАМЕТ

5.1. Последователностни схеми: структура, особености, автоматни модели

При разгледаните дотук схеми стойностите на изходните функции в даден момент t се определят само от входните комбинации, подадени в този момент, и не зависят от това какви са били входните въздействия в предшестващите моменти t-1, t-2,...

Интерес представляват и схемите, в които се получават последователности от изходни реакции, съответстващи на определени последователности от входни въздействия. При тях изходната реакция зависи не само от входното въздействие върху схемата в дадения момент, но и от предходните входни набори, приложени към схемата, т.е. изходните реакции зависят както от непосредствените в разглеждания момент входни въздействия, така и от нейната предистория. Схемите, които отговарят на това описание, се наричат последователностни схеми. Зависимостта на изходния сигнал от състоянието на схемата в предходния момент, се постига с въвеждане на обратна връзка в структурата на логическата схема.

На фиг. 5.1. е показана примерна логическа схема с обратна връзка и реакцията в изхода ѝ при различна стойност на сигнала x_{FB} , връщан по веригата на обратната връзка. Очевидно, стойността на изходния сигнал Y при стойности V при стойности V на входните променливи V и V е различна в зависимост от тази на сигнала V поведението на схеми от подобен вид не може да бъде описвано с обикновени таблици на истинност.



X ₁ _	X ₂	X _{FB}	Υ
0	0	0	1
0_	0	1	0
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	0

Фиг. 5.1 Примерна логическа схема с обратна връзка и таблицата ѝ на истинност в зависимост от стойността на сигнала във веригата на ОВ

Действието на комбинационните схеми се описва с множеството на входните променливи $X=\{x_1,\ x_2,\ ...,\ x_n\}$ и множеството изходните променливи $Z=\{z_1,\ z_2,\ ...,\ z_m\}$. Тези две множества не са достатъчни за описание действието на последователностните схеми. Добавя се трето множество — множеството на вътрешните променливи $A=\{a_1,\ a_2,\ ...,\ a_n\}$. Роля на вътрешни променливи играят обратните връзки в схемата. Всяка комбинация от стойности на вътрешните променливи задава определено вътрешно състояние на схемата. Всяка комбинация от стойностите на входните променливи се нарича входна дума или входно въздействие, а всяка комбинация от стойностите на изходните променливи се нарича изходна дума или изходна реакция.

Поведението на последователностните схеми се описва с две функции: функция на преходите ф и функция на изходите ф. Функцията на преходите задава новото състояние, в което преминава схемата (автоматът), ако в момента t тя е била в състояние A и е получила като входно въздействие входната дума X.

$$A^{t+1} = \varphi (X^t, A^t)$$

Функцията на изходите задава зависимостта на изходната дума от входната дума и вътрешното състояние.

$$Z^{t} = \psi (X^{t}, A^{t})$$

Математически модел на последователностната схема е абстрактният автомат, който се задава с множество от 6 елемента: $S=\{X,A,A_{H},Z,\phi,\psi\}$, където X е множеството на входните думи; A е множеството на вътрешните състояния на автомата; $A_{H} \supseteq A$ е началното състояние; Z е множеството на изходните думи; ϕ е функция на преходите; ψ е функция на изходите. Ще се ограничим в разглеждането на *крайните* автомати с памет, τ . е. автомати с краен брой елементи в множествата на входните, изходните и вътрешните променливи.

Поведението на всяка последователностна схема се описва с един от двата автоматни модела – автоматен модел на Мили и автоматен модел на Мур.

Действието на схема, която работи по автоматния модел на Мили се описва по следния начин: Нека автоматът се намира в състояние $A_i \supseteq A$. Когато на неговия вход постъпи входната дума $X_m \supseteq X$, той изработва изходна реакция $Z_k \supseteq Z$ и в следващия момент преминава в състояние $A_j \supseteq A$. Новото състояние $A_j \supseteq A$ и изходната реакция Z_k еднозначно се определят от входната дума и текущото състояние на автомата. Възможно е автоматът да осъществи преход между същите две състояния A_i и A_j , но под действие на друга входна дума и с издаване на друга изходна реакция.

$$A^{t+1} = \phi (X^t, A^t)$$

 $Z^t = \psi (X^t, A^t)$

При автомата на Мили изходната реакция са свързва с прехода между състоянията, докато при автомата на Мур изходната реакция се свързва със самото състояние.

Действието схема, която работи по автоматния модел на Мур се описва по следния начин: Нека автоматът се намира в състояние $A_i \, \Box \, A$. Когато на неговия вход постъпи входната дума $X_m \, \Box \, X$, той преминава в състояние $A_j \, \Box \, A$ и тогава издава изходна дума $Z_k \, \Box \, Z$. Независимо по какъв път автоматът е достигнал състояние A_j , изходната реакция, която ще издаде, винаги ще бъде Z_k . Това означава, че при автомат на Мур функцията на изходите зависи само от вътрешното състояние.

$$A^{t+1} = \varphi (X^t, A^t)$$
$$Z^t = \psi (A^t)$$

За всеки автомат на Мили S съществува еквивалентен автомат на Мур S', в смисъл че на всяка произволно зададена входна последователност и съответно начално състояние двата автомата реагират с еднакви изходни последователности. Съществуват алгоритми за преход между двата типа автомати, но те няма да бъдат разглеждани.

5.2. Задаване на последователностни схеми


5.2.1 Таблично задаване

Табличното задаване включва две таблици – таблици на преходите и на изходите, задаващи съответно функцията на преходите и функцията на изходите на автомата. Всеки ред на тези таблици съответства на едно от входните въздействия на автомата, всяка колона – на едно от вътрешните му състояния. В клетката, образувана от пресичането на стълба A_i и реда X_j в таблицата на преходите (ТП), се записва състоянието, в което преминава автоматът от състояние A_i под действие на входен сигнал X_j – табл. 5.1, а в таблицата на изходите (ТИ) – съответстващият на този преход изходен сигнал – табл. 5.2.

Преходите и изходите на автомата могат еднозначно да бъдат определени и от общата таблица на преходите и изходите (ТПИ), съвместяваща информацията на двете описани таблици (във всяка нейна клетка се записват данните, които се съдържат в съответните клетки на таблицата на преходите и на таблицата на изходите) – табл. 5.3

При таблично задаване на автомата на Мур таблицата се редуцира в един ред. Затова обикновено се строи т.нар. белязана таблица на преходите. Тя съдържа един допълнителен ред, в който се записват изходните сигнали, съответстващи на вътрешните състояния на автомата – табл. 5.4.

Таблиците на преходите и изходите определят напълно последователностната схема, тъй като заедно с функциите на преходите и изходите в тях се съдържат и множествата външни (входни и изходни) и вътрешни състояния на автомата, както и началното му състояние. Ако не е указано друго, за начално се приема състоянието A_0 .







Табл. 5.4

5.2.2 Графично задаване

Последователностните схеми могат нагледно да се представят с помощта на автоматни графи на преходите. Графът на преходите се състои от възли и съединяващи ги ориентирани дъги. Всеки възел еднозначно съответства на определено вътрешно състояние на автомата. В кръгчето, съответстващо на възела, се записва символът на съответното вътрешно състояние. Ориентираната дъга сочи прехода на автомата от едно вътрешно състояние в друго. До дъгата се записват входните въздействия, предизвикващи този преход. При автомат на Мили до входните въздействия се записват и изходните реакции, които автоматът издава при съответния преход. При автомат на Мур тези

реакции се записват във възлите на графа. На фиг. 5.2 са показани примерни части от графи на автомат на Мили и Мур.




Фиг. 5.2 Части от графи на автомати на Мили и Мур

Разгледаните начини за описание на последователностна схема са еквивалентни един на друг, като всеки от тях е удобен за различни конкретни случаи.

5.3 Структурни модели на ПС

5.3.1. Структурен модел без елементи памет

Структурният модел без елементи памет има вида, показан на фиг. 5.3.




Фиг. 5.3 Структурен модел без елементи памет

Възможни са три начина на поведение на схема от този тип:

1. Еднократен преход.

При смяна на една входна дума с друга се формира нова изходна реакция, нови стойности на двоичните величини в обратните връзки и схемата преминава в ново състояние. Тя остава в това състояние при поддържане на входната дума. Графът на фиг. 5.4 илюстрира този начин на поведение.




Фиг. 5.4 Еднократен преход

2. Многократен преход.


Под действие на дадена входна дума, преди да достигне до устойчиво състояние, автоматът преминава през едно или няколко

междинни (неустойчиви) състояния. Времето за превключване на схемата зависи от кратността на прехода. Графът на фиг. 5.5 илюстрира този начин на поведение.




3. Зацикляне.

Схемата няма устойчиво състояние – тя цикли между няколко състояния. Състоянието, в което ще се установи, зависи от момента, в който се смени входното въздействие. Графът на фиг. 5.6 илюстрира зацикляне на автомата.



Фиг. 5:6 Многократен преход в цикъл

Схеми, реализирани по този модел, са чувствителни към състезания. В резултат на различната бързина, с която се разпространяват сигналите в различните клонове на комбинационната схема, е възможно автоматът да премине през няколко състояния, преди да се установи в състоянието, което е определено от функцията на преходите. Този вид преходи се наричат динамични. Ако вследствие на състезанията автоматът се установи в погрешно състояние, а не в предвиденото, преходът е критичен динамичен – фиг. 5.7.



Фиг. 5.7 Динамичен и критичен динамичен преход

За да реагират последователностните схеми на входните въздействия, необходимо е сигналите да имат някаква минимална продължителност, която зависи от параметрите на самите схеми. Максималната продължителност на сигналите може да бъде или да не


бъде ограничавана. Схеми, които не налагат ограничения върху максималната продължителност на сигналите, се наричат потенциални, а самите сигнали – потенциални сигнали. Съществуват схеми, които функционират правилно само ако входните сигнали не надхвърлят определена максимална продължителност. Тези схеми се наричат импулсни, а сигналите – импулсни сигнали или накратко импулси.

Многократните преходи (в цикъл или не), както и динамичните и критичните динамични преходи при този автоматен модел, могат да бъдат избегнати, ако входните въздействия имат импулсен характер и тяхната продължителност е ограничена до извършване на единединствен преход.

Схемите, които извършват само еднократни преходи, се наричат синхронни, а тези, които извършват както еднократни, така и многократни преходи, се наричат асинхронни.

5.3.2. Структурен модел с единичен блок памет.

В обратните връзки на схемата се поставят елементи памет, наречени още тригери или елементарни автомати. Тяхната функция е да съхраняват вътрешното състояние на схемата продължително време. Те се управляват чрез входовете им, където се подават т.нар. възбудителни функции на тригерите. Възбудителните функции определят новото състояние на елементите памет, респективно на схемата, а моментът, в който настъпва смяната на състоянията, се определя от т.нар. синхронизиращ сигнал. Синхронизиращият сигнал е импулсен сигнал, чието предназначение е да осигури еднократен преход на елементите памет. Той има две състояния: активно и пасивно, като



Фиг. 5.8. Структурен модел с единичен блок памет

активното състояние е състоянието с ограничена продължителност.

Преходът на последователностната схема от едно състояние в друго се извършва по време на състояние. активното Освен че осигурява еднократен преход. синхронизиращият сигнал има и още едно предназначение - да освободи схемата от влиянието на състезанията. които по принцип са възможни в нейната комбинационнна част. Неговото активно


ниво се подава в момент, в който всички състезания са преминали,

възбудителните функции на тригерите са установени, а елементите памет съответно са предпазени от преходи в нежелани състояния.

Този начин на действие на структурния модел с единичен блок памет освобождава схемата от динамични и критични динамични преходи. Схеми от този тип извършват само еднократни преходи, т.е. те са синхронни. На фиг. 5.8. е показан структурният модел с единичен блок памет. "С" е синхросигналът; "г" е броят входове на елементарния автомат.

5.3.3. Структурен модел с двоен блок памет

Структурният модел с единичен блок памет осигурява необходимата функционалност на синхронните последователностни схеми, но строгото изискване за ограничена продължителност на синхронизиращия импулсен сигнал е трудно реализуемо. Търсенето в посока замяна на импулсния сигнал с потенциален довежда до идеята за структурния модел с двоен блок памет. Блокът памет и синхросигналът са удвоени, за да се избегнат многократните преходи, които биха се случили при простата замяна на импулсния синхросигнал с потенциален. На фиг. 5.9



Фиг. 5.9 Структурен модел с двоен блок памет

е показан структурният модел с двоен блок памет.

Спомагателният блок → Z_m памет е този, който е означен с прим. Двата синхросигнала потенциални, а активните им нива са разместени във времето. В момента, в който С' е в активно ниво. спомагателният блок памет променя СИ съдържанието съответствие СЪС стойностите на функции възбудителните на тригерите. В този момент спомагателният блок памет преминава в новото състояние.

основният е в старото състояние. В момента, в който С' премине в неактивно ниво, С преминава в активно и съдържанието на спомагателния блок се копира в основния блок. За да бъде сигурно незастъпването на активните нива на С и С' във времето, те се правят взаимноинверсни. Тази структура е известна като структурата masterslave (управляващ-управляван).

5.4. Елементарни автомати

Елементарните автомати, наречени още елементи памет или тригери, са автомати на Мур с две вътрешни състояния (0 и 1), които притежават пълна система преходи. Пълна система преходи означава, че за всяка двойка вътрешни състояния A_i и A_j може да се намери поне една входна дума X_k , предизвикваща прехода $A_i \rightarrow A_j$.


Видове елементарни автомати

В зависимост от алгоритьма на функциониране тригерите се класифицират на следните основни видове: D, T, R-S, J-K. Поведението на тригерите се описва по следните начини:

- словесно.
- таблично. Таблицата на преходите съдържа колонки за всички входни сигнали, за старото (Q^t) и за новото (Q^{t+1}) вътрешно състояние на тригера.
- графично. Графът на преходите има два върха, означени със сътоянията 0 и 1 и четири дъги, съответстващи на четирите възможни прехода 0 → 0, 0 → 1, 1 → 0, 1 → 1.
- аналитично. Преходите на тригера се описват с логическа функция от вида Q^{t+1} = F(Q^t, X^t). Тя най-лесно се получава от карта на Вейч, която се попълва съгласно таблицата на преходите.
- матрично. Матрицата на входовете има 4 реда, означени с четирите прехода на тригера и отделна колонка за всеки вход. В тези колонки се нанасят сигналите, които трябва да се подадат на дадения вход, за да се изпълни съответният преход. Ако за осъществяването на даден преход някой от входовете може да приема както стойност 0, така и 1, на съответното място в матрицата на входовете се записва неопределено значение X.


D тригер

Неговото състояние повтаря сигнала на входа D. Тази дефиниция предполага задължителното използване на тактов сигнал, който обаче не е показан във формалните логически описания на фиг. 5.10.



Т тригер


При входен сигнал T=0 тригерът запазва състоянието си, а при T=1 сменя състоянието си в противоположното.
Фиг. 5.11 показва всички останали начини на представяне на T тригера.



Фиг. 5.11 Т тригер

R-S тригер


Входът R е вход за установяване в състояние 0 (нулев вход), входът S - за установяване в състояние 1 (единичен вход). Този тригер има два дублирани прехода – от 0 в 0 при S=0 и R=X и от 1 в 1 при R=0 и S=X. Входната комбинация R=S=1 е забранена, т.е. R.S=0 Фиг. 5.12 показва всички останали начини на представяне на R-S тригера.



Ј-К тригер

Ј входът е единичен, а К входът е нулев. Този тригер се отличава от R-S тригера по това, че няма забранена комбинация от входни сигнали. При J=K=1 той сменя състоянието си в противоположното на това, в което е бил, т.е. работи като Т тригер.

Фиг. 5.13 показва всички останали начини на представяне на J-K тригера.




Фиг. 5.13 Ј-К тригер

В зависимост от начина на действието си тригерите се делят на асинхронни и синхронни. При асинхронните входната информация въздейства на тригера в момента, в който постъпва. При синхронните информацията се записва в тригера само по времето на тактовия импулс (С), получаван от отделен тактов генератор. Синхронните тригери от своя страна се делят на тактово управлявани (превключват по време на тактовия импулс), превключвани от фронта на тактовия импулс (превключват по време на положителния или отрицателния фронт) и тригери с двойна структура, които работят на принципа masterslave. Тактово управляваните тригери имат един съществен недостатък: входната информация се въвежда в тригера през цялото време, през което на тактовия вход С има ниво 1. С други думи, синхронният тригер се превръща в асинхронен и следва непосредствено измененията на сигналите на логическите си входове. Изход от това положение е да се наложи ограничението при С=1 сигналите на логическите входове на тригера да не се изменят. Този недостатък е отстранен при другите два вида синхронни тригери.

Принципната функционална схема на тригер тип R-S с двойна структура е показана на фиг. 5.14.

Тя се състои от два тригера, които се управляват от отделни тактови поредици С и С'. Първият (спомагателният, означеният с прим) тригер реагира по време на активното ниво 1 на тактовия сигнал С'. Основният тригер приема състоянието на спомагателния веднага след прехода от 0 в 1 на тактовия сигнал С. За нормалната работа на тригера с двойна структура като синхронен е необходимо активните нива С'=1 и С=1 на двете тактови поредици да не се застъпват, т.е. да е изпълнено условието С'.С = 0.

Тригерът с двойна структура може да се управлява и само от един тактов сигнал СI, ако неговата инверсия се използва вътрешно като



Фиг. 5.13 Тригери с двойна структура

втори такт – C' = CI и C = CI. Схемата е показана на фиг. 5.13. На базата на тази схема се изгражда синхронен тригер тип J-К и синхронен тригер тип Т, които работят с потенциални входни сигнали. Това е наложително, за да се избегнат възможните динамични преходи при поддържане на ниво 1 на Ј и К входовете и на Т входа на съответните тригери. Тригерите от тип D се реализират само като тактувани.

5.5. Синтез на автомати с памет

Синтезът на последователностни схеми започва от задаване на автомата на някакъв език и завършва с получаването на структурната му схема. Първият

етап на синтеза е абстрактният синтез. Негова задача е формализиране на описанието и привеждането му в табличен или графов вид. След това се извършва анализ, целящ намаляването на броя на вътрешните състояния на автомата, като се предполага, че схемата ще стане попроста. На тези етапи на синтеза няма да се спираме. Етапът, който ще разгледаме, е структурният синтез на последователностната схема. Изходен материал за провеждане на структурния синтез на схема с памет са нейните автоматни таблици или графът на преходите.

5.5.1. Структурен синтез на автомати със синхронизирани ЕП

Ще разгледаме алгоритъма за структурен синтез на ПС със синхронизирани ЕП с помощта на следния пример: Да се построи структурна схема на автомата, зададен с обща таблица на преходите и изходите (табл. 5.5). Да се използват Т елементи памет и логически елементи И, ИЛИ, НЕ.

X	A ₀	A ₁	A ₂	A ₃
X ₀	A_0	A_1 Z_0	A_2 Z_0	A_3
X ₁	A_1	A_2 Z_0	A_3	A_0 Z_1
			Т	абп. 5.5

Стъпка 1: Кодиране на входните въздействия, вътрешните състояния и изходните реакции на автомата.

При N на брой входни въздействия входните променливи са n. където |log₂N[≤n≤N. В случая N=2, а log₂2=1, т.е. n=1. По аналогичен начин се определя броят на вътрешните променливи (тригерите) в съответствие с броя на вътрешните състояния, както и броят на изходните променливи в съответствие с броя на изходните реакции. За броя на вътрешните променливи получаваме $log_24=2$, а за изходните променливи $log_2 2=1$. Входната променлива именуваме х, вътрешните – Q₁ и Q₂, а изходната променлива - z. Таблиците от фиг. 5.14 показват избраното кодиране.

Стъпка 2: Построява се кодираната таблица на преходите и изходите – КТПИ.

XXX	AQQ	1 Q2	ZZ	z
X ₀ 0	A_0 0	0	Z ₀	0
X ₁ 1	A ₁ 0	1	Z ₁	1
	A ₂ 1	0		
	A ₃ 1	1		

Фиг. 5.15. Кодиране на външните и вътрешните състояния

На базата на ТПИ на автомата се построява разгъната кодирана ТПИ (РКТПИ) по следния начин: В колони се записват всички възможни комбинации от стойности на входните и вътрешните променливи в момента t. До всяка комбинация се записват кодираното ново състояние на автомата и кодираната изходна реакция, взети от ТПИ на автомата. За разглеждания пример РКТПИ представлява първите шест колони от таблицата, показана на фиг. 5.16.

Стъпка 3: Избор на ЕА. Разширение на РКТПИ.

Xt	1	λt	Αt	+1	Zt	1	/t
Х	Q_1	Q_2	Q ₁	Q_2	Z	T_1	T_2
0	0	0	0	0	0	0	0
0	0	1	0	1_	0	0	0
0	1	0	1	0	0	0	0
0	1	1	1	1	0	0	0
1	0	0	0	1	0	0	1
1	0	1	1	0	0	1	1
1	1	0	1	1	0	0	1
1	1	1	0	0	1	1	1

Фиг. 5.16 РКТПИ на зададения

Етапът на избор на елементарни автомати отпада, тъй като типът им е зададен в условието на задачата.

РКТПИ се допълва с възбудителните функции на тригерите. За тяхното съставяне се използва, от една страна матрицата на входовете на съответния тип ЕА, а от друга, желаният преход на тригера, който присъства в РКТПИ. Колоните в сиво, които допълват РКТПИ, представляват възбудителните функции на Т тригерите, съставени по описания начин.


автомат

Стъпка 4: Определяне на възбудителните и изходните функции

Намират се най-подходящите за реализиране аналитични форми на възбудителните и изходните функции. Ако е зададен елементен базис И, ИЛИ, НЕ, най-подходящи за реализиране са минималните форми на функциите. Построяват се карти на Вейч, нанасят се функциите и се определя минималната им форма. Минимални форми са желателни и при реализация с ПЛМ. Ако като елементен базис са зададени дешифратори, мултиплексори или ПП, минимизация не е необходима.

Стъпка 5: Построява се структурната схема на автомата.

Картите на Вейч, минималните форми на функциите и структурната схема на конкретния автомат са показани на фиг. 5.17. Карта на Вейч за изходната функция z не е необходима. Очевидно, $z = x.Q_1.Q_2$.



Фиг. 5.17. Възбудителни функции и структурна схема на автомата

5.5.2. Особености на синтеза на частични автомати с памет

Частични се наричат автоматите, които се характеризират с непълнота в автоматните таблици. Такава ситуация възниква, когато при логаритмуването за определяне броя на входните и (или) вътрешните променливи резултатът не е цяло число и се налага закръгляне към поголямо цяло число. В тези случаи не се използват всички възможни комбинации на двоичните величини за кодиране на входните въздействия и (или) вътрешни състояния. По тази причина възбудителните и изходните функции се получават непълно

определени. Друга причина за неопределеност на възбудителните и изходните функции може да бъде предварително поставено условие някои входни въздействия да не се подават при някои определени възбудителни състояния. Трета причина за непълно определени възбудителни функции са дублираните преходи в матриците на входовете на някои типове елементи памет. Неопределеността на функциите на комбинационния блок в автомата се използва при синтеза за получаване на оптимални за реализация аналитични форми на възбудителните и изходните функции.

Да се проведе структурен синтез на автомата, зададен с ТПИ от табл. 5.6. Да се използват Ј-К тригери и И, ИЛИ, НЕ логически елементи.

XA	A ₀	A ₁	A ₂
X ₁	A_1/Z_3	A_2/Z_2	A_1/Z_2
X ₂		A_0/Z_3	A_2/Z_1
X ₃	A_0/Z_2		A_2/Z_3

Определяме броя входни променливи и ги именуваме: $]\log_2 3[=2\ (x_1,\ x_2).$ Аналогично за вътрешните и изходните променливи: $]\log_2 3[=2\ (Q_1,\ Q_2),\ \log_2 4=2\ (z_1,z_2).$

Таблиците на кодиране са показани на фиг. 5.18, а КТПИ – на фиг. 5.19.

Z₄

Табл. 5.6

X	X ₁	X ₂	Х3	A	A ₀	A ₁	A ₂		Z	Z ₁	Z ₂	Z ₃
X ₁	0	0	1	Q1	0	0	1		Q_1	1	0	1
X ₂	0	1	0	Q_2	0	1	1]	Q_2	0	0	1

Фиг. 5.18 Кодиране на външните и вътрешните състояния

\	(t	A	\t	1	\t+1	Ž	zt -		,	/t	
Х1	X ₂	Qί	Q_2	Q_1	Q_2	Z 1	\mathbf{Z}_2	J ₁	K ₁	J_2	K ₂
0	0	0	0	0	1	1	1	0	X	1	X
0	0	0	1	1	1	0	0	1	Х	X	0
0	0	1	0	Х	Х	Х	X	Х	Х	X	Х
0	0	1	1	0	1	0	0	Х	1	X	0
0	1	0	0	-	-	Х	X	X	Х	X	Х
0	1	0	1	0	0	1	1	0	X	Х	1
0	1	1	0	Х	Х	Х	Х	Х	X	X	X
0	1	1	1	1	1	1	0	X	0	X	0
1	0	0	0	0	0	0	0	0	X	0	X
1	0	0	1	-	-	X	Х	Х	Х	X	Х
1	0	1	0	Х	Х	Χ	Х	Х	X	Х	Х
1	0	1	1	1	1	1	1	Х	0	Х	0
1	1	0	0	Х	Х	Х	Х	Х	х	X	Х
1	1	0	1	Х	Х	Х	Х	X	Х	X	Х
1	1	1	0	Х	Х	Х	Х	Х	X	X	Х
1	1	1	1	Х	Х	Х	Х	Х	Х	Х	X

Фиг. 5.19 РКТПИ на зададения частичен автомат


РКТПИ е допълнена с 4 колони, съответстващи на четирите възбудителни функции (J_1 , K_1 , J_2 , K_2). Клетките в тези колони са попълнени въз основа на матрицата на входовете на J-K елемента памет – фиг. 5.12.

Чрез карти на Вейч (фиг. 5.20) определяме минималните форми на функциите на изходите и на възбуждане:


$$\begin{split} &z_1 = x_2 \vee x_1.Q_1 \vee \overline{x}_1.\overline{Q}_2 \\ &J_1 = \overline{x}_2.Q_2 \\ &J_2 = \overline{x}_1 \end{split} \qquad \begin{aligned} &z_2 = x_2.\overline{Q}_1 \vee \overline{x}_1.\overline{Q}_2 \vee x_1.Q_1 \\ &K_1 = \overline{x}_1.\overline{x}_2 \\ &K_2 = x_2.\overline{Q}_1 \end{aligned}$$

Получената в резултат на синтеза структурна схема не съдържа никакви непълноти. При включване на захранването или пик в напрежението е възможно тя да попадне в неработно състояние. (Неработни са състоянията, които са получени при доопределяне функциите на автомата, но които не фигурират в зададените автоматни таблици). Изход от това положение е да се предвиди вход, с помощта на който схемата да може да бъде приведена в нулево състояние (всички тригери нулирани) в произволен момент. За целта се използват асинхронните S и R входове на интегрално изпълнените ЕП. Активно ниво за тези входове е 0, което личи от означеното кръгче. На входа S се подава константа 1, а на входа R се предвижда подаване на константа 0, когато е необходимо.

Построяваме структурната схема на автомата – фиг. 5.21.



Фиг. 5.20 Карти на Вейч на функциите на изходите и функциите на възбуждане



Фиг. 5.21 Структурна схема

Автоматът, който разглеждаме, освен че има неработно състояние, има и забранени преходи — по някаква причина не се предвиждат преходи от A_0 под действие на X_2 и от A_1 под действие на X_3 . Трябва да направим проверка какво би се случило, ако все пак се създадат условия за осъществяване на тези преходи. От картите на Вейч установяваме стойностите на възбудителните функции за набори 0100 и 1001, а оттам и новото състояние на тригерите. Изводът е, че автоматът ще премине в работно състояние — 01 (A_1) и 11 (A_2) .

Това е достатъчно, за да приемем, че автоматът ще бъде работоспособен.

5.6. Анализ на автомати със синхронизирани елементи памет

При синхронните автомати с памет динамичен анализ на комбинационната част не се прави, тъй като синхросигналът по дефиниция се прилага едва след като са преминали всички състезания в схемата. Автоматите от този тип не се изследват и за критични динамични преходи, тъй като идеята за синхронизацията ги изключва.

Статичният анализ е процес, обратен на синтеза. Изходен материал е структурната схема на автомата, а резултат от анализа е таблица на преходите и изходите или граф, описващ поведението на схемата.

Нека направим анализ на схемата, която току-що синтезирахме.

<u>Стъпка 1</u>: Определят се възбудителните функции на тригерите и изходните функции в аналитичен вид: $J_1=\overline{x}_2.Q_2$, $K_1=\overline{x}_1.\overline{x}_2$, $J_2=\overline{x}_1$, $K_2=x_2.\overline{Q}_1$, $Z_1=x_2\vee x_1.\overline{Q}_1\vee \overline{x}_1.\overline{Q}_2\vee x_2.\overline{Q}_1\vee \overline{x}_1.\overline{Q}_2\vee x_1.\overline{Q}_1$.

Стъпка 2: Построява се КТПИ, но в ред, обратен на този при синтеза. След разписването на всички набори на двоичните променливи x_1 , x_2 , Q_1 , Q_2 се попълват таблиците на истинност на функциите J_1 , K_1 , J_2 , K_2 , Z_1 ,

 z_2 . След като са известни стойностите на функциите на възбуждане и старото състояние на тригера, се определя новото състояние. (При синтеза новото състояние е известно от ТПИ и въз основа на желаните преходи на тригерите, определяме функциите на възбуждане). Фиг. 5.22 съдържа разгънатата кодирана таблица на преходите и изходите.

	K t	/	Δt	/	∆ t+1	7	Z ^t		,	Υt	
X ₁	X ₂	Q_1	Q_2	Q_1	Q_2	Z ₁	\mathbf{Z}_2	J ₁	K ₁	J_2	K ₂
0	0	0	0	0	1	1	1	0	1	1	0
0	0	0	1	1	1	0	0	1	1	1	0
0	0	1	0	0	1	1	1	0	1	1	0
0	0	1	1	0	1	0	0	1	1	1	0
0	1	0	0	0	1	1	1	0	0	1	1
0	1	0	1	0	0	1	1	0	0	1	1
0	1	1	0	1	1	1	1	0	0	1	0
0	1	1	1	1	1	1	0	0	0	1	0
1	0	0	0	0	0	0	0	0	0	0	0
1	0	0	1	1	1	0	0	1	0	0	0
1	0	1	0	1	0	1	1	0	0	0	0
1	0	1	1	1	1	1	1	1	0	0	0
1	1	0	0	0	0	1	1	0	0	0	1
1	1	0	1	0	0	1	1	0	0	0	1
1	1	1	0	1	0	1	1	0	0	0	0
1	1	1	1	1	1	1	1	0	0	0	0


Фиг. 5.22 РКТПИ

<u>Стъпка 3:</u> Въвеждат се обобщени означения и се строят абстрактните автоматни таблици или граф.

При анализа на всеки автомат с памет, РКТПИ е винаги напълно определена. Предположения дали автоматът е частичен или пълен се правят след анализ на получения автоматен граф. Валидни са съображения от следния общ характер: Ако в графа има върхове, към които или от които няма преходи към други върхове, то тези върхове вероятно съответстват на неработно състояние.

Ако съществува входно въздействие, което привежда автомата в неработно състояние, но няма входна дума, под действие на която последователностната схема да се върне в някое от работните състояния, очевидно това входно въздействие е забранено.

За примера, който разглеждаме, прилагането на стъпка 3 довежда до резултата, показан на фиг. 5.23 а.



Фиг. 5.23 Графи, описващи действието на автомата

При съставянето на графа са приети следните обобщени означения: Състояние 00 е наречено A_0 , 01 е наречено A_1 , 10 и 11 – съответно A_2 и A_3 .

За комбинациите от стойности на входните променливи x_1 и x_2 са приети следните означения: на комбинация 00 съответства X_1 , на 01 \to X_2 , на 10 \to X_3 , на 11 \to X_4 .

За стойностите на изходните променливи z_1 и z_2 е прието: комбинация 00 да бъде наречена Z_0 , 01, 10 и 11 съответно Z_1 , Z_2 , Z_3 .

Внимателният оглед на графа показва, че автоматът по никакъв начин не може да попадне в състояние A_2 . Това означава, че състояние A_2 е неработно. Под действие на входната дума X_4 се извършват преходи, изцяло дублирани от преходи под действие на други входни думи. Това обстоятелство би могло да означава, че X_4 е входна дума, която е излишно да бъде подавана на входовете на схемата. Изцяло дублирани са и преходите от A_0 в A_1 под действие на X_1 и X_2 . Същото се отнася и за преходите от A_1 в A_3 под действие на X_1 и X_3 . Тези разсъждения водят до построяване на редуцирания граф, показан на фиг. 5.23 б.

Поведението на последователностната схема, описана от графа на фиг. 5.23 б, изцяло съвпада с поведението на схемата, зададена с ТПИ от табл. 5.6. Ако възприемем кодирането от фиг. 5.17, ще получим пълно съвпадение между автоматите, зададени с автоматната таблица и графа.

Задание

1. Да се синтезира ПС (автомат на Мур), зададена чрез ТП, кодиране на входните въздействия, вътрешните състояния, изходните реакции и типа на елементите памет.

- 2. Да се проследи действието на последователностната схема при зададени входна последователност и начално състояние.
- 3. Да се синтезира частична ПС (автомат на Мили) при зададени ТПИ, кодиране на входните въздействия, вътрешните състояния, изходните реакции и типа на елементите памет. Комбинационната част от схемата да се реализира с дешифратори.
- 4. Да се проследи действието на последователностната схема при зададени входна последователност и начално състояние.
- 5. Да се проследи и обясни действието на ПС при забранен входен набор и/или забранено вътрешно състояние.
- 6. Да се направи анализ на работата на даден автомат.
- 7. Да се изследва дали някои от състоянията могат да бъдат неработни, а някои от входните въздействия фиктивни.

Контролни въпроси

- 1. Коя е принципната разлика в структурата на КЛС и ПС?
- 2. Формулирайте основната разлика между схема, работеща по автоматен модел на Мили, и схема, работеща по автоматен модел на Мур.
- 3. Ако два автомата са функционално еквивалентни, но единият е реализиран като автомат на Мили, а другият като автомат на Мур, кой от двата е с по-голям брой вътрешни състояния и защо?
- 4. Какви са недостатъците на структурния модел на ПС без елементи памет? По какъв начин тези недостатъци са преодолени в следващите структурни модели?
- 5. По какво се различават в действието си синхронните и асинхронните автомати?
- 6. Тригерите от кой тип задължително трябва да бъдат реализирани като синхронни автомати?
- 7. Кои са основните стъпки, през които преминава синтезът на една ПС?
- 8. Кодирането на вътрешните състояния влияе ли върху функциите на възбуждане на тригерите? А на изходните функции? Върху кои функции влияе начинът на кодиране на входните въздействия?
- 9. Кога една ПС се нарича частична? По какъв начин се отразява частичността на автомата върху възбудителните и изходните функции?
- 10. Може ли да се определят новото състояние и изходната реакция, ако ПС е поставена в забранено вътрешно състояние?
- 11. Може ли да се определят новото състояние и изходната реакция, ако на ПС се подаде забранено входно въздействие?
- 12. Кои са евристичните правила, според които може да се направи предположение, че анализираната схема реализира частичен автомат?

TEMA 6

БРОЯЧИ – ФУНКЦИИ, ВИДОВЕ, СИНТЕЗ НА ПЪЛНИ И ЧАСТИЧНИ БРОЯЧИ. БРОЯЧИ В ИНТЕГРАЛНО ИЗПЪЛНЕНИЕ. РЕГИСТРИ – ФУНКЦИИ, ВИДОВЕ, СИНТЕЗ. РЕГИСТРИ В ИНТЕГРАЛНО ИЗПЪЛНЕНИЕ

6.1. Броячи

6.1.1 Начин на функциониране

Броячът е последователностна схема, чийто алгоритъм на функциониране извършва преброяване на постъпващите входни въздействия. Всеки брояч се характеризира с коефицент или модул на броене. Коефицентът на броене е равен на броя на работните вътрешни състояния на автомата, а броят тригери, от които се състои броячът, представлява неговата разрядност. При постъпване на определена входна дума автоматът преминава в състояние, чийто номер е с единица по-голям от номера на предходното. При достигане състоянието с най-голям номер следващият преход е към началното състояние. Този начин на функциониране се отнася за брояч, работещ в режим на сумиране. Нарича се сумиращ брояч или брояч в права посока. Изваждащият брояч, или броячът в обратна посока, сменя номера на състоянията, през които преминава в намаляващ ред. От състоянието с най-малък номер следва преход в състоянието с най-голям номер.


6.1.2 Видове броячи

Първата класификация е вече споменатата - според посоката на броене. Брояч, който брои в права или обратна посока под действие на различни входни думи, се нарича реверсивен брояч. На фиг. 6.1 е показан граф на реверсивен брояч до 6. Под действие на входна дума X_0 броячът запазва състоянието си, под действие на X_1 брои в права посока, а под действие на X_2 – в обратна посока.

Друга класификация е според това каква част от вътрешните състояния на автомата са работни. Ако всички състояния са работни, броячът е пълен: в противен случай е частичен.

Трета класификация е според начина на разпространение на преноса. Различаваме брояч с паралелен пренос, с текущ пренос и с последователен пренос.

Четвърта класификация е според начина на функциониране: синхронни и асинхронни. При синхронните броячи състоянието на тригерите се сменя едновременно, а при асинхронните промяната на състоянието на младшия тригер води до промяна в състоянието на по-старшите.



Фиг. 6.1 Граф на реверсивен брояч до 6

6.1.3 Синтез на броячи

Броячът е автомат на Мур, при който изходните реакции се кодират по същия начин, както и вътрешните състояния. Изходи на тази последователностна схема са правите изходи на тригерите, от който е съставена. Синтезът на синхронните броячи протича по класическия алгоритъм за синтез на синхронни автомати с памет. Предпочитаният тип тригери е Т, тъй като възбудителните им функции се получават най-прости. Възможно е Ј-К тригер да се преобразува в Т тригер, като на двата входа Ј и К едновременно се подава входното въздействие Х. Друга възможност е на входовете Ј и К да се подаде константа 1, а импулсите за броене да се подават на тактовите входове. Частичните броячи се синтезират по правилата за синтез на частични автомати с памет.

В табл. 6.1 е показана таблицата на преходите на пълен 3-разряден сумиращ брояч. Коефицентът му на броене е 8, тъй като 2^3 =8. Под действие на входна дума X_1 броячът запазва състоянието си, а под действие на X_2 брои в права посока. Начално е състоянието A_0 .

,	XA	A ₀	A ₁	A ₂	A ₃	A ₄	A ₅	A ₆	A ₇
	X ₁	A ₀	A ₁	A ₂	A ₃	A ₄	A ₅	A ₆	A ₇
	X ₂	A ₁	A ₂	A_3	A ₄	A ₅	A ₆	A ₇	A ₀


Табл. 6.1

Входните въздействия кодираме с една входна променлива х. Приемаме, че x=0 съответства на входна дума X_1 , а x=1 - на входна дума X_2 . В табл. 6.2 е дадена кодираната таблица на преходите. Работим с Т тригери. При x=0 броячът не променя състоянието си и функциите на възбуждане на Т тригерите ще бъдат равни на нула. Строим таблица с 8 реда, която включва само входното въздействие x=1.

X ^t		A ^t			A ^{t+1}			Y ^t	
х	Q ₁	Q ₂	Q ₃	Q ₁	Q ₂	Q ₃	T ₁	T ₂	T ₃
1	0	0	0	0	0	1	0	0	1
1	0	0	1	0	1	0	0	1	1
1	0	1	0	0	1	1	0	0	1
1	0	1	1	1	0	0	1	1	1
1	1	0	0	1	0	1	0	0	1
1	1	0	1	1	1	0	0	1	1
1	1	1	0	1	1	1	0	0	1
1	1	1	1	0	0	0	1	1	1


Табл. 6.2

Определяме възбудителните функции на тригерите. От таблица 6.2 се вижда, че T_3 = x. С помощта на карти на Вейч определяме T_1 и T_2 — фиг. 6.2.



Фиг. 6.2 Възбудителни функции на тригерите

Полученият резултат за T_1 , T_2 и T_3 е логичен, като се има предвид, че най-младшият тригер Q_3 сменя състоянието си всеки път, а по-старшите Q_2 и Q_1 сменят състоянието си при наличие на пренос. На фиг. 6.3 е показана схемата на брояча.



Фиг. 6.3 Структурна схема на брояч до 8 с паралелен пренос


Като пример за частичен брояч ще разгледаме реверсивния брояч, чийто граф е даден на фиг. 6.1. Входните въздействия кодираме както следва: $X_0 - 00$, $X_1 - 01$, $X_2 - 10$. Под действие на X_0 автоматът запазва състоянието си, под действие на X_1 брои в права посока, а под действие на X_2 - в обратна посока. Вътрешните състояния от A_0 до A_5 са кодирани с двоичните цифри от 0 до 5. В табл. 6.3 е дадена разгънатата кодирана таблица на преходите на автомата. Тя е с 16 вместо с 32 реда, тъй като Т тригерите не променят състоянието си под действие на входна дума 00 и възбудителните им функции за тази част от таблицата са нула. Освен това, входна дума 11 не се използва, т.е. наборите, за които x_1 и x_2 имат стойност 1, са фиктивни.

На фиг. 6.4 са показани карти на Вейч, в които са нанесени възбудителните функции на T_1 и T_2 (очевидно е, че T_3 = $x_1 \lor x_2$), а на фиг. 6.5 е дадена схемата на автомата.


Нека се върнем на функциите на възбуждане на тригерите на пълния триразряден брояч: $T_3 = x$, $T_2 = xQ_3$, $T_1 = xQ_2Q_3$. Друг начин на тяхното представяне е $T_3 = x$, $T_2 = T_3Q_3$, $T_1 = T_2Q_2$. Ако функциите се реализират по първия начин (фиг. 6.3), броячът е с паралелен пренос, а ако се реализират по втория начин (фиг. 6.6), броячът е с текущ пренос. Бързодействието на брояча с текущ пренос е по-малко, тъй като за формирането на възбудителната функция на даден тригер е необходимо вече да е формирана възбудителната функция от предходния разряд. За сметка на това се използват само двувходови елементи И.

X	et .		A ^t			A ^{t+1}			Y ^t	
X ₁	X ₂	Q ₁	Q_2	Q_3	Q ₁	Q_2	Q_3	T ₁	T ₂	T ₃
0	1	0	0	0	0	0	1 .	0	0	1
0	1	0	0	1	0	1	0	0	1	1
0	1	0	1	0	0	1	1	0	0	_ 1
0	1	0	1	1	1	0	0	1	1	_1
0	1	1	0	0	1	0	1	0	0	1
0	1	1	0	1	0	0	0	1	0	1
0	1	1	1	0	Х	Х	Х	Н	H	Н
0	1	1	1	1	Х	X	Х	Н	Н	H
1	0	0	0	0	1	0	1	1	0	1
1	0	0	0	1	0	0	0	0	0	11
1	0	0	1	0	0	0	1	0	1	1
1	0	0	1	1	0	1	0	0	0	1
1	0	1	0	0	0	1	1	1	1	11
1	0	1	0	1	1	0	0	0	0	1
1	0	1	1	0	X	Х	Х	Н	Н	Н
1	0	1	1	1	Χ	X	Χ	Н	Н	Н

Табл. 6.3




Фиг. 6.4 Възбудителни функции на тригерите



Третият вид брояч според различния начин на разпространение на преноса е броячът с последователен пренос. Този вид брояч е асинхронен.

Фиг. 6.6 Структурна схема на брояч до 8 с текущ пренос

На фиг. 6.7 е показана схемата на триразряден асинхронен брояч. Използваните Т тригери превключват при преден фронт $(0 \rightarrow 1)$ на тактовия импулс. При този вид броячи елементарните автомати не сменят състоянието си едновременно. След промяната в състоянието на наймладшия тригер следва евентуална промяна в състоянията на постаршите. Максималното времезакъснение се получава при преход от състояние 111 в състояние 000. Преди да достигне състояние 000, броячът преминава през 2 междинни състояния: 110 и 100. Като се вземе предвид, че времезакъснението на елементите памет е многократно по-голямо от това на логическите елементи, става ясно, че този вид брояч е най-бавен.




фиг. 6.7 Структурна схема на триразряден асинхронен брояч - брояч с последователен пренос

6.1.4 Броячи в интегрално изпълнение

От броячите в интегрално изпълнение ще разгледаме схемите 74LS193 и 74LS93.

74LS193 е синхронен реверсивен брояч до 16. На фиг. 6.9 са показани изводите на схемата.




Фиг. 6.8 Изводи на схема 74LS193

Тригерите превключват от положителния фронт на импулсите, подавани на входовете Сс или Си. Сс и Си са тактови входове за работа съответно в режим на събиране и изваждане. В режим на събиране трябва Си=1, а в режим на изваждане Сс=1. Опс и Опи са сигнали за пренос в режим на събиране и изваждане. При последователно включване на броячи Опи Си Опи се включват съответно към Сс и Си на следващия брояч. Х_А, Х_В, Х_С, Х_D са информационни входове за установяване

тригерите на брояча в определено състояние. L е установяващ вход. При L = 0 тригерите се установяват в състояние, определено от сигналите X_A , X_B , X_C , X_D . R е нулиращ вход. Тригерите се нулират при R = 1, а броячът брои при R = 0.

74LS93 е асинхронен брояч с коефициент на броене 2, 8 или 16. На фиг. 6.9 са показани изводите на схемата. Схемата се състои от 4 тригера, които превключват по задния фронт на входните импулси. Изходът на първия тригер не е свързан вътрешно с входа на следващия и това позволява той да се използва като брояч на 2, а останалите 3 тригера съставляват брояч на 8. Вход на първия брояч е C_1 , а на втория - C_2 . Ако е необходим брояч до 16, трябва външно да се свърже изходът на първия тригер (C_1) с входа на втория тригер (C_2). C_1 и C_2 са нулиращи входове, обединени с операция И. Тригерите се нулират при C_1 и C_2 проячът работи при C_1 и и C_2 или C_3 или C_4 о или C_4 и C_5 или C_6 или C_7 и и C_8 или C_8 и и C_8 или C_8 или



6.2. Регистри

6.2.1 Начин на функциониране и видове

Обикновеният регистър е подредена съвкупност от п елемента памет, предназначена за помнене на двоични п-разрядни числа, всяко от които съвпада с едно от всичките 2ⁿ възможни вътрешни състояния на автомата. Броят на тригерите определя т.нар. дължина или разрядност на регистъра. Под въздействие на входна дума і автоматът преминава в състояние і независимо от състоянието му в предходния момент. В този смисъл обикновеният регистър е регистър с паралелен запис на информацията.

Преместващ е регистърът, който има възможност да преобразува запаметената дума чрез изменение на положението на разрядите на думата спрямо началното им положение. Между тригерите на преместващия регистър са изградени връзки, наречени вериги на преместване. Те осигуряват възможността за предаване на символите на запомнената дума от едни елементи памет към други. На базата на изместващ регистър се реализира последователен запис на

информацията. Освен основните операции (запис и/или преместване) даден регистър може да има допълнителни функции: поразрядни логически операции, нулиране и др.


6.2.2 Синтез на регистри

При регистрите с паралелен запис на информацията информационната дума, която се подава на входовете на тригерите, се записва в регистъра независимо от старото състояние, т.е. $Q_i^{t+1} = X_i^t$. Очевидно е, че за този начин на функциониране на автомата е най-подходящо да се използват тригери от тип D, за които, както е известно, $Q^{t+1} = D^t$. Информационната дума, подадена на входовете на D тригерите, ще се запише в тях в спедващия момент от абстрактното автоматно време $D_i^t = X_i^t = Q_i^{t+1}$. За да определим функциите на възбуждане на тригерите, съставящи обикновения регистър, бихме могли да използваме и класическия алгоритъм за синтез на КАП. Резултатът ще бъде същият: $D_i = X_i$. Ако лешим да използваме R-S тригери, за да запишем 1 независимо от старото състояние, трябва на S входа да подадем 1, а на R входа – 0. За да запишем 0, трябва на S входа да подадем 0, а на R входа – 1. Иначе казано, $S_i = x_i, R_i = \overline{x}_i$. Ако разполагаме с J-K тригери, аналогично $J_i = x_i, K_i = \overline{x}_i$. Най-неподходящи за реализацията на регистър с паралелен запис на информацията са тригерите от тип Т. При тях получените функции на възбуждане са твърде сложни: $T_i = x_i \oplus Q_i$.

Обикновено, но не задължително, регистърът е автомат на Мур, чиито изходи се вземат от правите изходи на тригерите.

Когато информационната дума се формира последователно във времето, за нейния запис и съхранение се използва регистър за последователен запис на информацията, т.е. преместващ регистър. Преместващите регистри имат един вход откъм най-младшия или найстаршия разряд и вериги на преместване наляво или надясно. Ако регистърът измества наляво, тригерът в і-тия разряд приема състоянието на съседния отдясно младши тригер Q_{i-1}. Ако измества надясно, тригерът в і-тия разряд приема състоянието на съседния отляво старши тригер Q_{i-1}.

На фиг. 6.10 е показана структурната схема на 4-разряден преместващ наляво регистър на база D тригери. Очевидно, функциите на възбуждане на елементите памет имат вида $D_1 = Q_2, D_2 = Q_3, D_3 = Q_4, D_4 = x_i$. X_i е стойността на i-тия разряд на информационната дума, постъпващ към входа на наймладшия разряд на регистъра в момента t_i . i=1,2,3,4.



фиг. 6.10 Структурна схема на 4-разряден преместващ наляво регистър


За реализацията на преместващ регистър трябва да се използват синхронни по фронт тригери или такива с двойна структура.

Ако е необходимо регистърът да изпълнява повече от една операции (напр. паралелен запис и преместване), те се извършват под действие на зададени управляващи сигнали, които не бива да са активни едновременно. Възбудителните функции на тригерите са дизюнкция от отделните възбудителни функции за всяка една от операциите. На фиг. 6.11 е показана схемата на 3-разряден регистър с паралелен и последователен запис на информацията. Последователният запис е откъм най-старшия разряд и преместването е надясно. Паралелният запис се извършва под действие на управляващия сигнал C_1 , а последователният – под действие на C_2 . C_1 и C_2 не бива едновременно да имат стойност 1, т.е. C_1 . C_2 = 0. Тригерите са от тип D и възбудителните им функции имат следния вид:


$$D_1 = C_1.X_1 \vee C_2.X_1$$
 $D_2 = C_1.X_2 \vee C_2.Q_1$ $D_3 = C_1.X_3 \vee C_2.Q_2$

Регистър, който има възможност за преместване на информацията в двете посоки, се нарича реверсивен. Преместващ регистър, чийто найстарши (младши) разряд не се губи при преместването, а се подава на входа на най-младшия (старшия) тригер, се нарича цикличен. На фиг. 6.12 е показана схемата на 3-разряден цикличен реверсивен регистър с възможност за паралелен запис на информацията на база D тригери. C_1 е управляващ сигнал за паралелен запис, C_2 — за циклично изместване наляво, а C_3 — за циклично изместване надясно.

$$\begin{aligned} D_1 &= C_1.X_1 \vee C_2.Q_2 \vee C_3Q_3 & D_2 &= C_1.X_2 \vee C_2.Q_3 \vee C_3Q_1 \\ D_3 &= C_1.X_3 \vee C_2.Q_1 \vee C_3Q_2 \end{aligned}$$



Фиг. 6.11 Структурна схема на 3-разряден регистър с паралелен и последователен запис на информацията




фиг. 6.12 Структурна схема на 3-разряден цикличен реверсивен регистър с възможност за паралелен запис на информацията

6.2.3 Регистри в интегрално изпълнение


От регистрите в интегрално изпълнение ще разгледаме схемите 74LS75 и 74LS194. На фиг. 6.13 а) и 6.13 б) са показани изводите на двете схеми.

74LS75 представлява два двуразрядни паралелни регистъра-памет (latch регистър). Изходът повтаря сигнала от входа D винаги, когато на тактовия вход C нивото е 1. Изходът остава в това състояние, в което е бил входът D в момента на превключване на сигнала C от 1 в 0.

74LS194 е синхронен реверсивен 4-разряден преместващ регистър. С е тактов вход. Тригерите превключват от положителния фронт на тактовия импулс. S_0 и S_1 са входове за управление на режима на работа. На фиг. 6.14 са показани режимите на работа при различните стойности на S_0 и S_1 . $X_1 \div X_4$ са паралелни входове, а $Q_1 \div Q_4$ са паралелни изходи. SL_Ser и SR_Ser са последователни входове при преместване отляво надясно и отдясно наляво. R е нулиращ вход с активно ниво R0. Регистърът работи при R1.



Фиг.6.13 а) Изводи на схема 74LS75



S₁	So	Режим
0	0	Забранен вход С
0	1	Преместване отляво надясно
1	0	Преместване отдясно наляво
1	1	Въвеждане от входовете $X_1 \div X_4$

Фиг. 6.14 Режими на работа на схема 74LS194

Задание

- 1. Да се синтезира 3-разряден изваждащ брояч на база Т тригери както с паралелен, така и с текущ пренос.
- 2. Да се синтезира 3-разряден асинхронен изваждащ брояч на база Т тригери.
- 3. Да се синтезира реверсивен брояч до 11 на база Ј-К тригери.
- Да се синтезира брояч, който брои в следната последователност: 001, 011, 101, 100, 001...При реализацията на логическата схема да се използват И–НЕ елементи и Ј-К тригери.
- Да се построи делител на честота с коефициент на деление 7, като се използва структурната схема на брояча до 8. Елементите памет разполагат с вход за нулиране.
- 6. Да се синтезира 4-разряден паралелен регистър с общ за регистъра нулиращ вход. Да се използват тригери по избор.
- 7. Да се синтезира 3-разряден регистър за паралелен запис на информацията и с възможност за извеждане на правия или обратния код на записаното число. Да се работи с J-К тригери.
- 8. Да се синтезира 3-разряден регистър за последователен запис на информацията при изместване наляво на база D тригери. Регистърът да има възможност за поразрядно логическо сумиране на записаната в него информация и входна дума, постъпваща в паралелен код.
- Да се синтезира триразряден регистър за последователен запис на информацията при изместване наляво на база D тригери. Регистърът да има възможност за поразрядно логическо умножение на записаната в него информация и входна дума, постъпваща в паралелен код.

Контролни въпроси

- 1. Какво означава коефициент (модул) на броене?
- 2. Какво означава реверсивен брояч?
- Какво означава пълен и частичен брояч? Пълно или непълно определени са функциите на възбуждане на частичните броячи? Защо?
- 4. По какво се различават синхронните и асинхронните броячи?
- 5. Кой тип тригери са най-подходящи за реализация на броячи?
- 6. Кой вид броячи е най-бърз и кой е най-бавен? Защо?

- 7. За какво служи регистърът?
- 8. Кои са основните видове регистри?
- 9. Кой тип тригери са най-подходящи за реализация на регистри?
- 10. Какво означава реверсивен регистър? Какво означава цикличен регистър?
- 11. Могат ли да се използват тригери с единична структура при реализация на преместващ регистър? Защо?


TEMA 7

СИНТЕЗ НА МИКРОПРОГРАМНИ АВТОМАТИ

7.1 Управляващи и операционни автомати


Основен принцип, който улеснява синтеза на цифровите устройства, е разделянето на устройството на две части: управляваща и управлявама. Управляващата част се нарича управляващ автомат или управляващо устройство, а управляемата — операционна част или операционен автомат (фиг. 7.1)

Операционната част се състои от възли за елементарна обработка на информацията: регистри, броячи, суматори и пр. Запис на информация в регистър, нулиране на брояч или регистър, увеличаване или намаляване с единица съдържанието на брояч са примери на елементарни операции. които се извършват в един такт на абстрактното автоматно време. Такива операции се наричат микрооперации. Възможно е няколко микрооперации да се изпълняват в един и същи такт. Тогава те съставляват микрокоманда. За да бъде изпълнена, всяка аритметична и друга обработваща операция разлага на последователност от изпълняват от операционната част. микрооперации, които ce Управляващият автомат има за задача да зададе реда на тяхното изпълнение и по този начин да осигури изпълнението на дадената операция.



Фиг. 7.1 Управляващ и операционен автомат и връзките между тях

- 1 Шини, по които постъпва кодът на изпълняваната операция.
- 2 Шини за обратна връзка между операционния и управляващия автомат.
 - 3 Шини за управляващи въздействия към операционния автомат.
 - Шини за вход.
 - 5 Шини за изход.



Фиг. 7.2 Блок схема на алгоритъм на микропрограма

Редът на изпълнение на микрооперациите се определя от алгоритъма за изпълнение на съответната операция. Този ред, заедно с логическите условия, които го задават, се микропрограма. Автоматът, който нарича функционира в съответствие с микропрограмата, се нарича микропрограмен автомат, т.е. в разглежданата тематика контекста микропрограмен и управляващ автомат са синтез синоними. Задачата микропрограмен автомат се свежда до задача за синтез на устройство, което функционира по алгоритъма на микропрограмата и има за входни въздействията, постъпващи по шините 1 и 2. Шина 2 показва състоянието на възлите в операционния автомат - например нулиране на брояч или препълване на регистър. В зависимост от тези състояния обработката може да продължи по различни клонове на алгоритъма. Изходни реакции на синтезираното устройство ще бъдат управляващите сигнали, генерирани по шина 3. Всеки управляващ сигнал съответства на една микрооперация, изпълнявана от операционния автомат.

7.2 Задаване и синтез на микропрограмни автомати

Микропрограмата се описва във формата на блок схема, като на всяка микрокоманда съответства операторен блок, а на всяко логическо условие – условен блок.

На фиг. 7.2 е показана примерна блокова схема на алгоритъм. С хі са отбелязани СЪС логическите условия, а Z_i микрооперациите. Преходът от блок схема на микропрограмата към начин на представяне удобен за синтез на автомат с памет вътрешните С определяне продължава състояния на автомата. Ако реализираме схемата по автоматен модел на Мур, на всеки операторен блок трябва да съпоставим изходна реакция. Броят на вътрешните състояния при автоматен модел на Мили по принцип винаги е по-малък или равен на състоянията от функционално еквивалентен нему автомат на Мур. По тази причина ще определим вътрешните състояния като състояния от автомат на Мили. Автоматът ще бъде зададен с таблица на преходите и изходите

ПО	следі	ната процедуј	pa:	
Nº	Ac	Ан	Условие	Микро- операция
1	A ₀	A ₀ (000)	$\overline{\mathbf{x}}_{1}$	-
2		A ₁ (001)	X ₁	Z ₁ Z ₂
3	A ₁	A ₂ (010)	\overline{X}_2	-
4		A ₂ (010)	X ₂	Z ₃
5	A ₂	A ₃ (011)	\overline{X}_3	Z ₄ Z ₅
6		A ₃ (011)	X ₃	Z ₄ Z ₆
7	A ₃	A ₄ (100)	11	Z ₇ Z ₈ Z ₉
8	A ₄	A ₅ (101)	$\overline{\mathbf{x}}_{1}$	Z ₁₀
9		A ₆ (110)	X ₁ X ₄	-
10		A ₆ (110)	$x_1\overline{x}_4$	Z ₈ Z ₁₁
11	A ₅	A ₆ (110)	1	z ₇ Z ₁₁
12	A ₆	A ₁ (001)	$\bar{\mathbf{x}}_{5}$	Z ₁₂ Z ₁₄
13		A ₃ (011)	x ₅ x̄ ₆	-
14		A ₇ (111)	X ₅ X ₆	Z ₁₃ Z ₁₄
15	A ₇	A ₇ (111)	x ₆ x̄ ₇	Z ₁₃ Z ₁₄
16		A ₃ (011)	$\overline{X}_{6}\overline{X}_{7}$	-
17		A ₁ (001)	X ₇ X̄ ₈	-
18		A ₀ (000)	x ₇ x ₈	-

Табл.7.1

- 1. Изходът на блока "начало" и входът на блока "край" се отбелязват с едно и също състояние A_0 .
- 2. Както е известно, при автомат на Мили изходните реакции се свързват с преходите между състоянията. Между две вътрешни състояния е възможно да има само една микрокоманда, т.е. само един операторен блок. Ето защо изходът на всеки операторен блок се отбелязва със съответното състояние A₁, A₂,...,A_m.
- 3. Строи се таблица с 4 колони: колона за старо състояние, колона за ново състояние, колона за логическо условие, при което се извършва преходът (входно въздействие) и колона за микрооперациите, извършвани при дадения преход (изходна реакция).
- 4. Търси се път от едно състояние A_i до друго състояние A_j , като по този път да има най-много един операторен блок и произволен брой логически условия. За

всеки намерен път се записва един ред от таблицата.

Таблицата на преходите и изходите на микропрограмния автомат (МПА) от фиг. 7.2 е показана в табл. 7.1.

МПА се характеризират с голям брой входни и изходни променливи. Всеки преход обаче се определя от много малък брой от входните променливи – най-често една или две. Останалите са без значение за този преход. Поради това в колоната "логическо условие" на таблицата се записва конюнкция само от тези входни променливи, които са от значение за съответния преход Следователно МПА е една частична последователностна схема, която е силно неопределена по вход. Тя е силно неопределена и по отношение на изходите, защото изходните шини са много, но в даден момент много малко от тях са активни едновременно, т.е. използва се малка част от възможните комбинации на изходните променливи. МПА е силно неопределен и по преходи - теоретично възможните преходи са много, а реалните - малко. Ето защо таблица на преходите и изходите от предложения тип е най-подходяща за описание на МПА. Тя съдържа описание само на определените преходи, поради което нейната големина е много по-малка в сравнение с таблица, построена по класическия алгоритъм за синтез на краен автомат с памет.

Синтезът на микропрограмния автомат продължава с кодиране на вътрешните състояния на автомата - табл. 7.2.

PDI	hemi	ите с	ъстоя
	Q_1	Q_2	Q_3
A ₀	0	0	0
A ₁	0	0	1
A ₂	0	1	0
A_3	0	1	1
A ₄	1	0	0
A ₅	1	0	1
A ₆	1	1	0
A ₇	1	1	1

Следващата стъпка е съставяне на произведения, съответстващи на всеки ред от ТПИ. Всяко произведение характеризира условието извършване на прехода – автоматът да се намира в дадено Ас и да е налице определеното входно въздействие. $k_1 = \overline{Q}_1 \overline{Q}_2 \overline{Q}_3 \overline{x}_1;$ $k_2 = \overline{Q}_1 \overline{Q}_2 \overline{Q}_3 X_1;$

 $k_3 = \overline{Q}_1 \overline{Q}_2 Q_3 \overline{x}_2$; $k_4 = \overline{Q}_1 \overline{Q}_2 Q_3 X_2$ $k_5 = \overline{Q}_1 Q_2 \overline{Q}_3 \overline{x}_3;$ $k_6 = \overline{Q}_1 Q_2 \overline{Q}_3 x_3;$ Табл.7.2 Кодиране на $\mathbf{k}_7 = \overline{\mathbf{Q}}_1 \mathbf{Q}_2 \mathbf{Q}_3.1, \qquad \mathbf{k}_8 = \mathbf{Q}_1 \overline{\mathbf{Q}}_2 \overline{\mathbf{Q}}_3 \overline{\mathbf{x}}_1;$ $k_9 = Q_1 \overline{Q}_2 \overline{Q}_3 X_1 X_4$; $\mathbf{k}_{10} = \mathbf{Q}_1 \overline{\mathbf{Q}}_2 \overline{\mathbf{Q}}_3 \mathbf{x}_1 \overline{\mathbf{x}}_4;$ $\mathbf{k}_{11} = \mathbf{Q}_1 \overline{\mathbf{Q}}_2 \mathbf{Q}_3.1;$ $k_{19} = Q_1 Q_2 \overline{Q}_3 \overline{X}_5;$ $k_{13} = Q_1 Q_2 \overline{Q}_3 x_5 \overline{x}_6$; $\mathbf{k}_{14} = \mathbf{Q}_1 \mathbf{Q}_2 \overline{\mathbf{Q}}_3 \mathbf{X}_5 \mathbf{X}_6;$ $\mathbf{k}_{16} = \mathbf{Q}_1 \mathbf{Q}_2 \mathbf{Q}_3 \mathbf{x}_6 \overline{\mathbf{x}}_7;$

 $k_{16} = Q_1 Q_2 Q_3 \overline{x}_6 \overline{x}_7 \, ; \ k_{17} = Q_1 Q_2 Q_3 x_7 \overline{x}_8 \, ; \ k_{18} = Q_1 Q_2 Q_3 x_7 x_8$

Изходните реакции (микрооперациите) се издават в момента на прехода от Ас в Ан. Следователно всяка микрооперация е дизюнкция от конюнкциите, които обуславят съответния преход.

$$z_1 = k_2$$
; $z_2 = k_2$; $z_3 = k_4$; $z_4 = k_5 \lor k_6$; $z_5 = k_5$; $z_6 = k_6$; $z_7 = k_7 \lor k_{11}$; $z_8 = k_7 \lor k_{10}$; Ако приемем. Че работим с. р. тримент

Ако приемем, че работим с D тригери, техните възбудителни функции ще бъдат дизюнкции от тези конюнкции, които трябва да установят тригера в състояние 1. За възбудителната функция на і-тия тригер ще вземем дизюнкция от конюнкциите, съответстващи на редовете, в които той има стойност 1 като съставна част от новото състояние.

$$D_1 = k_7 \vee k_8 \vee k_9 \vee k_{10} \vee k_{11} \vee k_{14} \vee k_{15}$$

$$D_{2} = k_{3} \lor k_{4} \lor k_{5} \lor k_{6} \lor k_{9} \lor k_{10} \lor k_{11} \lor k_{13} \lor k_{14} \lor k_{15} \lor k_{16}$$


$$D_{2} = k_{3} \lor k_{4} \lor k_{5} \lor k_{6} \lor k_{9} \lor k_{10} \lor k_{11} \lor k_{13} \lor k_{14} \lor k_{15} \lor k_{16}$$

$$D_{3} = k_{2} \lor k_{5} \lor k_{6} \lor k_{3} \lor k_{10} \lor k_{11} \lor k_{13} \lor k_{14} \lor k_{15} \lor k_{15} \lor k_{16} \lor k_{17}$$

Представянето на условията за преход като конюнкция от състояние на автомата и логическо условие, а на изходните реакции и на възбудителните функции като дизюнкция от тези конюнкции, предполага реализация с ПЛМ. Минимизация на изходните и възбудителните функции обикновено не се търси, тъй като за да е възможно слепване, трябва да има повтарящи се логически условия, а това е малко вероятно. Матричната реализация за МПА от фиг. 7.2 е показана на фиг. 7.3

7.3 Замяна на входните променливи


От фиг.7.3 е видно, че лявата част на И матрицата е слабо запълнена.



Фиг. 7.3 Матрична реализация на МПА

Това е логично и валидно за всички МПА, тъй като условията, които участват за реализирането на даден преход, обикновено не са много. Лявата част на ИЛИ матрицата също е слабо запълнена, защото микрооперациите са дизюнкция от неголям брой конюнкции. Следователно ПЛМ е с голям брой входове, изходи и редове, но не се използва рационално. Така възниква идеята да се използва комбинационна логическа схема, която да превключва към входовете на ПЛМ само тези входове (логически условия), които са необходими за конкретния преход. Тази схема наподобява мултиплексор – ролята на адресни входове играят

изходите на тригерите, а информационни входове са логическите условия. По този начин вътрешните състояния ще управляват превключването на входовете към изходите на КЛС. За да има схемата само един изход, т.е. да бъде точно мултиплексор, е необходимо всеки преход да зависи от едно единствено условие. Ако в блок схемата на МПА има поредица от логически условия, те трябва да бъдат разкъсани с въвеждането на допълнителни вътрешни състояния след всеки условен блок. На фиг. 7.4 е показана схематично идеята за замяна на входните променливи.



Фиг. 7.4 Замяна на входните променливи на МПА

7.4 Декомпозиция на матриците на микропрограмен автомат

При голям брой входове и изходи на МПА е възможно да се окаже, че те са повече от входовете и изходите на ПЛМ, с които разполагаме. Едновременно с това видяхме, че левите части на И и ИЛИ матриците са слабо запълнени. Изход от проблема се търси в разделянето на входните променливи и микрооперациите на непресичащи се подмножества, което да позволи различните преходи и микрооперации да се реализират от различни подматрици. Такова разделяне се нарича декомпозиция на матриците на МПА. Декомпозиция може да се получи, ако се реализира следната процедура:


- 1. Съставят се подмножества от входните променливи, които се срещат в един ред от таблицата на преходите и изходите. Ако множеството на редовете на таблицата е $R=\{r_1,\ r_2,...r_n\}$, множествата от входните променливи в един ред са $X(r_1), X(r_2),...X(r_n)$, като $X(r_1) \cup X(r_2) \cup ... \cup X(r_n) = X$.
- 2. Съставят се подмножества от микрооперации, които се срещат в един и същи ред в таблицата на преходите и изходите $Z(r_1)$, $Z(r_2)$,..., $Z(r_n)$, като $Z(r_1) \cup Z(r_2) \cup ... \cup Z(r_n) = Z$


- 3. Съставя се граф с толкова върха, колкото реда има таблицата на преходите и изходите. Между върховете і и ј има ненасочена дъга, ако редовете і и ј имат поне една обща входна променлива или поне една обща микрооперация.
- 4. В така построения граф се търсят несвързани помежду си подграфи. Те определят разделянето на подмножества на редовете на таблицата на преходите и изходите и съответно на входните променливи и микрооперациите.
- В съответствие с резултатите от стъпка 4 се разделят И и ИЛИ матриците.

Нека да приложим процедурата за табл.7.1. След стъпка 1 и стъпка 2 се получават следните подмножества от входни и изходни променливи:

 $\begin{array}{c} X(r_1) = \{x_1\}; \ X(r_2) = \{x_1\}; \ X(r_3) = \{x_2\}; \ X(r_4) = \{x_2\}; \ X(r_5) = \{x_3\}; \ X(r_6) = \{x_3\}; \ X(r_7) \\ = \Phi; \ X(r_8) = \{x_1\}; \ X(r_9) = \{x_1, x_4\}; \ X(r_{10}) = \{x_1, x_4\}; \ X(r_{11}) = \Phi; \ X(r_{12}) = \{x_5\}; \ X(r_{13}) = \{x_5, x_6\}; \ X(r_{14}) = \{x_5, x_6\}; \ X(r_{15}) = \{x_6, x_7\}; \ X(r_{16}) = \{x_6, x_7\}; \ X(r_{17}) = \{x_7, x_8\}; \ X(r_{18}) = \{x_7, x_8\} \end{array}$

 $Z(r_1) = \Phi; \ Z(r_2) = \{z_1, z_2\}; \ Z(r_3) = \Phi; \ Z(r_4) = \{z_3\}; \ Z(r_5) = \{z_4, z_5\}; \ Z(r_6) = \{z_4, z_6\}; \ Z(r_7) = \{z_7, z_8, z_9\}; \ Z(r_8) = \{z_{10}\}; \ Z(r_9) = \Phi; \ Z(r_{10}) = \{z_8, z_{11}\}; \ Z(r_{11}) = \{z_7, z_{11}\}; \ Z(r_{12}) = \{z_{12}, z_{14}\}; \ Z(r_{13}) = \Phi; \ Z(r_{14}) = \{z_{13}, z_{14}\}; \ Z(r_{16}) = \Phi; \ Z(r_{17}) = \Phi; \ Z(r_{18}) = \Phi$





Фиг.7.5


Въз основа на така определените подмножества се построява граф в съответствие със стъпка 3 от процедурата (фиг. 7.5.).

От построения граф може да се приеме следното разделяне на подмножества на множеството от редовете, входните променливи и микрооперациите:

 $\{x_1,x_4\}; \{x_2,x_3\}; \{x_5,x_6,x_7,x_8\}$

 $\{z_{1},z_{2},z_{7},z_{8},z_{9},z_{10},z_{11}\}; \{z_{3},z_{4},z_{5},z_{6}\}; \{z_{12},z_{13},z_{14}\}$


Като резултат от това разделяне на редовете на таблицата на преходите и изходите, на входните променливи и микрооперациите, матриците M_1 (И) и M_2 (ИЛИ) се декомпозират на три подматрици (фиг. 7.6.).



Фиг. 7.6 Декомпозиция на матриците на МПА

7.5 Декомпозиция на микропрограмни автомати

МПА е удобно да бъдат реализирани чрез ПЛМ с памет. ПЛМ с памет съдържа освен двете матрици – И-матрица и ИЛИ-матрица, и регистър в обратната връзка между матриците M_1 и M_2 . На фиг. 7.7 а) и б) са показани вътрешната структура и условното означение на такава ПЛМ.



Фиг. 7.7 Вътрешна структура и условно означение на ПЛМ с памет

Ако броят на микрооперациите на МПА е по-голям от броя на изходите z на ПЛМ с памет, необходимо е да се използват няколко ПЛМ с памет с паралелно свързани входове. Съдържанието на матрицата M_1 на тези ПЛМ е идентично. Идентично е и съдържанието на дясната част на M_2 , т.е. във всички ПЛМ ще се извършват еднакви преходи. Различни ще бъдат само микрооперациите, т.е. лявата част на матриците M_2 .

Ако броят на входовете или броят на редовете в таблицата на преходите и изходите на МПА е по-голям от броя на входовете и броя на конюнкциите на ПЛМ с памет, се налага декомпозиция на МПА на по-прости МПА, които могат да се реализират на една ПЛМ с памет. При декомпозиция от последователен тип във всеки момент от функционирането на микропрограмния автомат само един от съставните МПА ще бъде активен и ще издава съответните микрооперации. Останалите ще бъдат в пасивно състояние. За да се управляват преходите от активно в пасивно състояние се въвеждат допълнителни управляващи сигнали.

Декомпозицията на МПА на съставни МПА се реализира, след като е избрано разделяне на множеството от вътрешни състояния А на подмножества, чийто брой определя и броя на съставните МПА. Процедурата за това разделяне е следната:

- 1. Образуват се подмножества от микрооперации за всяко състояние на МПА $Z(A_i)$, като $Z(A_0) \cup Z(A_1) \cup \ldots \cup Z(A_m) = Z$. "m" е броят вътрешни състояния.
- 2. Образуват се подмножества от входни променливи за всяко състояние на МПА $X(A_i)$, като $X(A_0) \cup X(A_1) \cup ... \cup X(A_m) = X$.
- 3. Строи се граф с върхове, означени със състоянията на МПА. Между върховете A_i и A_i има дъга, ако $X(A_i) \cap X(A_i) \neq \Phi$ или ако $Z(A_i) \cap Z(A_j) \neq \Phi$, т.е.

състоянията A_i и A_j имат поне една обща входна променлива или поне една обща микрооперация.

4. В така построения граф се търсят несвързани помежду си подграфи. Те определят разделянето на множеството А на подмножества от вътрешни състояния. На всяко подмножество съответства един от съставните МПА. За всеки съставен МПА се строи отделна таблица на преходите и изходите.

Изложеният алгоритъм, приложен към МПА, зададен с табл.7.1, дава


следните резултати:

 $X(A_0) = \{x_1\}; \quad X(A_1) = \{x_2\}; \quad X(A_2) = \{x_3\}; \quad X(A_3) = \Phi; \quad X(A_4) = \{x_1, x_4\}; \quad X(A_5) = \Phi;$

 $X(A_6)=\{x_5,x_6\}; X(A_7)=\{x_6,x_7\}$

$$\begin{split} &Z(A_0) = \{z_1, z_2\}; \ Z(A_1) = \{z_3\}; \ Z(A_2) = \{z_4, z_5, z_6\}; \ Z(A_3) = \{z_7, z_8, z_9\}; \ Z(A_4) = \{z_8, z_{10}, z_{11}\}; \\ &Z(A_5) = \{z_7, z_{11}\}; \ Z(A_6) = \{z_{12}, z_{13}, z_{14}\}; \ Z(A_7) = \{z_{13}, z_{14}\} \end{split}$$

Построеният граф е показан на фиг. 7.8.



Фиг. 7.8 Граф, описващ резултата от декомпозицията на автомата

Несвързаните помежду си подграфи задават разделянето на множеството вътрешни състояния на 3 подмножества: $\{A_0,A_3,A_4,A_5\}$; $\{A_1,A_2\}$; $\{A_6,A_7\}$. Към множеството от състояния на всеки автомат добавяме и пасивно състояние b_i , където i е номер на автомата:

 $\{A_0,A_3,A_4,A_5,B_1\};\ \{A_1,A_2,B_2\};\ \{A_6,A_7,B_3\}.$

Пасивните състояния ще се използват в случите, когато автоматът трябва да премине от състояние, което принадлежи на един от съставните МПА, към състояние, което принадлежи на друг съставен МПА. За да се осъществи такъв преход, е необходимо първият автомат да премине в пасивно състояние, като издаде съответна изходна реакция, която в ролята си на входно въздействие да накара втория автомат да премине от пасивно в необходимото състояние. Преходът от състояние A_p , което принадлежи на автомат і, към състояние A_p принадлежащо на автомат с номер ј, се осъществява с два прехода: $A_p - B_i$ и $B_j - A_q$. Първият преход ще бъде съпроводен с издаване на допълнителна микрооперация $z_{\text{дq}}$, която от своя страна ще бъде необходимото входно въздействие за извършване на втория преход. Тази идея е залегнала в построяването на таблиците на преходите и изходите на съставните автомати (фиг.7.9).


След построяването на автоматните таблици, се построяват матриците M_1 и M_2 на съставните МПА, като при кодирането на вътрешните състояния, кодът 00...0 се използва за състоянието B_i . На фиг. 7.10 е показано кодирането на вътрешните състояния и матричната реализация на един от съставните МПА.

Накрая се построява микропрограмният автомат, като изходите $z_{д_i}$ се свързват с едноименните входове в другите съставни МПА. Изпълнението на тази процедура води до построяването на МПА, състоящ се от съставни МПА, работещи последователно. Началното състояние на всеки съставен МПА е B_i , с изключение на този, съдържащ състоянието A_0 . За него началното състояние е A_0 . В произволен момент от време всички съставни МПА се намират в състояние B_i , а само един (активният в момента) – в

няк	ое от	раб	отните си	състояния.				,	
Nº	Ас Ан Условие		Микро- операция	Nº	Ac	Ан	Условие	Микро- операция	
1	A ₀	A ₀	$\bar{\mathbf{x}}_{1}$	-	3	A ₁	A ₂	\overline{X}_2	-
2	A ₀	B ₁	X ₁	Z ₁ Z ₂ Z _{Д1}	4	A ₁	A ₂	X ₂	Z ₃
7	A ₃	A ₄	1	Z ₇ Z ₈ Z ₉	5	A ₂	B ₂	\overline{X}_3	Z ₄ Z ₅ Z _{Д3}
8	A ₄	A ₅	\bar{x}_1	Z ₁₀	6	A ₂	B ₂	Х3	Z ₄ Z ₆ Z _{Д3}
9	A ₄	B ₁	X ₁ X ₄	Z _{Д6}		B ₂	A ₁	Z _{Д1}	-
		 	 						


)	A ₄	B ₁	$X_1\overline{X}_4$	Z ₈ Z ₁₁ Z _{Д6}	<u> </u>			V	Микро-
	A ₅	B₁	1	Z ₇ Z ₁₁ Z _{Д6}	Nº	Ac	Ан	Условие	операция
-	B ₁	A ₃	Z _{Д3}	-	12	A ₆	B ₃	X̄ ₅	Z ₁₂ Z ₁₄ Z _{Д1}
	B ₁	Ao	Z _{ДO}	-	13	A ₆	B ₃	X ₅ X̄ ₆	Z _{Д3}
	L	L			14	A ₆	A ₇	X ₅ X ₆	Z ₁₃ Z ₁₄
					15	A ₇	A ₇	X ₆ X̄ ₇	Z ₁₃ Z ₁₄
					16	A ₇	B ₃	$\overline{X}_6\overline{X}_7$	Z _{Д3}
					17	A ₇	B ₃	$x_7\overline{x}_8$	Z _{Д1}
					18	A ₇	B ₃	x ₇ x ₈	Z _{ДO}
						B ₃	A ₆	Z _{Д6}	-

Фиг. 7.9 Таблици на преходите и изходите на компонентните автомати



Фиг. 7.10 Матрична реализация на втория от съставните МПА

Окончателната схема на декомпозирания МПА е показана на фиг. 7.11



Фиг.7.11 МПА, декомпозиран на три съставни автомата и реализиран с ПЛМ с памет

Задание

- 1. Да се синтезира МПА по зададена блок схема на алгоритъма.
- Да се реализира схема на автомата, като получените възбудителни и изходни функции се реализират чрез ПЛМ с необходимата размерност.
- Да се направи декомпозиция на матриците M₁ и M₂ на получения автомат, така че да се използват ПЛМ с предварително зададена размерност.

4. Да се синтезира МПА, като се използват ПЛМ с памет със зададена размерност.

Контролни въпроси

- 1. Какво е операционен и какво управляващ автомат?
- 2. Какво е микрооперация, микрокоманда и микропрограма?
- 3. По какво микропрограмните автомати се различават от досега разгледаните ПС?
- 4. Каква е процедурата за преминаване от блокова схема на алгоритъма към таблица на преходите и изходите на МПА?
- 5. По какво таблицата на преходите и изходите на микропрограмните автомати се различава от таблицата на преходите и изходите на ПС?
- 6. Какви недостатъци има матричната реализация на микропрограмните автомати и на какво се дължат те?
- 7. Какви особености на МПА определят възможността за декомпозиция на матриците на ПЛМ в матричната реализация на МПА?
- 8. От какви съображения се определя броят на ПЛМ, с които ще се реализира МПА при използване на декомпозиция на матриците?
- 9. Какво представлява ПЛМ с памет?
- 10. Какъв подход се използва, ако броят на микрооперациите на МПА е по-голям от броя на редовете или от броя на изходите на ПЛМ с памет?
- 11. Какъв подход се използва, ако броят на преходите или броят на променливите на МПА е по-голям от броя на редовете или от броя на променливите на ПЛМ с памет?
- 12. Как се определя броят на съставните МПА, на които се декомпозира зададеният МПА?
- 13. Как се определят множествата от вътрешните състояния на съставните МПА?
- 14. Как се определят функциите на преходите и изходите на съставните MПА?
- 15. В какви вътрешни състояния се намират в даден момент от време съставните МПА?

Приложение Карти на Вейч за 2,3,4,5,6,7 променливи

										X2	X 1			×	!			
٠,	۔ آا۔	X1_	1]						١Ē	28	30	22	20	12	14	6	4	
,	۷	2	-						×₃ -	29	31	23	21	13	15	7	5	X5
	L								'†	25	27	19	17	9	11	3	1	
	.=	X							F	24	26	18	16	8	10	2	0	
	X2	6	7	3	2				_			4				4		
		4	5	1	0						,	61						
x ₃																		
	١Ē	12	14	6	4					60	62	54	52	28	30	22	20	
	➣╢╴	13	15	7	5			X ₂	*	61	ස	55	53	29	31.	23	21	X ₆
	"	9	11	3	1	X4		72		57	59	51	49	25	27	19	17	1
	Ī	8	10	2	0	•			[[56	58	50	48	24	26	18	16	
	×s									44	46	38	36	12	14	6	4	,
									χ,	45	47	39	37	13	15	7	5	X ₆
										41	43	35	33	9	11	3	1	ļl .
										40	42	34	32	8	10	2	0]
				5								X5	_			X 5		
					×	×										_		
١	1	108	110	102	100	124	126	118	116	60	62	54	52	44	46	38	36].
	X5	109	111	103	102	125	127	119	117	61	63	55	53	45	47	39	37] _{×7}
X2	1	105	107	99	97	121	123	115	113	57	59	51	49	41	43	35	33] ~
		104	106	98	96	120	122	114	112	56	58	50	48	40	42	34	32	1
	۱ ۱	76	78	70	68	92	94	86	84	28	30	22	20	12	14	6	4	١.
	Xs	77	79	71	69	93	95	87	85	29	31	23	21	13	15	7	5	X7
	i	73	75	67	65	89	91	83	81	25	27	19	17	9	11	3	1	_
		72	74	66	64	88	90	82	80	24	26	18	16	8	10	2		
			'	X ₆				X ₆	- "			Х6		_		X 6		
										Хз								

ЛИТЕРАТУРА

- 1. *Фридман, А., П. Менон*, Теория и проектирование переключательных схем, Мир, Москва, 1978.
- 2. Даковски, Л., Логически основи на ЦЕИМ, Техника, София, 1978.
- 3. *Тодорова, С., Й. Русева, Д. Григорова*, Синтез и анализ на логически схеми, Издателство на Русенски университет "А. Кънчев", 1998.
- 4. Даковски, Л., Н. Николов, Ръководство по логика и програмируеми автомати, Техника, 1990.
- 4. *Балканджиев, Л., Е. Пандов, Д. Манова*, Анализ и синтез на логически схеми ръководство за лабораторни упражнения, Издателство на ТУ София, 2001.
- 5. *Иванов, С., Ю. Петкова*, Анализ и синтез на логически схеми, Издателство на ТУ Варна.
- 6. Кисьов, В. Т., Теория на крайните автомати, Техника, 1976.
- 7. Floyd, T. L., Digital Fundamentals, Pearson Higher Education, 2009.

уеб сайтове:

- 1. http://scitec.uwichill.edu.bb/cmp/online/P10F/boolean.htm
- 2. http://www.asic-world.com/digital/tutorial.html
- 3. http://www.play-hookey.com/digital/boolean_algebra.html
- 4. http://www.ee.surrey.ac.uk/Projects/Labview/index.html
- http://www.cs.usask.ca/content/resources/tutorials/csconcepts/2000 8/fra medIndex.html
- 6. http://www.ee.surrey.ac.uk/Projects/Labview/common/glossary.html#STD

АНАЛИЗ И СИНТЕЗ НА ЛОГИЧЕСКИ СХЕМИ

Автори:

© гл. ас. Диана Григорова

© доц. д-р Валентин Моллов

Рецензент:

© доц. д-р Николай Николов

Стилов редактор:

© Стояна Саева

Даден за печат: м. ноември 2009 г. Излязъл от печат: м. ноември 2009 г.

Печатни коли 7.25 Поръчка № 32 с Тираж, 100 броя

Формат 60/84/16

Цена 7.00 лв.

ISBN: 978-954-438-781-5