3. 연구보고서

Decap 배치 범용화를 위한 모달 토큰 트랜스포머(MoTT)

최지후 · 김동성 · 이연준
강원과학고등학교

A Modal-Token Transformer (MoTT) for Generalizable Decoupling Capacitor Placement

Jeehoo Choi · Dongseong Kim · Yeonjun Lee
Kangwon Science High School

가. 국문 초록

AI용 GPU의 안정적인 전력 공급을 위해서는 전원 분배망(PDN)의 공진에 따른 전압 변동을 억제하면서 디커플링 커패시터(decap)의 사용을 최소화해야 한다. 탐색 기법은 판마다 다시 계산해야 하고, 기존 학습 모델들은 판의 종류가 바뀌면 성능이 떨어진다. 본 연구는 공진 모드, 칸, decap을 토큰화한 모달 토큰 트랜스포머(MoTT)와, 배치를 정밀 검사하여 고치는 검증 하네스를 제안한다. 판 종류를 하나씩 학습에서 제외해 평가한 결과, MoTT는 처음 보는 PCB형과 인터포저형에서 89%, 99%를 풀어 좌표 입력 모델(64%, 65%)보다 높았다. 하네스를 적용하면 처음 보는 패키지형에서 99%로 선행 연구 재구현(45–91%)보다 높았고, 학습하지 않은 큰 판에서도 94% 이상을 유지하였다. 이는 새로운 전원 분배망에 대한 범용화 가능성을 보여준다.

주제어: 디커플링 커패시터, 전원 분배망, 트랜스포머, 강화학습, 범용화

Ⅰ. 서론

1. 연구 배경

AI용 GPU는 순간적으로 큰 전류를 소모하므로 전원 분배망(power distribution network, PDN)의 임피던스가 전 대역에서 목표 임피던스(Z_t) 이하여야 전압이 안정적으로 유지된다. 판의 공진으로 생기는 임피던스 피크는 디커플링 커패시터(decoupling capacitor, decap)를 알맞은 위치에 놓아 낮출 수 있으나, decap이 많을수록 면적과 비용이 늘어난다. 따라서 목표 임피던스를 만족하는 최소 개수의 decap 배치가 필요하다.

2. 연구의 필요성

decap 배치는 위치와 종류를 함께 고르는 조합 최적화 문제이다. 배치 가능한 위치가 n개이고 decap이 T종류일 때 가능한 조합은 $(T+1)^n$가지이며, 10×10 판에 3종류를 쓰면 약 10^{60}가지이므로 모두 탐색할 수는 없다.

이를 해결하기 위해 탐욕 탐색 후 가지치기(greedy+prune), 유전 알고리즘(genetic algorithm, GA)[1] 등의 최적화 기법이 활용되어 왔다. 그러나 이들은 최적해를 보장하지 못하며, 새로운 판마다 배치를 다시 탐색해야 한다. 최근에는 트랜스포머 기반 정책으로 배치 전략을 미리 학습하는 접근법이 제안되었다[2-4]. 학습된 정책은 배치를 빠르게 결정하지만, 실제 PDN은 PCB, 패키지, 인터포저 등 종류와 크기가 다양하므로 판의 종류가 달라질 때마다 재학습이 필요하다면 학습 기반 방법의 이점은 제한된다.

이러한 범용화 문제는 모델의 입력 표현과 관련된다. 일부 선행 연구[2-4]가 사용한 위치 좌표나 한 주파수에서 계산한 값은 판의 종류에 따라 다른 의미를 가질 수 있다. 실제로 본 연구의 사전 분석에서 관측 지점까지의 거리가 좋은 배치 위치를 구별하는 정도(AUC, 0.5가 무작위 수준)는 PCB형에서 0.77이었으나 인터포저형에서는 0.46으로 떨어졌다(Fig. 2). 반면 공진 모드와 위치별 모드 참여도는 각 위치가 임피던스에 미치는 영향을 물리적으로 나타내므로, 판의 종류가 달라져도 의미가 유지될 것으로 기대된다. 하지만 판의 종류를 하나씩 학습에서 제외하여 범용화

를 평가한 연구는 찾기 어렵다(Table 1).

3. 연구 목적과 기여

본 연구는 학습에서 보지 못한 종류와 크기의 판에서도 성공률과 decap 수를 유지하는 능력을 범용화로 정의하고 다음 질문에 답한다. (1) 판의 종류와 크기가 달라져도 성능이 유지되는가? (2) 더 적은 decap으로 목표 임피던스를 만족하는가? (3) 탐색 방법보다 빠르게 배치하는가? 본 연구의 기여는 다음과 같다.

① 입력 선택: 판의 종류가 바뀌면 부호가 뒤집히는 입력(관측 지점까지의 거리 등)을 걸러내고, 의미가 유지되는 입력을 골랐다.

② MoTT: 판을 모드 토큰, 칸 토큰, decap 토큰으로 나타내고 칸끼리는 모드 토큰을 거쳐서만 정보를 주고받는 트랜스포머를 제안하였다. 출력은 decap 하나를 놓았을 때의 효과(1수 효과)인 기본 점수에 학습한 보정을 더한 것이다.

③ 검증 하네스와 범용화 평가: 배치를 정밀 검사하고 실패 주파수를 알려 주어 고치게 하는 검증 하네스를 제안하고, 판의 종류를 하나씩 제외하여 모든 방법을 같은 규칙으로 비교하였다.


Ⅱ. 이론적 배경

1. 전원 분배망과 목표 임피던스

PDN은 전원에서 칩까지 전력을 전달하는 경로로 PCB, 패키지, 인터포저의 전원면-접지면 쌍으로 이루어진다. 칩의 부하 전류가 ΔI만큼 변하면 칩 단자의 전압은 PDN의 임피던스에 비례하여 변동하므로, 칩이 허용하는 전압 변동 ΔV와 ΔI로부터 PDN이 넘지 말아야 할 목표 임피던스가 정해진다[5, 6].

$$Z_t = \frac{\Delta V}{\Delta I}$$

PDN의 임피던스는 주파수에 따라 달라진다. 전원면-접지면 쌍의 커패시턴스와 전류 경로의 인덕턴스가 공진하는 주파수에서는 임피던스가 급격히 커지며, 이를 공진 피크라 한다(Fig. 1의 점선). 본 연구는 성공 판정과 보상을 칩 쪽 관측 지점(probe)에서 본 임피던스와 Z_t의 비율로 정의한다.



[Fig. 1] 세 종류 판(10×10)에 MoTT가 decap을 배치한 결과

2. 공진 모드와 모드 참여도

전원면-접지면 쌍으로 이루어진 판은 평행판 공진기처럼 동작하며, 그 임피던스는 몇 개의 공진 모드가 겹친 형태로 나타낼 수 있다[7, 8]. k번째 모드의 공진 주파수에 해당하는 극점을 p_k, 지

점 i에서 그 모드의 진폭을 $\phi_k(i)$라 하면 두 지점 a, b 사이의 임피던스는 다음과 같다.

$$Z_{ab}(s) \approx \sum_k \frac{\phi_k(a)\phi_k(b)}{s - p_k} + Z_{\mathrm{rem}}(\mathrm{s})$$

Z_{rem}은 관심 대역 밖 모드들의 기여이다. 극점 p_k는 판 전체가 공유하므로, 관측 지점의 공진 피크는 모두 같은 모드에서 나오며, 각 위치는 좌표를 직접 쓰지 않고 진폭 $\phi_k(i)$, 즉 모드 참여도를 통해서만 임피던스에 영향을 준다. 따라서 모드의 피크를 낮추려면 그 모드에 크게 참여하는 위치에 decap을 놓아야 한다.

3. 디커플링 커패시터와 배치 문제

decap은 용량 C에 작은 등가 직렬 인덕턴스(ESL)와 등가 직렬 저항(ESR)이 직렬로 붙은 소자로, 임피던스가 다음의 자기 공진 주파수(SRF)에서 가장 낮아진다[8].

$$f_{\mathrm{SRF}} = \frac{1}{2\pi\sqrt{\mathrm{ESL} \cdot \mathrm{C}}}$$

SRF보다 낮은 주파수에서는 커패시터로, 높은 주파수에서는 ESL 때문에 인덕터처럼 동작하므로 decap은 SRF 근처의 좁은 대역에서 가장 효과적이다. 따라서 어떤 공진 피크를 낮추려면 SRF가 그 피크의 주파수에 가까운 종류를 해당 공진 모드에 크게 참여하는 위치에 놓아야 한다. 본 연구에서는 이 원리[8]에 따라 가장 높은 피크부터 하나씩 낮추는 방법을 공진 규칙이라 부른다. 그러나 decap을 추가하면 새로운 반공진이 생기므로 여러 decap의 효과는 독립적으로 더해지지 않으며, 본 연구는 이 상호작용을 학습으로 보정한다.

4. 강화학습

강화학습은 보상이 커지도록 행동 규칙(정책)을 학습하는 방법으로, 평균보다 좋았던 정도인 이점(advantage)이 큰 행동의 확률을 높인다. GRPO[9]는 가치 함수 없이 같은 입력에서 여러 결과를 뽑아 그 보상을 그룹의 평균과 표준편차로 정규화한 값을 이점으로 쓰며, 조합 최적화에서도 비슷한 방식이 쓰여 왔다[10]. 본 연구는 이 이점을 쓰되 정책을 한 번만 갱신한다.

5. 선행 연구

학습 기반 decap 배치 선행 연구를 Table 1에 정리하였다. 대부분 판의 각 위치를 좌표나 한 주파수에서 계산한 값으로 나타내며, 학습한 정책을 다른 종류에 적용한 사례는 한두 개뿐이다.

Table 1. decap 배치 학습 선행 연구와 본 연구

연구	판을 나타내는 방법	목표	다른 판에 적용
Park 2022[2]	좌표 + 관측 지점 표시	정해진 개수로 임피던스 낮추기	HBM PDN 1종 (포트 위치, 문제 크기 변경)
DevFormer[3]	좌표 + 관측 지점 거리	정해진 개수 (학습 K = 20)	15×15, HBM 각 1구조
Zhang 2023[11]	판 구조 + 임피던스	목표 만족 + 최소 개수	판마다 학습
Manoharan 2026[4]	임피던스 편차 + 한 주파수 값	목표 만족 + 최소 개수	PCB로 학습 후 다른 데이터 각 1사례
본 연구	공진 모드 토큰	목표 만족 + 최소 개수	세 종류를 하나씩 제외, 종류당 50문제, seed 3개

Ⅲ. 연구 방법 및 절차

1. 문제 정의와 판 생성

1.1. 판 모델링

판은 $N \times N$ 격자(N= 8–20)로 나눈 전원면-접지면 쌍이며(이하 N칸 판), 각 칸을 집중 소자로 근사한 등가 회로로 임피던스를 계산하였다. 각 칸은 면간 정전용량과 유전 손실을 갖는 노드이며, 인접한 칸은 면의 저항과 인덕턴스로 연결된다. 전원 입구 칸은 전압 조정기(VRM)까지의 경로 임피던스를 통해 이상 전원에 연결된다. 외형(직사각형, L자형, 내부 구멍), 관측 지점(1–3개), 전원 입구(1–4개), decap 배치 금지 칸(관측 지점을 제외한 칸의 0–30%)은 문제마다 무작위로 정하였다.

1.2. 판 종류

판의 종류는 칸 크기, 유전체 두께, 전원 경로, decap 라이브러리로 정의하였으며, PCB형, 패키지형, 인터포저형의 세 종류를 사용하였다(Table 2). 각 상수는 해당 종류의 대표적인 범위에서 정한 합성 값이다. 종류에 따라 칸의 정전용량은 약 10배, 같은 순번의 decap끼리 자기 공진 주파수는 최대 약 40배 차이가 나므로 같은 위치라도 공진 특성이 크게 달라진다.

Table 2. 판 종류별 물리 상수

항목	PCB형	패키지형	인터포저형
칸 크기	500 μm	400 μm	200 μm
유전체 두께 (ε_r)	10 μm (4.0)	35 μm (3.4)	1 μm (4.0)
VRM 경로 인덕턴스	200 pH	100 pH	50 pH
decap 1	10 nF / 100 pH (0.16 GHz)	1 nF / 40 pH (0.80 GHz)	100 pF / 5 pH (7.1 GHz)
decap 2	1 nF / 30 pH (0.92 GHz)	220 pF / 15 pH (2.8 GHz)	20 pF / 2 pH (25 GHz)
decap 3	100 pF / 10 pH (5.0 GHz)	47 pF / 8 pH (8.2 GHz)	5 pF / 1 pH (71 GHz)

1.3. 목표 임피던스

관심 대역은 10 MHz–20 GHz이며, Z_t는 대역 전체에서 일정한 형태와 임의의 주파수에서 2–10배 높아지는 계단 형태 중 하나로 정하였다. Z_t의 크기는 decap이 없을 때의 최대 임피던스와, 배치 가능한 모든 칸을 한 종류의 decap으로 채웠을 때의 최대 임피던스 사이에서 정하여 해가 존재하도록 하였다. 다만 인터포저형은 decap 용량이 작아 같은 기준에서는 거의 모든 칸을 채워야 하므로, 다른 두 종류보다 완화한 범위에서 Z_t를 정하였다.

1.4. 배치 문제의 정식화

decap 배치는 마르코프 결정 과정(Markov decision process, MDP)으로 정의하였다. 상태는 판의 정보와 현재까지의 배치이며, 행동은 한 칸에 decap을 놓거나 종류를 바꾸는 것, decap을 제거하는 것, 배치를 종료하는 것 중 하나이다. 칸이 N^2개이고 decap이 T종류일 때 행동 공간의 크기는 $N^2(T+1)+1$이며, 한 에피소드는 최대 64단계로 제한하였다. 보상은 에피소드가 끝날 때 한 번 주어진다.

$$R = -\frac{n_{decap}}{n_{ref}} - \lambda(1_{\text{fail}} + U)$$

여기서 n_{decap}은 배치한 decap 수, n_{ref}는 greedy+prune 해의 decap 수, U는 목표 임피던스를 넘은 정도이다. 1_{fail}은 실패하면 1, 성공하면 0이다. λ는 학습 중 실패율이 2%를 넘으면 커

지고 낮으면 작아지도록 조정하여, decap 수와 목표 만족 사이의 균형을 맞추었다.

배치를 결정할 때는 32개 주파수에서 임피던스를 계산하고, 최종 판정은 700개 주파수와 공진 피크 주변을 세밀하게 계산하는 정밀 검사로 수행하였다. 모든 관측 지점에서 임피던스가 Z_t의 1.01배 이하이면 성공으로 판정한다.


2. 입력 선택

2.1. 기준과 방법

입력은 판의 종류와 관계없이 같은 의미를 가져야 하므로, 학습 전에 후보를 평가하였다. 후보는 선행 연구의 입력(관측 지점까지의 거리, 루프 인덕턴스, 고정 주파수 임피던스), 공진 모드에서 얻은 입력, 정확한 1수 효과(decap 하나를 더 놓을 때 목표 위반이 줄어드는 양)이다. 각 입력이 교사 해(4.1절)에 포함된 칸을 가려내는 정도를 AUC로 평가하였다. 단일 입력의 부호는 PCB형에서 정하여 인터포저형에 그대로 적용하였고, 입력 묶음은 로지스틱 회귀를 한 종류로 학습한 뒤 같은 종류와 다른 종류에서 평가하였다. 종류마다 20×20 판 10개를 사용하였다.

2.2. 결과

선행 연구의 입력은 모두 인터포저형에서 AUC가 0.5 이하로 떨어졌다(Fig. 2). 공진 입력 중에서도 공진 연결 상대값과 공진 감쇠력은 부호가 뒤집혔다. 반면 정확한 1수 효과, 공진 참여 정도, 칸-공진 연결 세기는 0.5보다 높게 유지되어 입력으로 남겼다.



[Fig. 2] 단일 입력의 좋은 위치 판별 AUC. 부호는 PCB형에서 정하고 인터포저형에 그대로 적용하였다. 점선은 무작위 수준(0.5)이다.

Table 3. 입력 묶음의 판별 AUC (로지스틱 회귀)

입력 묶음	PCB → PCB	PCB → 인터포저	인터포저 → PCB
관측 지점까지의 거리	0.74	0.46	0.23
루프 인덕턴스 + 고정 주파수 임피던스(8점)	0.88	0.45	0.59
정확한 1수 효과	0.73	0.98	0.74
공진 입력	0.86	0.59	0.32
공진 입력 + 1수 효과	0.87	0.64	0.31

공진 정보는 같은 종류 안에서는 1수 효과에 없는 판단을 더해 주었지만, 다른 종류에서는 오히려 변별력을 떨어뜨렸다. 판 종류를 넘어 일관되게 유지되는 것은 1수 효과뿐이었다. 따라서 1수 효과를 기본 점수로, 공진 정보를 보정으로 분리하여 입력하였다.

3. MoTT 구조

3.1. 토큰 구성

MoTT는 판을 세 종류의 토큰과 그 사이의 연결선으로 나타낸다(Table 4). 모드 토큰은 관측 지점 임피던스 곡선의 상위 8개 피크로, 각 피크를 공진 모드 하나로 근사한다. 좌표와 고정 주파수의 값은 쓰지 않는다. 주파수는 대역 중심 주파수에 대한 비율로, 임피던스는 목표 임피던스에

대한 비율로 넣어 판 종류에 따른 크기 차이를 줄였다.

P1 피크 보정. 초기 모델의 패키지형 실패는 절반 이상이 32개 계산 주파수 사이에 숨은 피크 때문이었다. 이에 주변 세 주파수의 값에 포물선을 맞춰(로그 눈금) 피크 높이를 추정하고, 보정량과 보정 후 위반 여부를 모드 토큰에 더하였다. 이하 MoTT는 모두 이 보정(P1)을 포함한다.

Table 4. MoTT의 입력


입력	개수	담는 정보	역할
모드 토큰	8	가장 높은 공진 피크의 주파수, 높이, 목표 위반 여부	보정
칸 토큰	칸마다 1	칸의 상태, 행동별 정확한 1수 효과	기본 점수
decap 토큰	3	종류별 자기 공진 주파수, ESL, ESR, 용량	보정
칸–모드 연결선	칸 × 모드	연결 세기, 공진에서의 칸 임피던스, decap을 놓은 뒤의 피크 높이	보정

3.2. 모델 구조

MoTT는 세 종류의 토큰을 각각 임베딩한 뒤, attention과 feed-forward 신경망으로 이루어진 트랜스포머[12] 블록 4개를 차례로 거치며 정보를 주고받게 한다.

한 블록은 세 단계로 이루어진다. 첫째, 모드 토큰이 self-attention으로 서로 정보를 나누고, 칸 토큰을 읽어 판 전체의 공진 상태를 요약한다. 둘째, 칸 토큰이 모드 토큰을 읽어 자신이 어느 공진에 영향을 주는지 반영한다. 셋째, decap 토큰이 모드 토큰을 읽어 어떤 종류가 현재의 공진에 맞는지 반영한다. 칸과 모드 토큰 사이의 attention 점수에는 연결선 값을 편향 B로 더하여, 강하게 연결된 칸과 모드가 정보를 더 많이 주고받도록 하였다.

$$\mathrm{Attention}(Q,K,V) = \mathrm{softmax}\left(\frac{QK^T}{\sqrt{d_k}} + B\right)V$$



[Fig. 3] MoTT 구조. 점선 안의 블록 4개를 쌓는다(L= 4). 칸과 모드 사이의 attention에는 연결선 값이 편향으로 더해진다(그림에는 생략). 분홍색은 P1 입력이다.

이 구조에서 칸끼리는 직접 attention을 하지 않고, 모드 토큰을 거쳐서만 정보를 주고받는다.

실제 판에서도 칸들은 공진 모드를 통해 서로 영향을 주기 때문이다. 그 결과 한 블록의 계산량이 $O(n^2)$에서 $O(nK)$로 줄어든다(n은 칸 수, K = 8은 모드 수).

3.3. 출력

마지막 블록의 출력으로 칸과 decap 종류의 쌍마다 놓기 점수를, 칸마다 제거 점수를, 판 전체에 종료 점수를 계산한다. 놓기와 제거 점수는 물리 기본 점수와 학습한 보정의 합이다.


$$s = w_1 \Delta U - w_2 m + f_\theta$$

여기서 ΔU는 행동으로 목표 위반이 줄어드는 양, m은 행동 후 가장 나쁜 주파수에서의 임피던스 수준, w_1과 w_2는 학습되는 가중치, f_θ는 트랜스포머가 계산한 보정이다. 앞의 두 항이 2절에서 정한 기본 판단 기준이다. 기본 점수가 있으므로 학습 전의 정책도 탐욕 탐색처럼 동작하며, 학습은 이를 고치는 역할을 한다.

4. 학습

4.1. 학습 과정

학습은 두 단계로 이루어진다(Fig. 4). 먼저 학습용 판마다 greedy+prune으로 해를 구하고, 국소 탐색으로 decap 수를 더 줄여 교사 해를 만들었다. 정책은 교사 해의 행동을 모방하도록 학습한 뒤 이어서 강화학습하였다.



[Fig. 4] MoTT 학습 과정. (a) 모방 학습, (b) 강화학습.

4.2. 강화학습

매 갱신마다 판 16개를 뽑고, 판마다 정책에서 배치 G = 8개를 샘플링한다. 각 배치의 보상은 1.4절의 식으로 계산하고, 같은 판에서 나온 보상의 평균과 표준편차로 정규화하여 이점으로 사용한다[9].

$$A_i = \frac{R_i - \overline{R}}{\sigma_R + \epsilon}$$

여기에 다음 세 가지를 함께 적용하였다.

① 정밀 검사: 판마다 가장 좋은 배치를 정밀 검사로 다시 판정한다. 통과하지 못하면 실패로 처리하고, 목표를 넘은 주파수를 계산에 쓰는 주파수에 추가한다.

② 최선 해 모방: 판마다 찾은 가장 좋은 해를 함께 모방하여, 강화학습 중에도 잊지 않게 한다.

③ 교사 해 교체: 정밀 검사를 통과한 배치가 교사 해보다 decap 수가 적으면 교사 해를 교체한다.

4.3. 학습 설정


학습 판은 종류마다 144개(8, 10, 12칸)이며 세 종류를 섞어 사용하였다(종류 제외 실험은 두 종류). 모델은 은닉 차원 128, 블록 4개, 헤드 8개이고, AdamW(learning rate 3×10^{-4}, weight decay 10^{-5}, gradient clipping 1.0)로 모방 학습 0.75시간과 강화학습 1.25시간 동안 학습하였

다. 100회 갱신마다 검증용 판(학습한 종류의 10칸 판, 종류마다 16문제)에서 평가하여 가장 좋은 모델을 저장하였다.

5. 검증 하네스

5.1. 필요성

정책은 32개 주파수만 계산하므로 그 사이에 숨은 피크를 놓쳐, 만족으로 판단한 배치가 정밀 검사에서 실패할 수 있다(Fig. 5(a), (b)). 이를 보완하기 위해 배치를 정밀 검사로 확인하고 실패한 주파수를 추가하여 다시 풀게 하는 절차(검증 하네스)를 두었다. MoTT에서는 추가된 주파수의 피크가 모드 토큰으로 들어가므로 정책이 실패 원인을 직접 입력받는다(Fig. 5(c)).



[Fig. 5] 검증 하네스. (a) 정책의 계산, (b) 정밀 검사에서 드러난 숨은 피크, (c) 실패 주파수 $\hat{f}$추가 후의 재배치(재풀이와 수리). 곡선은 예시이다.

5.2. 절차

정밀 검사에서 목표를 넘은 주파수를 실패 주파수 $\hat{f}$라 한다. 하네스는 $\hat{f}$을 이용해 두 단계로 배치를 고친다.

1. 재풀이: 정책이 배치를 완성하면 정밀 검사를 수행한다. 실패하면 $\hat{f}$을 계산에 쓰는 주파수에 추가하고 처음부터 다시 푼다. 최대 4회 반복한다.
2. 수리: 그래도 실패한 판은 $\hat{f}$을 추가한 뒤, 같은 정책이 자신의 마지막 배치에서 이어서 decap을 놓거나 제거한다. 최대 4회 반복하며, 이미 통과한 판은 바꾸지 않는다.

5.3. 적용 범위와 표기

공정한 비교를 위해 하네스는 모든 방법에 같은 규칙으로 적용하였다. 결과에서 정책은 재풀이까지, +하네스는 수리까지 적용한 결과이며, 본 연구의 최종 방법은 MoTT+하네스이다.

6. 평가 설계

6.1. 평가 문제와 범용화 평가

평가 판은 학습 판과 다른 난수로 생성하였으며, 종류마다 10칸과 16칸은 50문제, 20칸은 16문제이다. 범용화는 두 가지로 평가하였다. ① 처음 보는 종류: 한 종류를 학습에서 완전히 제외하고 나머지 두 종류로 학습한 뒤, 제외한 종류에서 평가한다. ② 처음 보는 크기: 8–12칸으로 학습한 모델을 16칸, 20칸에서 평가한다.

6.2. 비교 방법

학습 방법은 모두 같은 GPU 1장에서 총 2시간 학습하였다. B-는 선행 연구의 구조와 입력을 본 문제에 맞게 옮긴 재구현이며, 원 논문의 성능을 재현한 것이 아니다.

6.3. 지표와 통계

성공률, decap 수, 문제당 시간을 보고한다. decap 수는 두 방법이 모두 성공한 문제에서 비교한다. 학습 방법은 seed 3개로 학습하였고, 문제 단위로 짝 지은 bootstrap(2,000회)으로 95% 신뢰구간을 구하여[13] 0을 포함하지 않으면 차이가 있다고 보았다. 시간은 CPU 코어를 고정하

고 정밀 검사를 포함하여 측정하였으며, 문제 세트를 바꾸어 세 번 반복하였다. 판정 규칙은 결과를 보기 전에 기록하였으며, 처음 보는 패키지형의 하네스 결과는 결과를 본 뒤 추가하였다.

Table 5. 비교 방법

구분	방법	설정
탐색	greedy+prune	1수 효과가 가장 큰 행동을 반복한 뒤 가지치기
규칙	공진 규칙	최악 피크에 자기 공진 주파수가 맞는 decap을 연결이 가장 강한 칸에 배치
학습	좌표 입력 모델	MoTT와 같은 학습 절차, 입력만 좌표 기반
	B-Park[2]	좌표 입력 attention model 계열 정책, 모방 학습 후 강화학습
	B-DevFormer[3]	좌표 + 관측 지점 거리 임베딩, 순서 증강 모방 학습
	B-Manoharan[4]	루프 인덕턴스 순으로 정렬한 칸마다 decap 종류 선택, 강화학습

Ⅳ. 연구 결과

1. 처음 보는 종류

PCB형 제외: MoTT는 세 seed 모두 88% 이상으로 좌표 입력 모델(60-68%)보다 높았다(Table 6).

인터포저형 제외: MoTT는 세 seed 모두 98% 이상이었고, 좌표 입력 모델은 seed에 따라 40-98%였다.

패키지형 제외: 정책만으로는 MoTT가 더 낮았지만 하네스를 적용하면 가장 높았다. 정책만으로 실패한 44문제 중 43문제가 추가 decap 중앙값 0개(평균 −0.7개)로 해결되어, 실패의 원인이 decap 부족이 아니라 계산 주파수 사이의 피크였음을 시사한다.

Table 6. 처음 보는 종류에서의 성공률 (10칸, seed 3개 x 50문제)

제외한 종류	MoTT	좌표 입력	차이
PCB형	89%	64%	+25%p
인터포저형	99%	65%	+34%p
패키지형	71%	80%	-9%p
패키지형 (+하네스)	99%	92%	+7%p

Table 7. 패키지형을 제외하고 학습한 모델의 성능(10칸). decap 수는 MoTT와 함께 성공한 문제 기준.

방법	패키지형 (정책)	패키지형 (+하네스)	PCB형 (+하네스)	인터포저형 (+하네스)	MoTT 대비 decap 수
MoTT	71%	99%	99%	100%	-
좌표 입력	80%	92%	94%	100%	1.0배
B-Park	79%	91%	4%	100%	2.8배
B-DevFormer	20%	45%	79%	99%	4.5배
B-Manoharan	83%	89%	3%	100%	4.3배

하네스를 적용한 MoTT는 처음 보는 패키지형에서 가장 높았고(99%, Table 7), 세 종류 모두에서 99% 이상인 유일한 방법이었다. decap 수는 좌표 입력 모델과 같았으며, 선행 연구 재구현은 MoTT의 2.8-4.5배를 사용하였다.


2. 처음 보는 크기

학습하지 않은 16칸, 20칸 판에서의 결과는 Table 8과 같다.

Table 8. 처음 보는 크기에서의 MoTT 성공률 (세 종류 학습, seed 3개)

크기	종류	정책	+하네스
16칸	인터포저형	100%	100%
	PCB형	92%	99%
	패키지형	56%	94%
20칸	인터포저형	100%	100%
	PCB형	92%	100%
	패키지형	50%	96%

MoTT는 하네스를 적용하면 학습하지 않은 크기에서도 세 종류 모두 94% 이상을 유지하였다. 정책만으로 성공률이 가장 크게 떨어진 패키지형 16칸에서 다른 방법과 비교하였다(Fig. 6).



[Fig. 6] 패키지형 16칸에서의 성공률과 decap 수(+하네스, seed 3개 평균). B-Park은 16칸에서 평가하지 않았다.

MoTT는 학습 방법 중 성공률이 가장 높았고, 좌표 입력 모델보다 10%p 높았다(95% 신뢰구간 3–17%p). 좌표 입력 모델은 decap을 약 7% 적게 썼지만 성공률은 84%에 그쳤다. MoTT와 성공률이 비슷한 greedy+prune과 B-Manoharan은 decap을 각각 1.9배, 13배 사용하였다.

3. 입력과 구조의 효과

Table 9. 입력과 구조의 단계별 효과 (정책, seed 3개)


모델	입력	구조	성공률 PCB형 제외	성공률 인터포저형 제외	decap 수 인터포저형 10칸	decap 수 인터포저형 16칸
좌표 입력	좌표	기본	64%	65%	11.2	20.6
공진 입력	좌표+공진	기본	84%	89%	9.8	17.9
MoTT (P1 제외)	공진	MoTT	90%	89%	8.0	14.6
MoTT	공진 + P1	MoTT	89%	99%	8.0	13.9

입력과 구조의 효과는 달랐다. 공진 정보를 넣으면 처음 보는 종류의 성공률이 올랐고(PCB형 +20%p, 인터포저형 +24%p), 좌표를 빼고 구조를 MoTT로 바꾸면 인터포저형에서 decap 수가 약 18% 줄었다. P1 보정은 처음 보는 인터포저형 성공률을 89%에서 99%로 높였다.

4. 세 종류를 모두 학습한 경우


세 종류 모두에서 98% 이상을 푼 학습 방법은 MoTT뿐이었고, seed에 따른 차이도 가장 작았다(Fig. 7). 선행 연구 재구현은 seed에 따라 PCB형 성공률이 2%까지 떨어졌는데, 실패한 모델은

decap을 한 종류만 사용하여 넓은 주파수 대역의 피크를 낮추지 못하였다.



[Fig. 7] 세 종류를 모두 학습한 모델의 성공률(10칸, +하네스). 막대: seed 0-2 평균, 세로선: 보충 seed를 포함한 최소-최대.

5. decap 수와 속도



(a) decap 수 (인터포저형) (b) 문제당 시간 (16칸)

[Fig. 8] (a) 인터포저형의 decap 수, (b) 16칸의 문제당 시간(첫 번째 측정, 하네스 포함).

decap 수. 인터포저형에서 MoTT는 공진 규칙보다 decap을 약 30% 적게 사용하였고(Fig. 8(a)), 16칸, 20칸에서도 차이가 유지되었다. PCB형과 패키지형에서는 비슷하였다.

속도. 하네스를 포함한 전체 시간은 세 종류 모두에서 greedy+prune보다 짧았다(Fig. 8(b)). 문제 세트를 바꾸어 세 번 측정한 결과 인터포저형 3.9-4.4배, PCB형 1.4-1.7배, 패키지형 4.3-7.4배였다. PCB형에서는 공진 규칙이 MoTT보다 빨랐다.

Ⅴ. 고찰

(1) 범용화: 처음 보는 PCB형과 인터포저형은 정책만으로 풀었으나 패키지형과 더 큰 판은 수리가 필요하였다. 공진 정보를 넣으면 처음 보는 종류의 성공률이 20%p 이상 올라(Ⅳ-3), 입력의 의미가 종류를 넘어 유지되는지가 범용화에 중요함을 시사한다. 수리 성공률이 MoTT 98%, 좌표 입력 모델 약 60%인 것도 실패 주파수를 모드 토큰으로 받기 때문으로 보인다.

(2) decap 수: 재구현과 greedy+prune보다 적었고, 공진 규칙보다는 인터포저형에서만 적었다.

(3) 속도: greedy+prune보다는 빨랐으나 PCB형에서는 공진 규칙이 더 빨랐다. MoTT는 가장 빠른 방법이라기보다 탐색 수준의 성공률을 더 짧은 시간에 얻는 방법이다.

한계

1. 모든 판은 합성 판이며(최대 20×20 격자, decap 3종), 실제 보드의 측정 데이터로는 검증하지 않았다.

2. 검증 하네스는 정밀 검사를 반복하므로, 검사 비용이 큰 판에서는 속도 이점이 줄어들 수 있

다.

3. 탐색 공간이 커서 최적해를 구하기 어려우므로, decap 수가 최적해에 얼마나 가까운지는 확인하지 못하였다.

4. 입력 선택 분석에 PCB형과 인터포저형의 판을 사용하였으므로, 분석에 쓰지 않은 패키지형이 가장 엄격한 시험이다.

Ⅵ. 결론

본 연구는 공진 정보로 판을 나타내는 MoTT와 검증 하네스를 제안하고, 판의 종류를 하나씩 학습에서 제외하여 범용화를 평가하였다.

1. 범용화: 처음 보는 PCB형과 인터포저형에서 89%와 99%를 풀었고, 하네스를 적용하면 처음 보는 패키지형과 학습하지 않은 크기에서도 94% 이상을 유지하였다.
2. decap 수: 인터포저형에서 공진 규칙보다 약 30% 적게 사용하였고, PCB형과 패키지형에서는 비슷하였다.
3. 속도: greedy+prune보다 인터포저형에서 약 4배, 패키지형에서 4-7배, PCB형에서 약 1.5배 빨랐다.

한 종류를 제외하고 학습한 정책을 그 종류와 더 큰 판에 재학습 없이 적용할 수 있어 PDN 설계의 반복 시간을 줄일 수 있으며, 입력의 의미가 판의 종류를 넘어 유지되는지 학습 전에 검사하는 절차는 다른 물리 설계 최적화에도 쓸 수 있다. 향후에는 수리 없이도 처음 보는 패키지형을 푸는 정책과 실제 보드에서의 검증을 연구하고자 한다.

■ 참고문헌

[1] Jiang, L., et al. (2024). A novel physics-assisted genetic algorithm for decoupling capacitor optimization. IEEE Transactions on Microwave Theory and Techniques, 72(8), 4498-4507.

[2] Park, H., et al. (2022). Transformer network-based reinforcement learning method for power distribution network (PDN) optimization of high bandwidth memory (HBM). IEEE Transactions on Microwave Theory and Techniques, 70(11), 4772-4786.

[3] Kim, H., Kim, M., Berto, F., Kim, J., & Park, J. (2023). DevFormer: A symmetric transformer for context-aware device placement. Proceedings of the 40th International Conference on Machine Learning, PMLR 202, 16541-16566.

[4] Manoharan, H., Wang, H., & Hwang, C. (2026). Reinforcement learning for decoupling capacitor optimization in postlayout PDNs using transformer architecture. IEEE Transactions on Signal and Power Integrity, 5, 81-92.

[5] Smith, L. D., Anderson, R. E., Forehand, D. W., Pelc, T. J., & Roy, T. (1999). Power distribution system design methodology and capacitor selection for modern CMOS technology. IEEE Transactions on Advanced Packaging, 22(3), 284-291.

[6] Smith, L. D., & Bogatin, E. (2017). Principles of power integrity for PDN design—simplified: Robust and cost effective design for high speed digital products. Pearson Education.

[7] Park, J., & Sengupta, K. (2026). Neural modal decomposition: Architectural priors from observables. arXiv:2609.14402.

[8] Anderson, R. E., Smith, L. D., & Chun, S. (2004). Methodology for determining the placement of decoupling capacitors in a power distribution system. US Patent 6,789,241 B2.

[9] Shao, Z., et al. (2024). DeepSeekMath: Pushing the limits of mathematical reasoning in open language models. arXiv:2402.03300.

[10] Kwon, Y.-D., Choo, J., Kim, B., Yoon, I., Gwon, Y., & Min, S. (2020). POMO: Policy optimization with multiple optima for reinforcement learning. Advances in Neural Information Processing Systems, 33, 21188-21198.

[11] Zhang, L., Jiang, L., Juang, J., Yang, Z., Li, E.-P., & Hwang, C. (2023). Decoupling optimization for complex PDN structures using deep reinforcement learning. IEEE Transactions on Microwave Theory and Techniques, 71(9), 3773-3783.

[12] Vaswani, A., et al. (2017). Attention is all you need. Advances in Neural Information Processing Systems, 30.

[13] Agarwal, R., Schwarzer, M., Castro, P. S., Courville, A., & Bellemare, M. G. (2021). Deep reinforcement learning at the edge of the statistical precipice. Advances in Neural Information Processing Systems, 34, 29304-29320.