


Projeto de Formatura – Turmas 2011



PCS - Departamento de Engenharia de Computação e Sistemas Digitais

Engenharia Elétrica – Ênfase Computação

Tema:

h3dge: um gerador de imagens 3D em hardware

Objetivo


O projeto *h3dge* (acrônimo para *hardware 3D image generator*) consiste em uma **arquitetura em hardware para a geração de imagens 3D de alta qualidade**. Para a síntese das imagens é utilizada a técnica de *ray tracing*, bastante conhecida no campo da Computação Gráfica tanto pelos seus resultados visualmente impressionantes quanto pelo seu custo computacional elevado.

Motivação

- Investigação de arquiteturas para acelerar o algoritmo de *ray tracer* em *hardware*:
 - Paralelizadas (vários pixels calculados simultaneamente);
 - Altamente integradas (*Systems-on-Chip*).
- Aplicação de modernas metodologias de simulação e desenvolvimento de *hardware*.

Ray tracing e árvores k-d


- No *ray tracing*, a imagem 3D é gerada a partir do rastreamento dos raios incidentes, refletidos e refratados em uma cena.
⇒ Busca onerosa se for necessário percorrer toda a cena a cada iteração do algoritmo!
- Solução: utilizar uma estrutura de indexação espacial.
 - Por exemplo, uma árvore *k-d*: árvore binária na qual cada nó contém um ponto em dimensão *k*, subdividindo o espaço em dois.



Construção de uma árvore *k-d*. Adaptado de (FOLEY; SUGERMAN, 2005).

Metodologia

- Modelos clássicos de projeto levam a um particionamento prematuro entre *software* e *hardware*.
⇒ Aumento na complexidade do sistema devido a problemas de dimensionamento.
- Metodologia alternativa: particionamento *incremental* do sistema.




Integrantes: Jefferson Chaves Ferreira
João Paulo Condé Oliveira Prado

Professor Orientador: Profa Drª Cíntia Borges Margi
Co-orientador: Pedro Maat Costa Massolino


Arquitetura

- Processador embarcado: construção da árvore *k-d* e coordenação das operações de E/S;
- Coprocessadores: cálculo de interseções, raios refletidos e refratados, e percurso da árvore *k-d*;
- Controlador UART: comunicação com o PC — recebimento da descrição dos materiais da cena e dos triângulos do modelo;
- Controlador de vídeo: saída da imagem sintetizada.



Implementação

- Kit de desenvolvimento ML507, da Xilinx, Inc.
 - FPGA Virtex-5 XC5VFX70T, com processador embarcado PowerPC 440
 - 256 MB de memória RAM DDR2, 9 MB de SRAM
 - Porta serial RS232, saída de vídeo DVI
 - Interface JTAG, LEDs e botões para depuração




Tecnologias utilizadas:



Resultados

Imagens geradas a partir do algoritmo *h3dge*:

- Stanford bunny
- Poliedro



Referências

- HAVRAN, V. *Heuristic Ray Shooting Algorithms*. Tese (Doutorado) — Czech Technical University, 2000.
- FOLEY, T.; SUGERMAN, J. Kd-tree acceleration structures for a gpu raytracer. In: *Proceedings of the ACM SIGGRAPH/EUROGRAPHICS conference on Graphics hardware*. New York, NY, USA: ACM, 2005. (HWWS '05), p. 15–22.
- GROTKER, T. *System Design with SystemC*. Norwell, MA, USA: Kluwer Academic Publishers, 2002. ISBN 1402070721.
- Xilinx, Inc. *ML505/ML506/ML507 Evaluation Platform User Guide*. maio 2011. [Online; acessado em 15–11–2011]. Disponível em: <http://www.xilinx.com/support/documentation/boards_and_kits/ug347.pdf>.