

Universidade Federal de Santa Catarina

Centro Tecnológico

Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação



Sistemas Digitais

INE 5406

Aula 9-T

2. Máquinas Sequencias Síncronas. Estudo de Caso: Controlador de DMA (Acesso Direto à Memória).

Prof. José Luís Güntzel guntzel@inf.ufsc.br

www.inf.ufsc.br/~guntzel/ine5406/ine5406.html


Árbitro de Barramento

Especificação

Este sistema digital recebe 3 sinais de requisição para uso do barramento (r1, r2, r3) provenientes de três dispositivos de entrada/saída (disp1, disp2, disp3, respectivamente), sendo que disp1 possui a maior prioridade no uso do barramento (e disp3 possui a menor prioridade). Somente um dispositivo por vez pode receber a concessão do barramento. Para sinalizar qual dispositivo pode usar o barramento, o árbitro faz o respectivo sinal de concessão valer "1" (por exemplo, c1=1 sinaliza que disp1 pode usar o barramento). Uma vez que um dispositivo recebe a concessão para usar o barramento, ele permanece com esta concessão durante todo o tempo que ele necessitar usar o barramento. Para tanto, o dispositivo mantém seu sinal de requisição no valor "1". O estado "BD" significa barramento disponível. D1 significa barramento concedido ao dispositivo 1 (e assim por diante).


Àrbitro de Barramento

Diagrama de Blocos do Sistema (contextualização)



Àrbitro de Barramento

- Desenhar o Diagrama de Estados (usando modelo de Moore)
- Montar a tabela de saídas





Àrbitro de Barramento

• Desenhar o Diagrama de Estados (usando modelo de Moore)

Montar a tabela de saídas

saídas






INE/CTC/UFSC Sistemas Digitais - semestre 2010/2 Slide 9T.5

Prof. José Luís Güntzel

Controlador de DMA (DMAC)

O controlador de DMA no sistema



Sinais:

BR= Bus Request (requisição de barramento)

BG= Bus Grant (concessão de barramento)

RD= Read

WR= Write


DS= DMA select (seleciona DMA)

RS= register select (seleciona registrador)


OBS: o DMAC tem seu próprio endereço no sistema.

Controlador de DMA (DMAC)

Estrutura Interna (exemplo)



Controlador de DMA (DMAC)




- O DMAC possui três registradores internos. Cada um tem um endereço específico no sistema (todos os três sob o mesmo endereço do DMAC...)
- A programação de cada registrador exige no mínimo um ciclo de relógio. Assumir que o DMAC e a CPU trabalham sincronizados pelo mesmo sinal de relógio.
- O s tempos de escrita e de leitura da memória ficarão transparentes ao DMAC, pois ele ficará esperando que o dispositivo de E/S sinalize a conclusão da transferência de uma palavra.

Controlador de DMA (DMAC)

- Suponha um sistema computacional com 8 bits para endereço. Logo, o espaço de endereçamento será [00000000, 111111111], ou [00, FF] em hexa (ou [0, 255] em decimal).
- Suponha que o endereço do DMAC no sistema seja 1111 11XX
- Então, os endereços dos registradores serão:
 - 1111 1100
 - 1111 11**01**
 - 1111 1110
 - 1111 11**11**
- Como este DMAC tem apenas 3 registradores, apenas 3 endereços serão utilizados.


Controlador de DMA (DMAC)

• Projetar um circuito digital capaz de identificar a faixa de endereços 1111 11XX. Este circuito é usado pelo "decodificador de endereços"




Controlador de DMA (DMAC)


Mas para que serve o "decodificador de endereços"?



Controlador de DMA (DMAC)



Controlador de DMA (DMAC)




Versão 1 (1 canal e 1 modo de transf.) Assumiremos que:

- Existem somente um dispositivo de E/S
- Há apenas um modo de transferência: bloco
- As palavras transferidas não passam por dentro do DMAC (vão do disp. E/S para a memória ou vice-versa, via barramento)
- Tanto o barramento de dados quanto o de endereços têm largura de 8 bits.


Controlador de DMA

Operação



Controlador de DMA


Operação



O DMAC solicita o barramento à CPU (fazendo BR=1)

Controlador de DMA


Operação



Inicia-se a fase de programação do **DMAC** (a CPU programa o DMAC): A CPU seleciona o DMAC, colocando no barramento de endereços o endereço de um dos registradores do DMAC. Ao mesmo tempo, a CPU coloca no barramento de dados o valor a ser programado no registrador (do DMAC) selecionado.

Controlador de DMA

Operação




Continuação da fase de programação do DMAC:

A CPU coloca no barramento de enderecos o endereco de outro registrador do DMAC. Ao mesmo tempo, a CPU coloca no barramento de dados o valor a ser programado no registrador selecionado. (Este passo será repetido para programar cada um dos registradores internos ao DMAC. Ver comentário mais adiante.)

Controlador de DMA


Operação



Conclusão da fase de programação do DMAC:
A CPU avisa o DMAC que a programação está pronta, concedendo o barramento (BG=1)

Controlador de DMA


Operação



O DMAC coloca no barramento de endereços o valor do registrador de endereços, faz R=1 ou W=1 (conforme for o caso) e levanta o sinal "confirmação DMA" para avisar o dispositivo de E/S que a transferência de uma palavra já pode ocorrer

Controlador de DMA


Operação



Quando o dispositivo de E/S recebe a confirmação. ele baixa o sinal de requisição de DMA e inicia a transferência direta com a memória. Se for uma leitura da memória, o dispositivo de E/S irá esperar que a leitura da memória ocorra para então, ler o dado do barramento. Se for escrita da memória, o dispositivo de E/S irá colocar o dado no barramento e esperar que a memória leia-o.

Controlador de DMA


Operação



Quando a transferência de uma palavra entre dispositivo de E/S e memória for concluída, o dispositivo de E/S avisa ao DMAC levantando o sinal "requisição DMA". Neste momento o **DMAC** incrementa o registrador de endereço e decrementa o registrador de palavras. O DMAC também verifica se o registrador de palavras atingiu o valor zero. Caso positivo, a transferência termina. Caso negativo, o DMAC levanta o sinal "confirmação DMA" para que seja transferida uma nova palavra.

Controlador de DMA


Operação



Quando o DMAC verifica que o contador de palavras atingiu o valor zero, ele interrompe a CPU fazendo o sinal "interrupação" valer "1".

Controlador de DMA


Operação




A CPU baixa o valor de BG. Fim da transferência DMA de um bloco.


Controlador de DMA (DMAC)


• Desenhar o diagrama de estados para este DMAC (assumindo o modelo de Moore)




Controlador de DMA (DMAC)











Controlador de DMA

Operação







Inicia-se a fase de programação do DMAC (a CPU programa o DMAC): A CPU seleciona o DMAC, colocando no barramento de endereços o endereço de um dos registradores do DMAC. Ao mesmo tempo, a CPU coloca no barramento de dados o valor a ser programado no registrador (do DMAC) selecionado.

Controlador de DMA

Operação






Continuação da fase de programação do DMAC:


A CPU coloca no barramento de endereços o endereço de outro registrador do DMAC. Ao mesmo tempo, a CPU coloca no barramento de dados o valor a ser programado no registrador selecionado. (Este passo será repetido para programar cada um dos registradores internos ao DMAC. Ver comentário mais adiante.)

Controlador de DMA **Operação** BG=1 zero=1 interrupção BG Memória **CPU** reqDMA=0 BR WR end dado RD WR end dado BG=1 controle de leitura BR=1 controle de escrita barramento de ends Conclusão da fase de barramento de dados programação do Decod. de endereços **DMAC:** A CPU avisa o DMAC que a RD WR end dado **▶** DS programação está pronta, requisição DMA concedendo o barramento **Dispositivo** Controlador (BG=1) de E/S BR **DMA** confirmação DMA BG interrupção

Controlador de DMA

Operação







O DMAC coloca no barramento de endereços o valor do registrador de endereços, faz R=1 ou W=1 (conforme for o caso) e levanta o sinal "confirmação DMA" para avisar o dispositivo de E/S que a transferência de uma palavra já pode ocorrer

Controlador de DMA

Operação







Quando o dispositivo de E/S recebe a confirmação, ele baixa o sinal de requisição de DMA e inicia a transferência direta com a memória. Se for uma leitura da memória, o dispositivo de E/S irá esperar que a leitura da memória ocorra para então, ler o dado do barramento. Se for escrita da memória, o dispositivo de E/S irá colocar o dado no barramento e esperar que a memória leia-o.

Controlador de DMA


Operação






Quando a transferência de uma palavra entre dispositivo de E/S e memória for concluída, o dispositivo de E/S avisa ao DMAC levantando o sinal "requisição DMA".

Neste momento o DMAC incrementa o registrador de endereço e decrementa o registrador de palavras. O DMAC também verifica se o registrador de palavras atingiu o valor zero. Caso positivo, a transferência termina. Caso negativo, o DMAC levanta o sinal "confirmação DMA" para que seja transferida uma nova palavra.



Controlador de DMA


Operação



A CPU baixa o valor de BG.

Fim da transferência DMA de um bloco.

DMAC, versão 2



Versão 2 (2 canais e 2 modo de transf.) Assumiremos que:

- Existem **dois** dispositivos de E/S
- Há dois modos de transferência: bloco e palavra
- As palavras transferidas não passam por dentro do DMAC (vão do disp. E/S para a memória ou vice-versa, via barramento)
- Tanto o barramento de dados quanto o de endereços têm largura de 8 bits.

Prof. José Luís Güntzel

DMAC, versão 2

- Para especificar o modo de transferência (bloco ou palavra), há um quarto registrador (denominado de "modo")
 - Supor que no modo "palavra", após uma palavra ser transferida, o DMAC verifica se BG ainda vale "1". Caso positivo, a transferência prossegue. Caso negativo, o DMAC pára de transferir e a CPU retoma o barramento. Neste caso, o DMAC fica aguardando que BG volte a ser "1" para então, prosseguir a transferência extamente do ponto em que parou.
- Para cada um dos dois dispositivos, há um par de fios (reqDMA, confDMA). Chamá-los de reqDMA0, confDMA0, reqDMA1 e confDMA1.
 - No caso de ambos dispositivos (disp0 e disp1) solicitarem uma transferência DMA, considerar que disp0 tem prioridade.

INE/CTC/UFSC

DMAC, versão 2

- Desenhar o diagrama de blocos da estrutura interna da versão 2 do DMAC.
- Desenhar o diagrama de estados para este DMAC (assumindo o modelo de Moore).

Referências Bibliográficas

MANO, Morris. Logic and Computer Design Fundamentals. Ed. Pretince-Hall. 1997. p. .550-561.

STALLINGS, William. Arquitetura e Organização de Computadores. 5ª edição. São Paulo: Prentice-Hall, 2002.

http://cires.colorado.edu/jimenez-group/QAMSResources/Docs/DMAFundamentals.pdf