

#### Universidade Federal de Santa Catarina

#### Centro Tecnológico

Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação



# Sistemas Digitais

**INE 5406** 

#### Aula 16-T


4. Projeto de Sistemas Digitais no Nível RT. Análise de *Timing* de um SD, Barramentos x Multiplexadores, Registradores x Banco de Registradores.

Prof. José Luís Güntzel guntzel@inf.ufsc.br

www.inf.ufsc.br/~guntzel/ine5406/ine5406.html


### Análise de *Timing*


Objetivo: encontrar o caminho mais longo entre dois registradores quaisquer (considerando BC & BO)




### Análise de Timing

Objetivo: encontrar o caminho mais longo entre dois








#### **BO com Multiplexadores**


4 sinais para controlar o acesso à UF



### Barramentos x Multiplexadores

#### Porém:


- Se qualquer registrador pode ser fonte ou destino de dados para ambas as entradas da UF
- E se somente dois registradores servem de operandos para a UF (a cada ciclo de relógio)



#### **Barramentos x Multiplexadores**

- Então, é melhor usar barramentos (um por entrada da UF)!
- Usar chaves tri-state, pois somente um registrador pode escrever no barramento, por vez (i.e., por ciclo de relógio)


8 sinais para controlar o acesso à UF!



#### **Barramentos x Multiplexadores**

- Porém, somente um registrador pode escrever no barramento, por vez (i.e., por ciclo de relógio)
- Logo, usar tri-state

8 sinais de controle





### Registradores x Banco de Registradores

- Se houver uma quantidade grande de registradores (>= 4)
- Se somente um registrador está conectado a cada entrada da UF, por vez (i.e., por ciclo de relógio)
- Então, é possível reduzir custo da rede de interconexão agrupando os registradores em um "banco de registradores"

### Registradores x Banco de Registradores

#### Exemplo 1:






- 4 registradores
- 2 "portas" de leitura e 1 "porta" de escrita
- 2 bits de endereço/ por "porta"

### Registradores x Banco de Registradores


Exemplo 2: Banco de registradores de um microprocessador



- 2 "portas" de leitura e 1 "porta" de escrita (há um sinal p/ habilitar escrita)
- Quantos registradores há neste banco de registradores?
- Qual o comprimento (ou tamanho) dos dados?

### Registradores x Banco de Registradores

Exemplo 2: Banco de registradores de um microprocessador



### Exemplos de Instruções (o Processador MIPS)

#### Instrução tipo R:


```
add $s1,$s2, $s3
($s1 \leftarrow $s2 + $s3)
```


#### Instrução store word:


```
sw $s1, constante($s2) (Mem[$s2 + constante] \leftarrow $s1)
```

#### Instrução load word:


```
lw $s1, constante($s2)
($s1 ← Mem[$s2 + constante] )
```







#### O Processador MIPS: BO + BC



Sistemas Digitais - semestre 2010/2

### Execução de uma Instrução Tipo R


Seja uma instrução tipo R, como por exemplo add \$t1, \$t2, \$t3:

Podemos imaginar que esta instrução é executada em 4 etapas:


- 1. Busca da instrução (na memória de instruções) e incremento do PC
- 2. Leitura de dois registradores (no caso, \$t2 e \$t3, ou Rs e Rt) e geração dos sinais de controle para o resto do bloco operativo (decodificação da instrução)
- 3. Operação na ULA
- 4. Escrita (do resultado da operação realizada na ULA) no registrador destino (\$t1 ou Rd)

Como estes passos ocorrem dentro do mesmo ciclo de relógio (regime monociclo), a ordem real irá depender do atraso de cada componente.


#### Instrução Tipo R: busca da instrução e cálculo de PC+4




Instrução Tipo R: leit. de Rs e Rt e geração sinais de controle



#### Instrução Tipo R: operação na ULA (depende de "funct")



#### Instrução Tipo R: escrita no registrador-destino



#### Instrução Tipo R: escrita no registrador-destino

