

Universidade Federal de Santa Catarina

Centro Tecnológico

Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação



Sistemas Digitais

INE 5406

Aula 11-P

Descrição em VHDL, síntese e simulação de máquinas de estados finitos (FSMs).

Prof. José Luís Güntzel guntzel@inf.ufsc.br

Est. Vinícius Livramento vini@inf.ufsc.br

www.inf.ufsc.br/~guntzel/ine5406/ine5406.html


Máquinas de Estados

- VHDL não define padrão para a descrição de máquinas de estados finitos
- Existe mais de uma maneira de se descrever uma dada FSM

Máquinas de Estados

Considere a FSM com o seguinte diagrama de estados

• Esta FSM segue o modelo de Moore



Máquinas de Estados

LIBRARY ieee:

```
2 USE ieee.std logic 1164.all;
   ENTITY contabits 1 IS
         PORT (Clock, Reset, w
                                     : IN STD LOGIC;
                                         : OUT
         STD LOGIC):
5 END contabits1;
  ARCHITECTURE Behavior OF contabits 1 IS
8
         TYPE Tipo estado IS (A, B, C);
        SIGNAL y: Tipo estado;
10 BEGIN
         PROCESS (Reset, Clock)
11
12
         BEGIN
13
             IF Reset = '1' THEN
14
                  v \leq A:
             ELSIF (Clock'EVENT AND Clock = '1') THEN
15
16
                  CASE y IS
17
                       WHEN A =>
18
                           IF w = '0' THEN
19
                                y \leq A;
20
                           ELSE
21
                                v \le B;
<sup>2</sup>INE/CTC/UFSC
                           END IF;
                                                 Slide 11P.4
```

Sistemas Digitais - semestre 2010/2

FSM descrita segundo o Modelo de Moore, Versão 1 (somente 1 processo)

"TYPE" permite criar um tipo de sinal definido pelo usuário.

Neste caso, se está definindo um dado chamado State_type que pode assumir um entre 3 valores simbólicos: A, B, C

Algumas ferramentas de EDA (p.ex., o Quartus II) assumem que o primeiro estado da lista corresponde ao estado de "reset"


O sinal y representa as saídas dos flip -flops que armazenam os estados desta FSM

Prof. José Luís Güntzel Estagiário Vinícius Livramento

Máquinas de Estados

```
15
             ELSIF (Clock'EVENT AND Clock = '1') THEN
16
                  CASE y IS
17
                       WHEN A =>
18
                            IF w = '0' THEN
19
                                y \leq A;
20
                           ELSE
21
                                v \leq B:
22
                           END IF:
23
                       WHEN B =>
24
                           IF w = '0' THEN
25
                                y \le A;
26
                           ELSE
27
                                v \leq C:
28
                           END IF:
29
                       WHEN C \Rightarrow
30
                           IF w = '0' THEN
31
                                y \leq A;
32
                           ELSE
33
                                y \leq C;
34
                           END IF;
35
                  END CASE:
36
             END IF:
37
         END PROCESS:
38
         z \le '1' WHEN y = C ELSE '0';
39 END Behavior:
```

FSM descrita segundo o Modelo de Moore, Versão 1 (continuação)



INE/CTC/UFSC

Slide 11P.5

Prof. José Luís Güntzel Estagiário Vinícius Livramento

Máquinas de Estados

```
ELSIF (Clock'EVENT AND Clock = '1') THEN
15
                                                               FSM descrita segundo o Modelo
16
                 CASE y IS
                                                                de Moore, Versão 1
17
                      WHEN A =>
18
                          IF w = '0' THEN
                                                                (continuação)
19
                              y \le A;
20
                          ELSE
21
                              v \leq B:
22
                          END IF:
23
                      WHEN B =>
24
                          IF w = '0' THEN
25
                              y \le A;
26
                          ELSE
                                                                    lógica de
                                                                                                lógica
27
                              v \leq C:
                                                                    próximo
                                                                                                              \mathbf{Z}
                                                                                                  de
                                                                     estado
28
                          END IF:
                                                                                                 saída
29
                      WHEN C \Rightarrow
30
                          IF w = '0' THEN
31
                              y \leq A;
32
                          ELSE
33
                               y \leq C;
                                                          ck
34
                          END IF;
                                                        Reset
35
                 END CASE;
36
            END IF:
37
        END PROCESS:
        z \le '1' WHEN y = C ELSE '0';
39 END Behavior:
```

INE/CTC/UFSC

Sistemas Digitais - semestre 2010/2

Slide 11P.6

Prof. José Luís Güntzel Estagiário Vinícius Livramento

Máquinas de Estados FSM descrita segundo o Modelo ARCHITECTURE Behavior OF contabital IS de Moore, Verção 2 (2 processos

```
de Moore, Versão 2 (2 processos)
ARCHITECTURE Behavior OF contabits 1 IS
    TYPE Tipo estado IS (A, B, C);
    SIGNAL y atual, y prox : Tipo estado;
BEGIN
                                                   Em termos da notação que usamos:
    PROCESS (w, y atual)
                                                   y atual \rightarrow y (estado atual)
    BEGIN
         CASE y atual IS
                                                   y prox \rightarrow Y (próximo estado)
             WHEN A =>
                   IF w = '0' THEN
                        y prox \leq A:
                   ELSE
                        y prox \leq B;
                                                                                  y_atual
                                                                      y_prox
                   END IF:
              WHEN B =>
                   IF w = '0' THEN
                        y prox \leq A;
                                                             lógica de
                                                                                         lógica
                   ELSE
                                                             próximo
                                                                                           de
                                                              estado
                        y prox \leq C;
                                                                                          saída
                   END IF:
             WHEN C \Rightarrow
                   IF w = '0' THEN
                        y prox \leq A;
                   ELSE
                        y prox \leq C;
                                                   ck
                                                Reset
              END IF;
         END CASE;
                                                                           Prof. José Luís Güntzel
    END PROCESS;
                                        Slide 11P.7
                                                                    Estagiário Vinícius Livramento
```

Máquinas de Estados

INE/CTC/UFSC

Sistemas Digitais - semestre 2010/2

FSM descrita segundo o Modelo de Moore, Versão 2 (2 processos) PROCESS (Clock, Reset) **BEGIN** IF Reset = '1' THEN y atual \leq A; ELSIF (Clock'EVENT AND Clock = '1') THEN y atual <= y prox; END IF: END PROCESS; $z \le '1'$ WHEN y atual = C ELSE '0'; END Behavior; lógica de lógica próximo ➤ Z de estado saída ck Reset

Slide 11P.8

Prof. José Luís Güntzel

Estagiário Vinícius Livramento

Máquinas de Estados

Codificação Manual de Estados

```
ARCHITECTURE Behavior OF contabits1 IS

TYPE Tipo_estado IS (A, B, C);


ATTRIBUTE ENUM_ENCODING: STRING;


ATTRIBUTE ENUM_ENCODING OF Tipo_estado: TYPE IS "00 01 10";

SIGNAL y_atual, y_prox: Tipo_estado;
```

Máquinas de Estados

• Considere a FSM descrita pelo diagrama de estados que segue, a qual segue o modelo de Mealy






Máquinas de Estados

```
LIBRARY ieee:
                                                               FSM descrita segundo o
USE ieee.std logic 1164.all;
ENTITY contabits 2 IS
                                                                Modelo de Mealy
   PORT (Clock, Reset, w: IN STD LOGIC:
                            : OUT
                                       STD LOGIC);
                                                                (2 processos)
END contabits2;
ARCHITECTURE Behavior OF contabits 2 IS
    TYPE Tipo estado IS (A, B);
                                                                   reset w = 1 / z = 0
    SIGNAL y : Tipo estado;
                                                     w = 0 / z = 0
                                                                                             w = 1 / z = 1
BEGIN
    PROCESS (Reset, Clock)
    BEGIN
                                                                         w = 0 / z = 0
       IF Reset = '1' THEN
              v \leq A:
       ELSIF (Clock'EVENT AND Clock = '1') THEN
               CASE y IS
                 WHEN A =>
                                                                         Y0
                                                               lógica de
                                                                                           lógica
                      IF w = '0' THEN v \le A:
                                                                                                       → Z
                                                               próximo
                                                                                             de
                      ELSE y \le B;
                                                                estado
                                                                                           saída
                      END IF;
                  WHEN B =>
                      IF w = '0' THEN y \le A;
                      ELSE y \le B;
                                                   Reset
                      END IF;
               END CASE:
       END IF;
                                                                             Prof. José Luís Güntzel
                                          Slide 11P.11
    END PROCESS;
                                                                      Estagiário Vinícius Livramento
```

Máquinas de Estados

FSM descrita segundo o Modelo de Mealy (2 processos) Continuação



Reset

w = 0 / z = 0

Máquinas de Estados

Outro Exemplo de FSM de Mealy

Máquinas de Estados (continuação)

Outro Exemplo de FSM de Mealy

```
ELSIF (clk'EVENT AND clk = '1') THEN

CASE estado IS

WHEN "00" => estado <= "01"; S1 <= '0'; S2 <= '1'; S3 <= '1'; WHEN "01" => IF flag1 = '1' THEN estado <= "10"; ELSE estado <= "11"; END IF; S1 <= '1'; S2 <= '1'; S3 <= '0'; WHEN "10" => estado <= "11"; S1 <= '1'; S2 <= '1'; S2 <= '1'; S3 <= '1'; WHEN "11" => estado <= "00"; S1 <= '1'; S2 <= '0'; S3 <= '1'; WHEN OTHERS => estado <= "00"; END CASE; END IF;

END PROCESS;

END comportamento;
```

Experimento


Especificação do árbitro de barramento (FSM de Moore)

Este árbitro recebe requisições para uso do barramento (r1, r2, r3) provenientes de três dispositivos de entrada/saída (disp1, disp2, disp3, respectivamente), sendo que disp1 possui a maior prioridade no uso do barramento (e disp3 possui a menor prioridade). Somente um dispositivo por vez pode receber a concessão do barramento. Para sinalizar qual dispositivo pode usar o barramento, o árbitro faz o respectivo sinal de concessão valer "1" (por exemplo, c1=1 sinaliza que disp1 pode usar o barramento). Uma vez que um dispositivo recebe a concessão para usar o barramento, ele permanece com esta concessão durante todo o tempo que ele necessitar usar o barramento. Para tanto, o dispositivo mantém seu sinal de requisição no valor "1". O estado "BD" significa barramento disponível. D1 significa barramento concedido ao dispositivo 1 (e assim por diante).

Experimento

Especificação do árbitro de barramento

Diagrama de Blocos do Sistema (contextualização)




Experimento

Especificação do árbitro de barramento Tabela de Saídas e Diagrama de Estados (FSM de Moore)

saídas

estado	c1	c2	c 3
BD	0	0	0
D1	1	0	0
D2	0	1	0
D3	0	0	1



000

BD

Reset

Experimento

- 1. Na pasta Meus_documentos, criar uma pasta com o seu nome (p. ex., "Paulo"). Na pasta "Paulo", criar uma pasta com nome de "arbitro".
- 2. Acessar o sítio "www.inf.ufsc.br/~guntzel/ine5406/aula11P" e baixar para a pasta o arquivo "arbitro.vhd"
- 3. Abrir o Quartus II e criar um projeto na pasta "arbitro", selecionando "arbitro.vhd" como toplevel. Escolher o dispositivo FPGA EP2C35F672C6 e selecionar o ModelSim-Altera como EDA Simulation Tool.
- 4. Completar o arquivo "arbitro.vhd". Observe que esta versão utiliza um tipo especial, definido pelo usuário ("State_type") para as variáveis de estado.
- 5. Compilar o projeto criado.

Experimento

- 6. A partir do Quartus II, chame o ModelSim-Altera e inicie uma simulação com atrasos ("Gate-level Simulation").
- 7. Crie um arquivo de estímulos, nomeando-o "estimulos.do". Preparar os estímulos de modo a simular a seguinte situação:
- O sinal de relógio deve ter período de 20ns, sendo que a primeira borda de subida ocorre em 10ns.
- O sinal Reset deve valer "1" entre 0ns e 20ns.
- Após os 20ns iniciais, cada dispositivo usa o barramento durante 2 ciclos de relógio seguidos (i.e., 2 bordas de subida seguidas), na seguinte ordem: dips1, disp2, disp3.
- A simulação termina quando o disp3 tiver liberado o barramento, e consequentemente, a máquina de estados tiver retornado ao estado BD.

Experimento para Casa

Refaça o experimento anterior adotando a seguinte codificação de estados: BD=00, D1=01, D2=10, D3=11 (conforme slide 11P.9)