

Universidade Federal de Santa Catarina

Centro Tecnológico

Departamento de Informática e Estatística Curso de Graduação em Ciências da Computação



Sistemas Digitais

INE 5406

Aula 10-P

Descrição em VHDL, síntese e simulação de registradores de deslocamento e contadores. Experimento com a placa DE2 da Altera.

Prof. José Luís Güntzel guntzel@inf.ufsc.br


Est. Vinícius Livramento vini@inf.ufsc.br

www.inf.ufsc.br/~guntzel/ine5406/ine5406.html

Registrador-Deslocador

• Suponha que se deseje descrever em VHDL um registrador capaz de realizar as operações de carga paralela e deslocamento (de 1 bit) para a direita, conforme descrito na tabela de operações abaixo.


sel	Operação	Comentário
0	Q ← Q>>1	desl. p/ direita
1	Q ← R	Carrega R



Observação: a cada borda de relógio ativa, este registrador realiza uma das duas operações descritas (carga de um valor novo a partir da entrada R ou deslocamento de 1 bit para a direita de seu conteúdo). Portanto, não está prevista a operação "mantém conteúdo".

Registrador-Deslocador


• O registrador-deslocamento tem a seguinte estrutura.



- Uma alternativa para se descrever o registrador-deslocador especificado na transparência anterior é utilizar hierarquia.
- Neste caso, o elemento básico desta estrutura pode ser o seguinte circuito. Chamemo-lo de **muxffd.**

Registrador-Deslocador

• Este circuito, por sua vez, poderia ser descrito de **modo hierárquico** (1 mux 2:1 + 1 flip-flop D) ou como **um único** arquivo VHDL (descrição comportamental).



- A segunda descrição é preferível, por ser mais fácil de compreender, ser derivável da descrição convencional de flip-flops e de envolver menos código.


 Projeto shiftreg
- Hierarquia de arquivos VHDL:

shiftreg

muxffd

Registrador-Deslocador (componente básico)

```
LIBRARY ieee;
USE ieee.std_logic_1164.all;
ENTITY muxffd IS
PORT (D0, D1, sel, clk: IN STD LOGIC;
                  OUT STD LOGIC);
       0:
END muxffd;
ARCHITECTURE comportamento OF muxffd IS
BEGIN
 PROCESS (clk)
 BEGIN
     IF clk'EVENT AND clk = '1' THEN
       IF sel = '0' THEN
          O \leq D0:
       ELSE
          O \Leftarrow D1:
       END IF:
  END PROCESS:
END comportamento;
```



Registrador-Deslocador (de 4 bits, hierárquico)

```
LIBRARY ieee;
USE ieee.std logic 1164.all;
                                                   03
                                                                  02
                                                                                 01
                                                                                                00
ENTITY shiftreg IS
  PORT (R
                         : IN STD LOGIC VECTOR(3 DOWNTO 0);
          carga, serial, clk : IN STD_LOGIC;
                                                                                Por que
                         : BUFFER STD LOGIC VECTOR(3 DOWNTO 0) );
END shiftreg;
ARCHITECTURE estrutura OF shiftreg IS
   COMPONENT muxffd
       PORT (D0, D1, sel, clk : IN STD LOGIC;
                             : OUT STD_LOGIC );
    END COMPONENT;
BEGIN
   estagio3: muxffd PORT MAP (serial, R(3), carga, clk, Q(3));
   estagio2: muxffd PORT MAP (Q(3), R(2), carga, clk, Q(2));
   estagio1: muxffd PORT MAP ( Q(2), R(1), carga, clk, Q(1));
   estagio0: muxffd PORT MAP (Q(1), R(0), carga, clk, Q(0));
END estrutura;
                                                                                       intzel
```

Sistemas Digitais - semestre 2010/2

Estagiário Vinícius Livramento

Modos Possíveis para os Sinais que são Portas de Entidade

Modo	Uso	
IN	Para sinal que é entrada de entidade	
OUT	Para sinal que é saída de entidade. O valor do sinal não pode ser usado dentro da entidade (i.e., o sinal só pode aparecer à esquerda de uma atribuição)	
INOUT	Para sinal que é tanto entrada quanto saída de entidade	
BUFFER	Para sinal que é saída de entidade. O valor do sinal pode ser usado dentro da entidade (i.e., o sinal pode aparecer tanto à esquerda quanto à direita de uma atribuição)	

Registrador-Deslocador (descr. comportamental)

```
LIBRARY ieee:
USE ieee.std logic 1164.all;
ENTITY shiftreg2 IS
  PORT (R
                         : IN STD_LOGIC_VECTOR(3 DOWNTO 0);
         carga, serial, clk : IN STD LOGIC;
                         : BUFFER STD LOGIC VECTOR(3 DOWNTO 0));
         0
END shiftreg2;
ARCHITECTURE comportamento OF shiftreg2 IS
BEGIN
  PROCESS (clk)
  BEGIN
     IF clk'EVENT AND clk = '1' THEN
       IF sel = '1' THEN
          Q \ll R;
       ELSE
          Q(0) <= Q(1);
          O(1) \iff O(2);
          Q(2) \iff Q(3);
          O(3) \ll serial:
       END IF:
     END PROCESS:
                                     Slide 10P.8
END comportamento;
```

sel	Operação	Comentário
0	Q ← Q>>1	desl. p/ direita
1	Q ← R	Carrega R

Prof. José Luís Güntzel **Estagiário Vinícius Livramento**

Registrador-Deslocador (n bits, descr. comportamental)

```
ENTITY shiftreg3 IS
   GENERIC (N:INTEGER:=8);
  PORT (R
                     : IN STD LOGIC VECTOR(N-1 DOWNTO 0);
        sel, serial, clk : IN STD LOGIC;
                     : BUFFER STD LOGIC VECTOR(N-1 DOWNTO 0) );
END shiftreg3;
ARCHITECTURE comportamento OF shiftreg3 IS
BEGIN
 PROCESS (clk)
 BEGIN
     IF clk'EVENT AND clk = '1' THEN
       IF sel = '1' THEN
         Q \ll R;
       ELSE
         Genbits: FOR i IN 0 TO N-2 LOOP
             Q(i) \iff Q(i+1);
         END LOOP;
         O(N-1) \ll serial;
       END IF:
    END IF;
  END PROCESS;
END comportamento;
                                    Slide 10P.9
```

sel	Operação	Comentário
0	Q ← Q>>1	desl. p/ direita
1	Q ← R	Carrega R

Prof. José Luís Güntzel **Estagiário Vinícius Livramento**

FOR LOOP x FOR GENERATE


FOR LOOP: usado para gerar um conjunto de atribuições seqüenciais (logo, usado dentro de processos)

FOR GENERATE: usado para gerar um conjunto de atribuições concorrentes (logo, usado dentro de bloco, mas fora de processos)

- Ambos declaram variáveis locais que servem apenas para auxiliar (e as vezes, tornar mais genérica) uma descrição VHDL.
- Tratam-se de diretivas que o compilador VHDL compreende e substitui por comportamento/estrutura equivalente em tempo de compilação.

Contador de 3 bits (ripple)


Usando flip-flops D



- Para descrever este tipo de contador em VHDL usando hierarquia, iremos instanciar o flip-flop D
- Porém, a descrição do flip-flop D em VHDL deve conter ambas saídas, Q e NQ ("not Q")

Flip-flop D (com saídas Q e NQ)

```
LIBRARY ieee;
USE ieee.std logic 1164.all;
ENTITY ffDv2 IS
PORT (D, clk, limpa: IN STD_LOGIC;
       O, NO: OUT STD LOGIC);
END ffDv2:
ARCHITECTURE comportamento OF ffDv2 IS
BEGIN
  PROCESS (clk, limpa)
  BEGIN
     IF limpa='1' THEN
       Q <= '0'; NQ <= '1';
     ELSIF clk'EVENT AND clk = '1' THEN
       Q \leq D; NQ \leq not D;
     END IF:
  END PROCESS:
END comportamento;
```





Contador de 3 bits (ripple)

(Usando flip-flops com saídas Q e NQ)

LIBRARY ieee;

USE ieee.std_logic_1164.all;

ENTITY cont3b IS


PORT (clk, limpa: IN STD_LOGIC;

Aout : OUT STD_LOGIC_VECTOR (2 DOWNTO 0));

END cont3b;

ARCHITECTURE estrutura OF cont3b IS

SIGNAL NQ0, NQ1, NQ2: STD_LOGIC;



COMPONENT ffDv2

PORT (D, clk, limpa: IN STD_LOGIC; Q, NQ : OUT STD_LOGIC); END COMPONENT;

BEGIN

ffD0: ffDv2 PORT MAP (NQ0, clk, limpa, Aout(0), NQ0);

ffD1: ffDv2 PORT MAP (NQ1, NQ0, limpa, Aout(1), NQ1);

ffD2: ffDv2 PORT MAP (NQ2, NQ1, limpa, Aout(2), NQ2);

END estrutura;

Contador de 4 bits

END comportamento;

(Versão comportamental 1)

```
LIBRARY ieee;
USE ieee.std logic 1164.all;
ENTITY contador IS
PORT (clk, limpa, carga: IN
                              STD LOGIC;
                      : OUT
                              STD LOGIC VECTOR(3 DOWNTO 0));
       0
END contador:
ARCHITECTURE comportamento OF contador IS
  SIGNAL conta: STD LOGIC VECTOR (3 DOWNTO 0):
BEGIN
  PROCESS (clk, limpa)
  BEGIN
    IF limpa = '0' THEN
         conta <= "0000";
    ELSIF (clk'EVENT AND clk = '1') THEN
       IF carga = '1' THEN
         conta <= conta + 1;
       ELSE
         conta <= conta; — Não é necessário
                               (apenas por clareza...)
       END IF;
    END IF;
  END PROCESS;
  Q <= conta;
                                       Slide 10P.14
```

Prof. José Luís Güntzel Estagiário Vinícius Livramento

Contador Assíncrono (ripple) de n bits

```
LIBRARY ieee;
                            (Com carga paralela e usando sinais do tipo "integer")
USE ieee.std logic 1164.all;
ENTITY contrib IS
PORT (R
                                 INTEGER RANGE 0 TO 15:
                       : IN
       clk, limpa, carga: IN
                                 STD LOGIC:
                       : BUFFER INTEGER RANGE 0 TO 15);
END contnb;
ARCHITECTURE comportamento OF contrb IS
BEGIN
  PROCESS (clk, limpa)
                                                                              Comentário
                                              limpa
                                                      carga
                                                               Operação
  BEGIN
                                                0
                                                              0 \leftarrow 0+1
    IF limpa = '0' THEN
                                                         0
                                                                            Conta
         O \leq 0:
                                                                            (incr.conteúdo)
    ELSIF (clk'EVENT AND clk = '1') THEN
                                                0
                                                              O \leftarrow R
                                                                            Carrega R
       IF carga = '1' THEN
          O \ll R:
                                                 1
                                                        X
                                                              0 \leftarrow 0
                                                                            Reseta conteúdo
       ELSE
                                                                            assincronamente
          0 \le 0 + 1;
       END IF;
          END IF:
     END PROCESS:
                                                                       Prof. José Luís Güntzel
END comportamento;
                                         Slide 10P.15
                                                                 Estagiário Vinícius Livramento
```


Projeto de Sistemas Digitais com Ferramentas EDA

Passos do projeto "contador"

- 1. Na pasta Meus_documentos, criar uma pasta com o seu nome (p. ex., "Paulo"). Na pasta "Paulo", criar uma pasta com nome de "contador".
- 2. Acessar o sítio "www.inf.ufsc.br/~guntzel/ine5406/aula10P" e baixar para a pasta "reg4bits" os seguintes arquivos:
 - -> contador.vhd
 - -> reg4bitscont.vhd
 - -> binary2dec.vhd
 - -> binary2hex.vhd
 - -> Setup_Cyclone_2C35_DE2.tcl
- 3. Abrir o Quartus II e criar um projeto na pasta "contador", usando "contador.vhd" como toplevel. Escolher o dispositivo FPGA EP2C35F672C6 e selecionar o ModelSim-Altera como EDA Simulation Tool.
- 4. Compilar o projeto criado.



Verificar o mapeamento dos pinos do FPGA





Verificar o mapeamento dos pinos do FPGA


Mapeamentos do switches

Abrir o "DE2 UserManual.pdf"

Mapeamentos dos displays de 7 segmentos


Signal Name	FPGA Pin No.	Description
SW[0]	PIN_N25	Toggle Switch[0]
SW[1]	PIN_N26	Toggle Switch[1]
SW[2]	PIN_P25	Toggle Switch[2]
SW[3]	PIN_AE14	Toggle Switch[3]
SW[4]	PIN_AF14	Toggle Switch[4]
SW[5]	PIN_AD13	Toggle Switch[5]
SW[6]	PIN_AC13	Toggle Switch[6]
SW[7]	PIN_C13	Toggle Switch[7]
SW[8]	PIN_B13	Toggle Switch[8]
SW[9]	PIN_A13	Toggle Switch[9]
SW[10]	PIN_N1	Toggle Switch[10]
SW[11]	PIN_P1	Toggle Switch[11]
SW[12]	PIN_P2	Toggle Switch[12]
SW[13]	PIN_T7	Toggle Switch[13]
SW[14]	PIN_U3	Toggle Switch[14]
SW[15]	PIN_U4	Toggle Switch[15]
SW[16]	PIN_V1	Toggle Switch[16]
SW[17] PIN_V2		Toggle Switch[17]

Posição e index de cada segmento do display de 7 segmentos




	Signal Name	FPGA Pin No.	Description
	HEX0[0]	PIN_AF10	Seven Segment Digit 0[0]
١	HEX0[1]	PIN_AB12	Seven Segment Digit 0[1]
	HEX0[2]	PIN_AC12	Seven Segment Digit 0[2]
	HEX0[3]	PIN_AD11	Seven Segment Digit 0[3]
	HEX0[4]	PIN_AE11	Seven Segment Digit 0[4]
	HEX0[5]	PIN_V14	Seven Segment Digit 0[5]
	HEX0[6]	PIN_V13	Seven Segment Digit 0[6]
	HEX1[0]	PIN_V20	Seven Segment Digit 1[0]
	HEX1[1]	PIN_V21	Seven Segment Digit 1[1]
	HEX1[2]	PIN_W21	Seven Segment Digit 1[2]
	HEX1[3]	PIN_Y22	Seven Segment Digit 1[3]
	HEX1[4]	PIN_AA24	Seven Segment Digit 1[4]
	HEX1[5]	PIN_AA23	Seven Segment Digit 1[5]
	HEX1[6]	PIN_AB24	Seven Segment Digit 1[6]
	HEX2[0]	PIN_AB23	Seven Segment Digit 2[0]
	HEX2[1]	PIN_V22	Seven Segment Digit 2[1]

Oscript "Setup_Cyclone_2C35_DE2.tcl"






Executar script de mapeamento dos pinos





Verificar o mapeamento dos pinos do FPGA




Passos do projeto "contador"


Compilar

- 1. Processing -> Start Compilation
- 2. Aguardar mensagem "Quartus II Full Compilation Successfull" (ou mensagem de erro)


Conectar a placa no PC e ligá-la



Baixar o projeto para a placa



Baixar o projeto para a placa



Baixar o projeto para a placa

