
# UNIVERSIDADE FEDERAL DE SANTA CATARINA DEPARTAMENTO DE ENGENHARIA ELÉTRICA EEL - 7020 SISTEMAS DIGITAIS


### EXP. 6: MULTIPLEXADOR / DEMULTIPLEXADOR

#### 1. Introdução:

Os **MULTIPLEXADORES** são circuitos combinacionais, cuja função básica é a **seleção de dados**. Como se pode ver na figura abaixo (Fig. 1a), estes possuem várias entradas e uma saída e a sua operação é ilustrada pela figura 1b.



O controle da entrada a ser selecionada é feito a partir das entradas de controle mostradas na figura. Cada combinação nestes terminais corresponde à seleção de uma das linhas de entrada.



Demultiplexador

Os **DEMULTIPLEXADORES** são os circuitos que realizam a função inversa à dos multiplexadores, isto é, permitem conectar o sinal aplicado à única entrada a uma das saídas existentes segundo a combinação nos terminais de controle. A figura 2 ilustra a operação de um demultiplexador.

Os multiplexadores e demultiplexadores são bastante utilizados na transmissão de informação, quando se deseja transmitir sinais de várias fontes para vários receptores através de um único canal.

Os multiplexadores podem ser utilizados também na implementação de funções booleanas.

# 2. Parte Experimental

2.1. Implemente um **multiplexador de 4 entradas** ( $I_0$  a  $I_3$ ) e 2 entradas de controle ( $A_1$ ,  $A_0$ ) que opere da seguinte forma:

| CONT           | ROLE           | SAÍDA |  |
|----------------|----------------|-------|--|
| $\mathbf{A_1}$ | $\mathbf{A_0}$ | S     |  |
| 0              | 0              | $I_0$ |  |
| 0              | 1              | $I_1$ |  |
| 1              | 0              | $I_2$ |  |
| 1              | 1              | $I_3$ |  |

2.2. Utilizando dois multiplexadores de 4 entradas (74153) implemente um somador completo binário de 1 bit

| A | В | $C_{n-1}$ | S | $\mathbf{C_n}$ | <b>A</b> |     |                | Г          | 7                   |
|---|---|-----------|---|----------------|----------|-----|----------------|------------|---------------------|
| 0 | 0 | 0         | 0 | 0              |          | 7   | $D_0$          | MUX<br>A   |                     |
| 0 | 0 | 1         | 1 | 0              | ¥        | ´   | $D_1$          |            |                     |
| 0 | 1 | 0         | 1 | 0              |          |     | $\mathrm{D}_2$ | 1/2        | S                   |
| 0 | 1 | 1         | 0 | 1              |          |     | -              |            |                     |
| 1 | 0 | 0         | 1 | 0              |          |     | $D_3$          |            |                     |
| 1 | 0 | 1         | 0 | 1              |          |     | GA             | 74153      |                     |
| 1 | 1 | 0         | 0 | 1              |          |     |                | <u> </u>   |                     |
| 1 | 1 | 1         | 1 | 1              |          |     | 1              | l l<br>B A | SELETOR<br>DE DADOS |
|   |   |           |   |                |          |     |                | D A        |                     |
|   |   |           |   |                |          |     | $D_0$          | MUX        |                     |
|   |   |           |   |                |          |     | $D_1$          | В          |                     |
|   |   |           |   |                |          |     |                |            | Cn                  |
|   |   |           |   |                |          |     | $D_2$          | 1/2        | CII                 |
|   |   |           |   |                |          |     | $D_3$          |            |                     |
|   |   |           |   |                |          |     | GB             | 74153      |                     |
|   |   |           |   |                |          |     |                | <u> </u>   |                     |
|   |   |           |   |                |          |     | l              |            | SELETOR             |
|   |   |           |   |                | 1 1      | 1 1 |                | B A        | DE DADOS            |

# 54153/DM54153/DM74153 Dual 4-Line to 1-Line Data Selectors/Multiplexers

### **General Description**

Each of these data selectors/multiplexers contains inverters and drivers to supply fully complementary, on-chip, binary decoding data selection to the AND-OR-invert gates. Separate strobe inputs are provided for each of the two four-line sections.

#### **Features**

- Permits multiplexing from N lines to 1 line
- Performs parallel-to-serial conversion
- Strobe (enable) line provided for cascading (N lines to n lines)
- High fan-out, low-impedance, totem-pole outputs
- Typical average propagation delay times


From data 11 ns From strobe 18 ns

From select 20 ns

- Typical power dissipation 170 mW
- Alternate Military/Aerospace device (54153) is available. Contact a National Semiconductor Sales Office/ Distributor for specifications.

### **Connection Diagram**

#### **Dual-In-Line Package**



TL/F/6547-1

Order Number 54153DMQB, 54153FMQB, DM54153J, DM54153W or DM74153N See NS Package Number J16A, N16E or W16A

# **Function Table**

|   | Select<br>Inputs |    | Data Inputs |    |    | Strobe | Output |
|---|------------------|----|-------------|----|----|--------|--------|
| В | Α                | C0 | C1          | C2 | СЗ | G      | Υ      |
| Х | Х                | Х  | Х           | Х  | Х  | Н      | L      |
| L | L                | L  | Х           | Χ  | Х  | L      | L      |
| L | L                | Н  | Χ           | Χ  | Х  | L      | Н      |
| L | Н                | Х  | L           | Χ  | Х  | L      | L      |
| L | Н                | Х  | Н           | Х  | Х  | L      | Н      |
| Н | L                | Х  | Х           | L  | Х  | L      | L      |
| Н | L                | Х  | Χ           | Н  | Х  | L      | Н      |
| Н | Н                | Х  | Х           | Х  | L  | L      | L      |
| Н | Н                | Х  | Х           | Χ  | Н  | L      | Н      |

Select inputs A and B are common to both sections H = High Level, L = Low Level, X = Don't Care