
# Cache: um exemplo de controlador



# Uma cache simples: características

- Mapeamento direto
  - "Valid" bit and "dirty" bit (1 par por bloco)
- Write back
  - Atualiza memória só sob "write miss"
- Write allocate
  - Lê bloco inteiro da memória antes de escrever palavra
- Endereço: 32 bits
- Bloco: 4 palavras = 16 bytes = 128 bits
  - Byte offset: 4 bits
- Cache: 16 KB = 1024 blocos
  - Índice: 10 bits
  - Tag: 18 bits


### Interface entre processador e cache

- rw
  - 0: read; 1: write
- valid
  - Sinal indicando se há operação de cache ou não
- addr
  - 32 bits de endereço (byte address)
- data (escrita)
  - 32 bits do processador para a cache
- data (leitura)
  - 32 bits da cache para o processador
- ready
  - Sinal indicando que a operação na cache completou

#### Interface entre cache e MP

- rw
  - 0: read; 1: write
- valid
  - Sinal indicando se há operação de memória ou não
- addr
  - 32 bits de endereço (byte address)
- data (escrita)
  - 128 bits da cache para a MP
- data (leitura)
  - 128 bits da MP para a cache
- ready
  - Sinal indicando que a operação de memória completou

#### Controlador de cache: interfaces



# Como implementar o controlador?


#### Estrutura

- Componentes no datapath
  - » Comparador, tag, valid bit, dirty bit
  - » Matriz de armazenamento da cache
  - » Multiplexadores
- Componentes na unidade de controle
  - » Armazenamento de estado
  - » Cálculo de próximo estado e saída


#### Comportamento

- Monitorar as entradas
- Comandar a sequência adequada de eventos
  - » A partir do status do datapath
  - » Provocar transições entre estados
  - » Enviar comandos para o datapath
- Acionar as saídas


# Estrutura para a unidade de controle




#### FSM da unidade de controle




#### **Acerto**




## Falta e bloco limpo



# Falta e bloco sujo



## O comando do datapath



#### Conclusões e mais detalhes

- Controlador deliberadamente simples
  - Várias otimizações são sugeridas no livro
  - Refletir a respeito
- Projeto em HDL disponível
  - SystemVerilog
  - Seção 5.9 da 4<sup>a</sup>. edição (CD)

# Cache: um exemplo de controlador

