

# **ISA: Comparação entre conjuntos de instruções de processadores contemporâneos (ARM e x86)**

# **ARM: “Advanced RISC Machine”**

- **ISA mais popular para computação embarcada**
  - 3 bilhões de dispositivos por ano incorporam uma ISA ARM
- **ARM e MIPS têm várias similaridades**
  - Foram lançados no mesmo ano (1985)
  - Seguem a mesma filosofia (RISC)
    - » Operações primitivas: instruções/modos simples
    - » Máquina load/store
    - » Formato de 3 registradores (2 fonte e 1 destino)
  - MIPS tem mais registradores
  - ARM tem mais modos de endereçamento

# Similaridades entre MIPS e ARM

	ARM	MIPS
Date announced	1985	1985
Instruction size (bits)	32	32
Address space (size, model)	32 bits, flat	32 bits, flat
Data alignment	Aligned	Aligned
Data addressing modes	9	3
Integer registers (number, model, size)	15 GPR × 32 bits	31 GPR × 32 bits
I/O	Memory mapped	Memory mapped

# Instruções funcionalmente equivalentes

	Instruction name	ARM	MIPS
Register-register	Add	add	addu, addiu
	Add (trap if overflow)	adds; swivs	add
	Subtract	sub	subu
	Subtract (trap if overflow)	subs; swivs	sub
	Multiply	mul	mult, multu
	Divide	—	div, divu
	And	and	and
	Or	orr	or
	Xor	eor	xor
	Load high part register	—	lui
	Shift left logical	lsl <sup>1</sup>	sllv, sll
	Shift right logical	lsr <sup>1</sup>	srlv, srl
	Shift right arithmetic	asr <sup>1</sup>	srav, sra
	Compare	cmp, cmn, tst, teq	slt/i, slt/iu

# Instruções funcionalmente equivalentes

	Instruction name	ARM	MIPS
Register-register	Add	add	addu, addiu
	Add (trap if overflow)	adds; swivs	add
	Subtract	sub	subu
	Subtract (trap if overflow)	subs; swivs	sub
	Multiply	mul	mult, multu
	Divide	—	div, divu
	And	and	and
	Or	orr	or
	Xor	eor	xor
	Load high part register	—	lui
	Shift left logical	lsl <sup>1</sup>	sllv, sll
	Shift right logical	lsr <sup>1</sup>	srlv, srl
	Shift right arithmetic	asr <sup>1</sup>	srav, sra
	Compare	cmp, cmn, tst, teq	slt/i, slt/iu
Data transfer	Load byte signed	ldrsb	lb
	Load byte unsigned	ldrb	lbu
	Load halfword signed	ldrsh	lh
	Load halfword unsigned	ldrh	lhu
	Load word	ldr	lw
	Store byte	strb	sb
	Store halfword	strh	sh
	Store word	str	sw
	Read, write special registers	mrs, msr	move
	Atomic Exchange	swp, swpb	ll;sc

# Instruções funcionalmente equivalentes

	Instruction name	ARM	MIPS
Register-register	Add	add	addu, addiu
	Add (trap if overflow)	adds; swivs	add
	Subtract	sub	subu
	Subtract (trap if overflow)	subs; swivs	sub
	Multiply	mul	mult, multu
	Divide	—	div, divu
	And	and	and
	Or	orr	or
	Xor	eor	xor
	Load high part register	—	lui
	Shift left logical	lsl <sup>1</sup>	sllv, sll
	Shift right logical	lsr <sup>1</sup>	srlv, srl
	Shift right arithmetic	asr <sup>1</sup>	srav, sra
	Compare	cmp, cmn, tst, teq	slt/i, slt/iu
Data transfer	Load byte signed	ldrsb	lb
	Load byte unsigned	ldrb	lbu
	Load halfword signed	ldrsh	lh
	Load halfword unsigned	ldrh	lhu
	Load word	ldr	lw
	Store byte	strb	sb
	Store halfword	strh	sh
	Store word	str	sw
	Read, write special registers	mrs, msr	move
	Atomic Exchange	swp, swpb	ll;sc

# Diferenças nos modos de endereçamento

Addressing mode	ARM v.4	MIPS
Register operand	X	X
Immediate operand	X	X
Register + offset (displacement or based)	X	X
Register + register (indexed)	X	—
Register + scaled register (scaled)	X	—
Register + offset and update register	X	—
Register + register and update register	X	—
Autoincrement, autodecrement	X	—
PC-relative data	X	—

LDR r0, [r1, #4]  $\Leftrightarrow$  lw \$s0, 4(\$s1) # s0 = MEM[s1 + 4]

LDR r0, [r1, r2]  $\Leftrightarrow$  lw \$s0, \$s1(\$s2)  $\Leftrightarrow$   
 add \$at, \$s1, \$s2; lw \$s0, 0(\$at) # s0 = MEM[s1 + s2]

LDR r0, [r1, r2, LSL#2]  $\Leftrightarrow$  lw \$s0, \$s1(\$s2 << 2)  $\Leftrightarrow$   
 sll \$at, \$s2, 2; add \$at, \$at, \$s1, lw \$s0, 0(\$at) # s0 = MEM[s1 + s2\*4]

# Diferenças nos modos de endereçamento

Addressing mode	ARM v.4	MIPS
Register operand	X	X
Immediate operand	X	X
Register + offset (displacement or based)	X	X
Register + register (indexed)	X	—
Register + scaled register (scaled)	X	—
Register + offset and update register	X	—
Register + register and update register	X	—
Autoincrement, autodecrement	X	—
PC-relative data	X	—

LDR r0, [r1, #4]!  $\Leftrightarrow$  (pré-indexado com **update**)  
**addi \$s1, \$s1, 4; lw \$s0, 0(\$s1); # s0 = MEM[s1 + 4]; s1 = s1 + 4**

LDR r0, [r1, r2]!  $\Leftrightarrow$  (pré-indexado com **update**)  
**add \$s1, \$s1, \$s2; lw \$s0, 0(\$s1); # s0 = MEM[s1 + s2]; s1 = s1 + s2**



# Diferenças nos modos de endereçamento

Addressing mode	ARM v.4	MIPS
Register operand	X	X
Immediate operand	X	X
Register + offset (displacement or based)	X	X
Register + register (indexed)	X	—
Register + scaled register (scaled)	X	—
Register + offset and update register	X	—
Register + register and update register	X	—
Autoincrement, autodecrement	X	—
PC-relative data	X	—

LDR r0, [r1], r2  $\Leftrightarrow$  (pós-indexado com **update**)  
 lw \$s0, 0(\$s1); **addi \$s1, \$s1, \$s2** # s0 = MEM[s1]; **s1 = s1 + s2**

LDR r0, [r1, r2]!  $\Leftrightarrow$  (pré-indexado com **update**)  
**add \$s1, \$s1, \$s2**; lw \$s0, 0(\$s1); # s0 = MEM[s1 + s2]; **s1 = s1 + s2**

# Diferenças na avaliação de desvios condicionais

- MIPS usa registradores de uso **geral**
  - slt \$t0, \$s1, \$s2
  - bne **\$t0**, **\$zero**, L
- ARM usa registrador **especial**
  - Registrador de status
    - » **PSW**: Program Status Word
  - Códigos de condição: 4 bits de PSW
    - » N: negativo
    - » Z: zero
    - » C: carry
    - » O: overflow

# ARM: códigos de condição

Flag	Nome	Condição
<b>C</b>	<b>Carry flag</b>	<b>Ativado se Carry-out (MSB)=1</b>
<b>Z</b>	<b>Zero flag</b>	<b>Ativado se resultado nulo</b>
<b>N</b>	<b>Negative flag</b>	<b>Ativado se resultado negativo</b>
<b>O</b>	<b>Overflow flag</b>	<b>Ativado se transbordo</b>

# Generalização: códigos de condição

- Diagnóstico do **resultado** de uma operação
  - Zero, negative, overflow, carry
  - “Flags”: bits de um registrador de status
- Flags são ativados (1) ou desativados (0)
  - Comparação explícita: CMP R1, R2
  - Comparação implícita: SUB R1, R2
    - » Algumas instruções aritméticas podem ativar “flags”
- Flags utilizados por desvios condicionais
  - Que consultam os flags ativados (desativados)

# Diferenças no uso de desvios condicionais

if (a < b) x = x + 1 else x = x - 1 ; ...

**MIPS**



else:  
after:

slt \$t0, \$s1, \$s2  
beq \$t0, \$zero, else  
addi \$s3, \$s3, 1  
j after  
addi \$s3, \$s3, -1  
...

; compare a e b

; desvie se  $a \geq b$

$(a, b, x) \rightarrow (s1, s2, s3);$

**ARM**



else:  
after:


CMP r1, r2  
BGE else  
ADD r3, r3, #1  
B after  
SUB r3, r3, #1  
...

; compare a e b

; desvie se  $a \geq b$

$(a, b, x) \rightarrow (r1, r2, r3);$

# Diferenças nos formatos de instrução



# Especificidade do ARM: execução condicional

- Exemplo:  $(a, b, x) \rightarrow (r1, r2, r3);$   
if (a < b) x = x + 1 else x = x - 1 ; ...

- Implementação tradicional:

```
CMP r1, r2                ; compare a e b
BGE else                  ; desvie se a ≥ b
ADD r3, r3, #1
B after
else: SUB r3, r3, #1
after: ...
```

- Implementação com instruções condicionais:

```
CMP r1, r2                ; compare a e b
ADD $\textcolor{red}{LT}$  r3, r3, #1
SUB $\textcolor{red}{GE}$  r3, r3, #1
```

# Histórico das ISAs x86

- **1978: Intel 8086**
  - **Extensão do 8080 (8 bits)**
    - » Registradores e endereçamento: 16 bits
  - **Sem registradores de propósitos gerais**
- **1980: Intel 8087**
  - **Co-processador para ponto flutuante (PF)**
  - **Extensão: 60 instruções de PF**
    - » Operandos mantidos em pilha



# Histórico das ISAs x86

- **1982: Intel 80286**
  - **Extensão do 8086**
    - » Registradores: 16 bits
    - » Endereçamento: 24 bits
  - **Umas poucas instruções adicionadas**
- **1985: Intel 80386**
  - **Extensão do 80286**
    - » Registradores e endereçamento: 32 bits
  - **Novas instruções e modos**
    - » 8 registradores de uso geral (32 bits)

# Histórico das ISAs x86

- **1989-95: 80486, Pentium e Pentium Pro**
  - Implementações para desempenho
  - Só quatro instruções novas
- **1997: MMX**
  - **M**ulti **M**edia **E**xtension
    - » Extensão do Pentium/Pentium Pro
    - » 57 novas instruções
    - » Aplicações: multimedia e comunicações


# Histórico das ISAs x86

- **1997: Pentium II**
  - Nenhuma nova instrução
- **1999: SSE - Pentium III**
  - **S**treaming **S**IMD **E**xtensions
    - » 70 novas instruções
    - » 8 registradores extra de 128 bits
    - » Suporte para FP em precisão simples
    - » 4 operações PF 32 bits em paralelo

# Histórico das ISAs x86

- **2001: SSE 2 - Pentium 4**
  - Suporte p/ aritmética em precisão dupla
  - 2 operações PF de 64bits em paralelo
  - 144 novas instruções
  - Impacto em ponto flutuante
    - » Alternativa às instruções PF baseadas em pilha
    - » Operandos em registradores SSE
- **Até 2004:**
  - Mais extensões: SSE3 e SSSE3

# x86-32 (IA-32): registradores



# x86-32 (IA-32): operandos

- Um operando **fonte** é também **destino**
  - ADD **R1**, **R2**    # **R1** = **R1** + **R2**

# Consequência de destino = fonte1

- Se ambos fontes precisam ser preservados
  - Um deles precisa ser salvo em temporário

- Exemplo 1:

- $a = a + b; \quad (a, b) \rightarrow (\$s1, \$s2)$

**MIPS**

**add \$s1, \$s1, \$s2**

**IA-32(\*)**

**add \$s1, \$s2**

- $a = b + c; \quad (a, b, c) \rightarrow (\$s1, \$s2, \$s3)$

**MIPS**

**add \$s1, \$s2, \$s3**

**IA-32**

**move \$s1, \$s2**

**add \$s1, \$s3**

Quero  
preservar  
também o  
valor de  
\$s2!

(\*) representado esquematicamente em linguagem de montagem com sintaxe similar à do MIPS

# x86-32 (IA-32): operandos

- Um operando pode residir em memória
  - IA-32 não é máquina load/store

Fonte/Destino	Fonte	Exemplos(*)
registrador	registrador	add \$s1 , \$s2
registrador	imediato	addi \$s1 , K
registrador	memória	add \$s1 , (\$s2)
memória	registrador	add (\$s1) , \$s2
memória	imediato	addi (\$s1) , K

(\*) representados esquematicamente em linguagem de montagem com sintaxe similar à do MIPS



# **x86-32 (IA-32): Classes de instruções**


- **Movimento de dados**
  - Move, push, pop
- **Aritméticas e lógicas**
  - Teste, inteiras
- **Controle do fluxo**
  - Branch (condicional), jump (incondicional)
  - Call, return
- **Suporte para strings**
  - Move string
  - Compare string

# x86-32: amostra de instruções


- **JE name**
  - If (CC  $\Rightarrow$  'equal')  $PC = PC + name$ ;
  - Similar a **beq** no MIPS
- **JMP name**
  - $PC = name$
  - Similar a **j** no MIPS
- **CALL name**
  - $SP = SP - 4$ ;  $M[SP] = PC + 5$ ;  $PC = name$
  - Similar a **jal** no MIPS
- **PUSH e POP**
  - Pseudo-instruções no MIPS

# x86-32: formatos de instrução


**JE**



**CALL**



**PUSH**



**Formato variável:**

**compactação de código x paralelismo no pipeline**

# x86-32 (IA-32): Códigos de condição

Flag	Nome	Condição
<b>C</b>	<b>Carry flag</b>	<b>Ativado se Carry-out (MSB)=1</b>
<b>Z</b>	<b>Zero flag</b>	<b>Ativado se resultado nulo</b>
<b>S</b>	<b>Signal flag</b>	<b>Ativado se resultado negativo</b>
<b>O</b>	<b>Overflow flag</b>	<b>Ativado se transbordo</b>

# x86-32: Uso de códigos de condição

If (A < B) then C1 else C2;

```
    cmp B, A      # A - B (S = 0 se A ≥ B; S=1 se A < B)
    jns else      # se S=0 desvia para executar C2
    C1            # se S=1 executa C1
    jmp exit
else: C2
exit: ...
```

IA-32:  
S é bit

```
    slt S, A, B    # S = 0x0 se A ≥ B; S=0x00000001 se A < B
    beq S,$0,else  # se S=0 desvia para executar C2
    C1            # se S=1 executa C1
    j exit
else: C2
exit: ...
```

MIPS:  
S é  
registrador

# x86-32: códigos de condição

- **MIPS :**
  - sub \$s1, \$s2, \$s3 não ativa “flags”
  - Comparações explícitas (slt, beq, bne)
  - Dependências de dados detectadas entre registradores
- **IA-32**
  - Instruções tem efeitos colaterais
    - » SUB R1, R2 pode ativar “flag”
  - Dependências de dados não explícitas através de registradores
    - » Compilador tem que fazer análises mais complexas ou
    - » Ser conservador ao reordenar o código

# x86-32 : modos de endereçamento

- **Absoluto:**  
add \$s1, (1001) # \$s1 = \$s1 + MEM[1001]
- **Indireto:**  
add \$s1, (\$s2) # \$s1 = \$s1 + MEM[\$s2]
- **Indexado:**  
add \$s1, (\$s2+\$s3) # \$s1 = \$s1 + MEM[\$s2+\$s3]
- **Base-deslocamento:**  
add \$s1, K(\$s2) # \$s1 = \$s1 + MEM[K + \$s2]
- **Base-deslocamento indexado:**  
add \$s1, K(\$s2+\$s3) # \$s1 = \$s1 + MEM[K+\$s2+\$s3]
- **Base indexado ampliado:**  
add \$s1, (\$s2) [\$s3] # \$s1 = \$s1 + MEM[\$s2 + 2<sup>n</sup> \* \$s3],  
# com n = 0, 1, 2, 3
- **Base-deslocamento indexado ampliado:**  
add \$s1, K(\$s2) [\$s3] # \$s1 = \$s1 + MEM[K+\$s2 + 2<sup>n</sup> \* \$s3],  
# com n = 0, 1, 2, 3
- **Entre 7 e 11 modos de endereçamento!**
  - Dependendo de como se conte

# x86-32 : modos de endereçamento

- **Absoluto: 20%**  
add \$s1, (1001)                      # \$s1 = \$s1 + MEM[1001]
- **Indireto: 13%**  
add \$s1, (\$s2)                      # \$s1 = \$s1 + MEM[\$s2]
- **Indexado:**  
add \$s1, (\$s2+\$s3)                  # \$s1 = \$s1 + MEM[\$s2+\$s3]
- **Base-deslocamento: 40%**  
add \$s1, K(\$s2)                      # \$s1 = \$s1 + MEM[K + \$s2]
- **Base-deslocamento indexado:**  
add \$s1, K(\$s2+\$s3)                  # \$s1 = \$s1 + MEM[K+\$s2+\$s3]
- **Base indexado ampliado: 22%**  
add \$s1, (\$s2) [\$s3]                  # \$s1 = \$s1 + MEM[\$s2 + 2<sup>n</sup> \* \$s3],  
# com n = 0, 1, 2, 3
- **Base-deslocamento indexado ampliado:**  
add \$s1, K(\$s2) [\$s3]                  # \$s1 = \$s1 + MEM[K+\$s2 + 2<sup>n</sup> \* \$s3],  
# com n = 0, 1, 2, 3
- **53% dos casos são “sintetizados” com o modo base+deslocamento**

Fonte: Patterson and Hennessy, “Computer Architecture: A Quantitative Approach”, MKP, 2nd edition, p.81, 1996.  
Condições do experimento: média de 5 benchmarks SPECint92 (compress, espresso, eqntott, gcc, li)



# x86-32 : as 10 mais freqüentes

1	load	22%
2	conditional branch	20%
3	compare	16%
4	store	12%
5	add	8%
6	and	6%
7	sub	5%
8	move register-register	4%
9	call	1%
10	return	1%
<b>Total</b>		<b>96%</b>

Fonte: Patterson and Hennessy, "Computer Architecture: A Quantitative Approach", MKP, 2nd edition, p.81, 1996.


Condições do experimento: média de 5 benchmarks SPECint92 (compress, espresso, eqntott, gcc, li)

# **Evolução: x86-32 → x86-64**


- **2003: AMD 64**
  - **Extensão da IA-32: x86-64**
    - » **Endereçamento: 64 bits**
    - » **No. de registradores inteiros (64 bits): 16**
    - » **No. de registradores SSE (128 bits): 16**

# Extensão: x86-32 → x86-64


**GPRs**




**MMX registers**




**SSE registers**



**flags**




**Instruction pointer**



 Legacy x86 registers (all modes)


# Extensão: x86-32 → x86-64



# Evolução: x86-32 → x86-64

- **2004: EM64T (Intel 64)**
  - **Extended Memory 64 Technology**
    - » Adaptação da Intel para o AMD 64
  - **SSE: 13 novas instruções**
    - » Aritmética complexa, operações gráficas, codificação de vídeo, conversão PF, etc.
- **Intel 64  $\cong$  x86-64  $\neq$  IA-64**
- **2008: Intel Advanced Vector Extension**
  - Registradores SSE: 128 para 256 bits
  - 250 instruções redefinidas
  - 128 novas instruções

# x86-32 e x86-64



# x86: conclusão

- **ISA adaptado ao longo de 30 anos**
  - “Difficult to explain and impossible to love”
  - “Golden handcuffs”
- **Escolha do 8086 para o IBM PC**
  - Domínio do mercado pela Intel
- **ISA mais popular para desk/laptop**
  - 2002: 100 milhões réplicas x86-32 (500 milhões do ARM)
  - 2009: 250 milhões réplicas x86 (3 bilhões do ARM)
- **Compiladores evitam recursos lentos**
  - Evitando gerar instruções complexas inteiras
  - Usando instruções SSE
    - » Ao invés das instruções originais de ponto flutuante

# **ISA: Comparação entre conjuntos de instruções de processadores contemporâneos**

## **(ARM e x86)**



# **Evolução: x86-32 → x86-64**

- **Últimas CPUs com ISA x86-32**
  - Netburst micro-architecture
    - » Mobile Pentium 4
  - P-M micro-architecture
    - » Pentium M, **Core Duo**
- **Primeiras CPUs com ISA x86-64**
  - Netburst micro-architecture
    - » Pentium 4 (modelo F), Pentium D, Pentium Extreme Edition
  - Core micro-architecture
    - » Pentium Dual Core (E2140), **Core 2**