UNIVERSIDADE FEDERAL DE SANTA CATARINA DEPARTAMENTO DE INFORMÁTICA E ESTATÍSTICA

Chrystian de Sousa Guth

ANÁLISE DE *TIMING* ESTÁTICA E A AVALIAÇÃO DO IMPACTO DO ATRASO DAS INTERCONEXÕES EM CIRCUITOS DIGITAIS

Florianópolis - Santa Catarina

Chrystian de Sousa Guth

ANÁLISE DE TIMING ESTÁTICA E A AVALIAÇÃO DO IMPACTO DO ATRASO DAS INTERCONEXÕES EM CIRCUITOS DIGITAIS

Trabalho de Conclusão de Curso submetido ao Curso de Bacharelado em Ciências da Computação para a obtenção do Grau de Bacharel em Ciências da Computação.

Orientador: M.Sc. Vinícius dos San-

tos Livramento

Coorientador: Prof. Dr. José Luís Al-

mada Güntzel

Florianópolis - Santa Catarina

Ficha de identificação da obra elaborada pelo autor, através do Programa de Geração Automática da Biblioteca Universitária da UFSC.

Guth, Chrystian

Análise de Timing Estática e a Avaliação do Impacto do Atraso das Interconexões em Circuitos Digitais / Chrystian Guth ; orientador, Vinícius dos Santos Livramento ; coorientador, José Luís Almada Güntzel. - Florianópolis, SC, 2013.

268 p.

Trabalho de Conclusão de Curso (graduação) -Universidade Federal de Santa Catarina, Centro Tecnológico. Graduação em Ciências da Computação.

Inclui referências

1. Ciências da Computação. 2. Análise de Timing Estática. 3. Standard Cell. 4. Automação de Projeto Eletrônico. 5. Atraso de Interconexões. I. dos Santos Livramento, Vinícius. II. Almada Güntzel, José Luís. III. Universidade Federal de Santa Catarina. Graduação em Ciências da Computação. IV. Título.

Chrystian de Sousa Guth

ANÁLISE DE *TIMING* ESTÁTICA E A AVALIAÇÃO DO IMPACTO DO ATRASO DAS INTERCONEXÕES EM CIRCUITOS DIGITAIS

Este Trabalho de Conclusão de Curso foi julgado aprovado para a obtenção do Título de "Bacharel em Ciências da Computação", e aprovado em sua forma final pelo Curso de Bacharelado em Ciências da Computação.

| Florianópolis - Santa Catarina, 09 de Dezembro 2013. |
|--|
| |
| Prof. Dr. Renato Cislaghi Coordenador |
| Banca Examinadora: |
| M.Sc. Vinícius dos Santos Livramento Orientador |
| Offenoador |
| Prof. Dr. José Luís Almada Güntzel Coorientador |
| Dr. Renan Alves Fonseca |



AGRADECIMENTOS

À minha mãe, Ieda, pelo amor, apoio e dedicação que nunca faltaram. Também aos meus irmãos, Ralf e Elis Regina, pela força e confiança nesses 4 anos de graduação.

Agradeço à minha namorada Lígia pelo amor, compreensão e paciência, principalmente nos últimos meses em que me dediquei a este trabalho.

Ao meu orientador, Vinícius dos Santos Livramento, pela confiança, dedicação e aprendizado proporcionado desde o início de 2011, em que fui seu assistente, até a conclusão deste trabalho. Agradeço também por sua excelente orientação e rigor exigido, os quais foram fundamentais para o sucesso deste trabalho de conclusão de curso.

Ao meu coorientador, professor José Luís Almada Güntzel, pela grande colaboração, que muito contribuiu para a conclusão deste trabalho.

Ao membro da banca, Renan Alves Fonseca, pelo tempo dedicado para uma revisão rigorosa e pelas sugestões que contribuíram com este trabalho.

Aos colegas da graduação André Camargo e Cláudio Dettoni, Gabriel Gava, Lucas Pereira, Renan Netto e demais colegas do ECL que de alguma forma participaram deste trabalho.

Ao CNPq pelo custeio parcial da execução deste trabalho, com bolsa na modalidade de iniciação tecnológica (Processo número: 182980/2013-8).

RESUMO

Análise de timing estática (STA: Static Timing Analysis) é a técnica mais utilizada para estimar o atraso de circuitos digitais durante o fluxo de síntese física. Com o advento das tecnologias CMOS (Complementary Metal-Oxide Semiconductor) nanométricas, o atraso das interconexões passou a ser dominante em relação ao atraso das portas lógicas e por este motivo, não pode mais ser desprezado. A técnica de Elmore, baseada no primeiro momento da resposta ao impulso é amplamente utilizada para se calcular os atrasos das interconexões, porém, pode ser imprecisa por desconsiderar o efeito de resistive shielding. Algumas técnicas modificam a técnica de Elmore, a fim de contornar o problema do efeito de resistive shielding, obtendo resultados mais precisos, mantendo um baixo custo computacional. A consideração do efeito de resistive shielding requer a implementação de uma técnica para obtenção da capacitância efetiva em cada segmento da interconexão, impactando também no atraso da porta lógica que a interconexão está ligada na saída (driver). A ferramenta de STA implementada neste trabalho realiza o cálculo dos atrasos das interconexões gerando resultados que são, em média, 4,28% mais otimistas do que aqueles gerados pela ferramenta Synopsys PrimeTime, porém com tempo de execução cerca de 8 vezes menor.

Palavras-chave: Automação de Projeto Eletrônico (EDA), Biblioteca Standard Cell, Análise de Timing Estática (STA), Complementary Metal-Oxide Semiconductor

ABSTRACT

Static timing analysis is the most used technique to calculate the critical path in digital circuits during the standard cell design flow. Since feature size of CMOS devices are reducing, the interconnect delay becomes much more significant than before. Elmore delay model, based on the first moment of the impulse response is widely used to compute the interconnect delay, but, the technique doesn't consider the effect called resistive shielding. Some techniques modify the Elmore delay model in order to workaround the problem caused by the resistive shielding effect, getting more acurately results, keeping a low computational cost. The consideration of the resistive shielding effect requires the implementation of a technique to obtain the effective capacitance value in each interconnect segment. This effective capacitance value impacts in the driver delay and slew. The STA tool implemented in this work does the interconnect delay calculation, getting results that are, in average 4.28% optimistics than those that are obtained by an industrial tool, with 8 times less runtime.

Keywords: Electronic Design Automation (EDA), Standard Cell Library, Static Timing Analysis, Complementary Metal-Oxide Semiconductor

LISTA DE FIGURAS

| Figura 1 Fluxo de projeto <i>Standard Cell</i> . Adaptado de (BHAS-KER; CHADHA, 2009) | 28 |
|--|----|
| Figura 2 (a) Uma porta lógica <i>CMOS u</i> 1, de função NAND , com | 20 |
| duas entradas é driver da interconexão n1. (b) Algumas caracte- | |
| rísticas temporais ($delay \in slew$) da porta lógica $u1$ | 33 |
| Figura 3 Uma lookup table para atraso de subida (rise delay) de | |
| um arco de timing. As linhas são endereçadas por load (capacitância | |
| de saída da porta lógica) e as colunas por input slew (slew aplicado | |
| na entrada do $timing~arc).$ Adaptada de (OZDAL et al., 2013) | 36 |
| Figura 4 $$ Modelo RC Distribuído. Obtida de (RABAEY; CHAN- | |
| DRAKASAN; NIKOLIC, 2008) | 37 |
| Figura 5 Modelo de Capacitância Concentrada. Adaptada de | |
| (RABAEY; CHANDRAKASAN; NIKOLIC, 2008) | 37 |
| Figura 6 Uma árvore RC. Obtida de (RABAEY; CHANDRAKA- | |
| SAN; NIKOLIC, 2008) | 38 |
| Figura 7 Representações utilizadas para as árvores RC em um | 20 |
| contexto de <i>pre-layout</i> . Obtida de (BHASKER; CHADHA, 2009). | 39 |
| Figura 8 (a) Interconexão RC obtida do circuito simple da com- | 41 |
| petição de sizing do ISPD. (b) SPEF referente à Figura 8(a) | 41 |
| Figura 9 (a) Um circuito composto por três portas lógicas (u1, | |
| u2 e $u3$), uma célula sequencial $(f1)$ e uma interconexão em forma de árvore RC, que liga a saída de $u1$ às entradas de $u2$, $u3$ e $f1$; | |
| (b) São apresentadas as modelagens para os timing arcs da porta | |
| lógica u1; O modelo da interconexão é abstraído, recebendo um | |
| valor de capacitância efetiva. As setas indicam que a interconexão | |
| oferece um atraso e uma degradação no slew. Cada destino da | |
| interconexão é representado como um valor de capacitância de seus | |
| pinos de entrada | 43 |
| Figura 10 O grafo correspondente à interconexão da Figura 9(a), | |
| com cinco vértices e quatro arestas | 46 |
| Figura 11 Formas de onda na saída de uma porta lógica em função | |
| da abordagem utilizada para cálculo da capacitância. Obtida de (BHASKER; CHADHA, 2009) | |
| TDDA3NEB: CDALIDA ZUU91 | 40 |
| Figura 12 Visão geral da técnica iterativa para o cálculo do atraso | 49 |

| tada de (PURI; KUNG; DRUMM, 2002) | 50 |
|---|----------|
| Figura 13 Cálculo da capacitância efetiva utilizando rampa de entrada. Obtida de (PURI; KUNG; DRUMM, 2002) | 50 |
| Figura 14 Degradação no <i>slew</i> em um segmento de uma árvore RC. Obtida de (PURI; KUNG; DRUMM, 2002) | 53 |
| Figura 15 Análise de <i>timing</i> estática. Adaptado de (BHASKER; CHADHA, 2009) | 58 |
| Figura 16 (a) Circuito <i>simple</i> retirado do banco de <i>benchmarks</i> da competição de <i>sizing</i> do ISPD; (b) Grafo correspondente ao circuito da letra (a) | 59 |
| Figura 17 Grafo de <i>timing</i> dividido em dois sub-circuitos devido à existência de uma célula sequencial | 59 |
| Figura 18 Grafo de <i>timing</i> com célula sequencial atuando como entrada e saída primária do circuito | 60 |
| Figura 19 Grafo de <i>timing</i> com representação dos <i>timing points</i> , <i>timing arcs</i> e interconexões | 61 |
| Figura 20 Na lista ordenada, observando o elemento $u1:o$, os elementos de menor ou de igual nível lógico ($fonte$, $inp1$, $inp2$, $f1:q$, $u1:a$, $u1:b$, $u2:a$) se encontram à esquerda, e os de maior ou igual | G A |
| (u2:o, f1:d, out, terminal) se encontram à direita | 64 68 |
| Figura 22 Modelagem utilizada no <i>PrimeTime</i> para o <i>driver</i> , interconexão e destinos. Obtida de (SYNOPSYS, 2013) | 71 |
| Figura 23 Distribuição das frequências dos erros percentuais calculados nas saídas primárias dos circuitos: (a) $matrix_mult$; (b) $pci_bridge32$. Na primeira parte os erros foram calculados considerando a configuração de menor consumo de $leakage$. Na segunda parte, considerando a configuração padrão. E na terceira, considerando a configuração de maior consumo de $leakage$. μ e σ representante de $leakage$. μ e σ representante de $leakage$. | |
| tam a média e desvio padrão das amostras, respectivamente | 80 |
| Figura 24 Distribuição das frequências das relações C_{eff}/C_{total} das interconexões do circuito $pci_bridge32$. Na primeira parte, as frequências são das interconexões com menor valor de resistência total, na segunda parte, das com valor de resistência total médio, e | |
| na terceira, das com maiores valores de resistência total | 81 |
| Figura 25 Distribuição das frequências das relações C_{eff}/C_{total} das interconexões do circuito $matrix_mult$. Na primeira parte, as frequências são das interconexões com menor valor de resistência | |

| total, na segunda parte, das com valor de resistência total médio, e na terceira, das com maiores valores de resistência total |
|--|
| Figura 26 Erro relativo dos <i>arrival times</i> em relação aos resultados |
| obtidos pelo <i>PrimeTime</i> , ao decorrer dos níveis lógicos, no <i>bench-</i> |
| mark pci_bridge32. O arrival time utilizado na comparação é o arrival time no timing point de saída de cada porta lógica. Em |
| azul, cada ponto representa uma porta lógica. Em vermelho, é a |
| curva referente às portas lógicas pertencentes ao caminho crítico. A |
| curva em verde, é referente às portas lógicas pertencentes ao maior |
| caminho, ou seja, ao caminho com maior número de portas 83 |
| Figura 27 Erro relativo dos <i>arrival times</i> em relação aos resultados |
| obtidos pelo PrimeTime, ao decorrer dos níveis lógicos, no bench- |
| mark matrix_mult. O arrival time utilizado na comparação é o |
| arrival time no timing point de saída de cada porta lógica. Em |
| azul, cada ponto representa uma porta lógica. Em vermelho, é a |
| curva referente às portas lógicas pertencentes ao caminho crítico. A |
| curva em verde, é referente às portas lógicas pertencentes ao maior |
| caminho, ou seja, ao caminho com maior número de portas 84 |

LISTA DE TABELAS

| Tabela 1 Técnicas validadas nos experimentos e as respectivas ta- | |
|--|----|
| belas que apresentam os resultados obtidos | 67 |
| Tabela 2 Comparação das informações de timing calculadas pela | |
| ferramenta implementada versus informações fornecidas pelo Pri- | |
| meTime, utilizando o modelo de interconexões de capacitância con- | |
| centrada | 70 |
| Tabela 3 Valores obtidos pelo <i>PrimeTime</i> no <i>benchmark</i> experi- | |
| mental utilizado neste trabalho | 73 |
| Tabela 4 Valores obtidos pela ferramenta implementada neste tra- | |
| balho nos circuitos da competição de sizing do ISPD | 74 |
| Tabela 5 Experimentos utilizando o modelo capacitância concen- | |
| trada para carga de saída dos drivers, técnica de Elmore para com- | |
| putar os atrasos das interconexões, e degradação do slew conforme | |
| apresentado no Capítulo 3 | 75 |
| Tabela 6 Experimentos utilizando o modelo capacitância efetiva | |
| para carga de saída dos drivers, técnica de Elmore utilizando as | |
| capacitâcias efetivas de cada nodo interno das interconexões, para | |
| computar seus atrasos. Neste experimento, a degradação do slew | |
| não foi considerada | 76 |
| Tabela 7 Relação C_{eff}/C_{total} média por circuito | 77 |

LISTA DE ABREVIATURAS E SIGLAS

| RTL | Register Transfer Level | 27 |
|-------|--|----|
| STA | Static Timing Analysis | 27 |
| VLSI | Very-large-scale integration | 29 |
| CMOS | Complementary Metal-Oxide Semiconductor | 30 |
| EDA | Electronic Design Automation | 30 |
| RC | Resistor-Capacitor | 31 |
| ISPD | International Symposium on Physical Design | 31 |
| NLDM | Non-Linear Delay Model | 35 |
| SPEF | Standard Parasitic Exchange Format | 40 |
| SPF | Standard Parasitic Format | 40 |
| DSPF | Detailed Standard Parasitic Format | 40 |
| RSPF | Reduced Standard Parasitic Format | 40 |
| IEEE | Institute of Electrical and Electronics Engineers | 40 |
| AWE | Asymptotic Waveform Evaluation | 45 |
| PRIMA | Passive Reduced-Order Interconnect Macromodeling Al- | |
| gor | rithm | 45 |
| HDL | Hardware Description Language | 57 |
| PERT | Program Evaluation and Review Technique | 61 |
| CPM | Critical Path Method | 61 |
| TNS | Total Negative Slack | 68 |
| PO | Primary Output | 68 |
| RAM | Random-Access Memory | 70 |
| GB | Gigabyte | 70 |
| EMPA | Erro Médio Percentual Absoluto | 70 |
| D2M | Delay With 2 Moments | 78 |
| PERI | Probability Distribution Function Extension for Ramp | |
| Inp | outs | 78 |

LISTA DE SÍMBOLOS

| C | Capacitor | 50 |
|---------------|---|----|
| R | Resistor | 50 |
| C_{ef} | _{ff} Capacitância Efetiva | 52 |
| slev | w_i Slew no nodo i de uma interconexão | 53 |
| Ce_{j} | ff_i Capacitância efetiva no nodo i de uma interconexão | 54 |
| Ctc | ptal_i Capacitância total $\mathit{downstream}$ no nodo i de uma intercone- | |
| | xão | 54 |
| $	au_i$ | Atraso de Elmore no nodo i de uma interconexão | 54 |
| K_j | Fator de shielding correspondente ao efeito causado pelo re- | |
| | sistor R_j no nodo j | 55 |
| ε | Menor número representável em ponto flutuante, utilizado | |
| | como métrica de precisão | 55 |
| G(I | V,E) | |
| | Grafo de timing | 60 |
| | $\{v_i v_i \text{ \'e um } timing \ point \ (pino de \ timing), que pode ser a entrada ou saída de uma porta lógica, aqui referenciado como pino. Um timing \ point pode também representar uma entrada$ | |
| | ou saída primária do circuito. } | 60 |
| | $\{ (v_i, v_j) v_i, v_j \in V \text{ e } (v_i, v_j) \text{ é uma interconexão do circuito,} que conecta v_i em v_j. v_i é um pino de saída de uma porta lógica ou uma entrada primária, e v_j pode ser a entrada de uma porta lógica ou uma saída primária. \}$ | 60 |
| A | $\{\ (v_i,v_j) v_i,v_j\in V\ {\rm e}\ (v_i,v_j)\ {\rm \acute{e}}\ {\rm um}\ timing\ arc.$ Portanto, v_i e v_j são pinos de entrada e saída (respectivamente) de uma mesma | |
| | porta lógica. } | 60 |
| E | $I \cup A$ | 60 |
| _ | uts(i) | |
| | Conjunto de timing points que se ligam com v_i através de um timing arc. Todo $v_j \in input(i)$ é necessariamente um pino de entrada de uma porta lógica, e v_i é um pino de saída | 61 |
| a_i | arrival time, ou tempo de chegada no pino v_i . O arrival time é definido pelo atraso do caminho parcial que inicia em | |
| | uma entrada primária e termina em v_i | 61 |
| slei | $w_i \cap slew$ no pino v_i : | 61 |

| $d_{j\to i}$ O delay do timing arc que vai do pino v_j até o pino v_i | 61 |
|---|-----|
| $slew_{j \to i}$ | |
| O slew do timing arc que vai do pino v_j até o pino $v_i 	cdots$ | 61 |
| $iD_{i\to k}$ O atraso de propagação na interconexão que liga o pino v_i até o pino $v_k.$ No modelo de capacitância concentrada, $iD_{i\to k}=0$ | 61 |
| $iS_{i\rightarrow k}$ Degradação do $slew$ através da interconexão que liga v_i em | |
| $v_k \dots v_k$ | 61 |
| fanouts(i) | |
| Conjunto dos pinos que são destino da interconexão para qual | |
| $v_i \in driver \dots$ | 61 |
| r_i É o required time no timing point v_i . O required time é o tempo máximo que o valor de a_i pode assumir para que a restrição de desempenho seja respeitada. Se v_i é uma saída primária do circuito, então $r_i = T$, onde $f = \frac{1}{T}$ é a frequência | 0.1 |
| mínima de operação do circuito digital | 61 |
| $slack_i$ Folga de tempo no ponto v_i , ou seja, quanto o arrival time pode atrasar neste ponto, de modo que o período máximo continue sendo respeitado. Se em um determinado ponto do circuito o $slack$ é negativo, então o caminho em questão está violando a | |
| restrição de atraso máximo do sistema | 61 |

SUMÁRIO

| 1 INTRODUÇAO | 27 |
|---|----|
| | 27 |
| 1.2 MOTIVAÇÃO | 29 |
| 1.3 JUSTIFICATIVA | 30 |
| 1.4 OBJETIVOS | 30 |
| 1.4.1 Objetivo Geral | 30 |
| 1.4.2 Objetivos Específicos | 31 |
| | 31 |
| 1.6 ORGANIZAÇÃO DESTE TRABALHO | 32 |
| 2 CONCEITOS FUNDAMENTAIS DE CIRCUITOS DI- | |
| | 33 |
| 2.1 CARACTERÍSTICAS TEMPORAIS DAS PORTAS LÓGI- | |
| CAS | 33 |
| $2.1.1$ Modelo de atraso adotado em fluxo $standard\ cell\ .$ | 35 |
| | 35 |
| 2.2.1 Modelo RC Distribuído (Distributed RC Model) | 36 |
| $2.2.2$ Modelo de Capacitância Concentrada ($Lumped\ C$ | |
| $Model) \dots $ | 36 |
| 2.2.3 Modelo RC Concentrado (Lumped RC Model) | 37 |
| 2.2.4 Extração de Elementos Parasitas no Projeto de Cir- | |
| cuitos Digitais | 38 |
| 2.3 CARACTERÍSTICAS TEMPORAIS DAS INTERCONEXÕES | 40 |
| 3 CÁLCULO DAS CARACTERÍSTICAS TEMPORAIS | |
| DA INTERCONEXÃO | 45 |
| 3.1 REPRESENTAÇÃO DAS INTERCONEXÕES | 45 |
| 3.2 CÁLCULO DO ATRASO DAS INTERCONEXÕES | 45 |
| 3.3 TÉCNICA DE Puri, Kung e Drumm (2002) PARA O CÁL- | |
| CULO DA CAPACITÂNCIA EFETIVA E DEGRADAÇÃO | |
| | 49 |
| 3.3.1 Cálculo da Capacitância Efetiva | 50 |
| | 52 |
| 3.3.3 O Algoritmo de Puri, Kung e Drumm (2002) | 54 |
| 4 ANÁLISE DE <i>TIMING</i> ESTÁTICA | 57 |
| 4.1 REPRESENTAÇÃO DE CIRCUITOS DIGITAIS | 58 |
| 4.2 CÁLCULO DO PIOR ATRASO DO CIRCUITO | 61 |
| 4.3 IMPLEMENTAÇÃO DA FERRAMENTA DE STA | 63 |
| 4.3.1 O Modelo de Grafo Adotado | 64 |

| 4.3.2 Algoritmo de Análise de <i>Timing</i> Estática | 64 |
|---|-----|
| 5 EXPERIMENTOS | 67 |
| 5.1 METODOLOGIA E INFRAESTRUTURA EXPERIMENTAL | 67 |
| 5.2 VALIDAÇÃO DO MODELO DE CAPACITÂNCIA CON- | |
| CENTRADA PERANTE FERRAMENTA INDUSTRIAL \dots | 70 |
| 5.3 ANÁLISE DE <i>TIMING</i> ESTÁTICA EM FERRAMENTA | |
| INDUSTRIAL | 71 |
| 5.3.1 Modelagem de $Driver (Driver model) \dots$ | 72 |
| 5.3.2 Modelagem do Destino (Receiver model) | 72 |
| 5.3.3 Modelagem da Interconexão (Reduced-order network | |
| $model) \ \dots \ $ | 72 |
| 5.3.4 Resultados Obtidos | 73 |
| 5.4 VALIDAÇÃO DA TÉCNICA IMPLEMENTADA PERANTE | |
| FERRAMENTA INDUSTRIAL | 73 |
| 5.4.1 Relação entre C_{eff} e C_{total} | 75 |
| 5.4.2 Erro de <i>Arrival Times</i> nas Saídas Primárias | 78 |
| 5.4.3 Nível Lógico <i>versus</i> Erro Relativo | 78 |
| 6 CONCLUSÃO | 85 |
| 6.1 TRABALHOS FUTUROS | 85 |
| Referências Bibliográficas | 87 |
| ANEXO A - Artigo sobre o TCC | 93 |
| _ | 111 |
| | |

1 INTRODUÇÃO

Este capítulo tem por objetivo, apresentar uma visão geral sobre o fluxo de projeto *standard cell* e a importância da análise de *timing* estática no desenvolvimento de circuitos digitais. Serão apresentadas também a motivação e a justificativa deste trabalho.

1.1 FLUXO DE PROJETO STANDARD CELL

O crescimento da complexidade dos circuitos digitais contemporâneos 1 e a necessidade de um time-to-market (tempo de entrega ao mercado) curto faz com que o projeto de tais circuitos adote o fluxo $standard\ cell\ (Figura\ 1).$

No fluxo standard cell as portas lógicas são caracterizadas e validadas previamente em uma dada tecnologia, originando as chamadas "células". Essas células 2 são catalogadas com suas diversas características elétricas em uma biblioteca, podendo ser reutilizadas em diversos projetos que usem a mesma tecnologia. O reuso amortiza o custo dos projetos inseridos neste nodo tecnológico e possibilita um time-to-market mais curto.

O fluxo standard cell pode ser subdividido em etapas, e ao decorrer dessas etapas, a análise de timing pode ser requisitada milhares de vezes. De acordo com Bhasker e Chadha (2009), essas são algumas das etapas importantes no fluxo standard cell:

- Síntese: Responsável por criar uma representação em nível de portas lógicas, a partir de uma descrição no nível de transferência entre registradores (RTL: Register Transfer Level). A partir desta etapa, a análise de timing estática (STA: Static Timing Analysis) é utilizada, para estimar as características temporais do circuito;
- Otimização Lógica: Responsável por minimizar a lógica do circuito sintetizado. A análise de timing estática pode ser realizada antes desta etapa, para verificar os caminhos de maior atraso, também chamados de caminhos críticos. Se a análise de timing for realizada depois desta etapa, o objetivo é identificar

¹Um processador para *desktop* desenvolvido no ano de 2008 tem cerca de 731 milhões de transistores, excluindo a área de memória (INTEL, 2008).

 $^{^2\}mathrm{C\'elula}$ é a instância de layout para a implementação física de uma porta lógica.




Figura 1 – Fluxo de projeto $Standard\ Cell.$ Adaptado de (BHASKER; CHADHA, 2009).

quais caminhos ainda precisam ser otimizados ou identificar os caminhos críticos;

- Posicionamento: Define a localização espacial dos layouts das células. Antes dessa etapa, modelos de interconexão ideais são adotados, pois ainda não se possui as informações necessárias de posicionamento. Uma maneira alternativa para se modelar as interconexões é utilizar um modelo de wireload, que estima o tamanho das interconexões de acordo com o seu número de destinos, ou fanouts;
- Síntese da Árvore de *Clock*: No início da síntese física, as árvores dos relógios são consideradas como ideais, ou seja, não possuem atraso de propagação. O objetivo desta etapa é mini-

mizar o clock skew, que é a diferença entre os tempos de chegada do sinal de relógio nas entradas dos registradores. A análise de timing estática é importante nesta etapa para avaliar essas diferenças nos tempos de chegada.

• Roteamento: Responsável por criar as conexões entre as diferentes células incluídas no projeto, utilizando as diferentes camadas de metal. As mudanças nas topologias nesta etapa necessitam diversas avaliações das informações temporais.

Os projetos de circuitos digitais no fluxo standard cell são realizados visando, além das funcionalidades requisitadas, a operação em uma frequência especificada. Por isso, diversas otimizações são efetuadas ao longo do fluxo, para que tais funcionalidades consigam ser realizadas na frequência definida. Nas primeiras etapas de um projeto no fluxo standard cell, apenas as questões relacionadas à funcionalidade do projeto são verificadas, pois ainda não estão disponíveis informações detalhadas referentes ao comportamento elétrico do circuito. Nas etapas posteriores, as informações temporais precisam ser avaliadas com precisão, para que as etapas de otimização garantam a satisfação dos requisitos do projeto.

1.2 MOTIVAÇÃO

No fluxo standard cell, a partir da descrição RTL, uma série otimizações são realizadas ao decorrer de suas etapas. Como consequência dessas otimizações, as topologias das interconexões se alteram, levando à necessidade, ao decorrer do fluxo, de diversas avaliações de suas informações temporais. Kahng et al. (2013) trata do problema de gate sizing utilizando diversas modelagens para os atrasos das interconexões, bem como seu impacto na propagação do slew do circuito.

Em diversos sistemas projetados atualmente, entre 50% a 70% do ciclo de relógio é "consumido" pelo atraso de propagação de suas interconexões (CONG et al., 1996). Nas tecnologias com alta escala de integração (*VLSI: Very-large-scale integration*) atuais, onde diversas otimizações tem por objetivo reduzir a resistência dos *drivers*, as interconexões passam a ser cada vez mais impactantes no desempenho do circuito digital.

Durante as otimizações nas etapas iniciais do fluxo (pre-layout), a análise de timing é requisitada milhares de vezes, sendo assim necessário que a ferramenta de análise de timing tenha o melhor desem-

penho possível. Como as informações relacionadas ao aspecto físico do circuito, como posicionamento (WANG; YANG; SARRAFZADEH, 2000) e roteamento (RYZHENKO; BURNS, 2012) nas etapas iniciais precisam ser aproximadas, a ferramenta de análise de *timing* fornece estimativas pessimistas sobre o *timing* do circuito.

Já nas etapas finais (pós-layout), a análise de timing precisa ser a mais precisa possível. Porém, a modelagem dos elementos dos circuitos digitais torna-se mais complexa, diminuindo o desempenho da ferramenta.

Como as informações de timing precisam ser avaliadas centenas ou milhares de vezes durante os processos de otimização, ferramentas de análise de timing eficientes e escaláveis precisam ser desenvolvidas e aperfeiçoadas para acompanhar a evolução da tecnologia CMOS (Complementary Metal-Oxide Semiconductor).

1.3 JUSTIFICATIVA

Diversas otimizações são realizadas no decorrer do fluxo de projeto standard cell e o uso de ferramentas para a automação de projeto eletrônico (EDA: Electronic Design Automation) é indispensável em suas diferentes etapas. A inexistência de ferramentas de análise de timing estática precisas de domínio público e a restrição no acesso à ferramentas industriais (devido ao alto custo de suas licenças) resultam em um problema de infraestrutura de pesquisa. Assim, este trabalho tem como resultado uma alternativa de ferramenta de análise de timing para projetistas de circuitos digitais, bem como uma infraestrutura realista e precisa para desenvolvedores de ferramentas, que necessitam da análise de timing em alguma etapa do fluxo de projeto standard cell.

1.4 OBJETIVOS

1.4.1 Objetivo Geral

Este trabalho tem por objetivo o projeto, validação, avaliação e documentação de uma ferramenta de análise de *timing* estática voltada para o fluxo *standard cell*.

1.4.2 Objetivos Específicos

- Avaliação e análise experimental do modelo de interconexão com capacitância concentrada, desprezando-se o impacto das resistências;
- Avaliação e análise experimental da técnica de Elmore para cálculo do atraso das interconexões baseando-se em um modelo de interconexão RC concentrado;
- Avaliação e análise experimental da técnica para cálculo do atraso de interconexões utilizando a abordagem de capacitância efetiva;
- 4. Construção de uma ferramenta de análise de *timing* estática incluindo as funcionalidades descritas nos objetivos 1, 2 e 3, bem como sua validação empírica perante uma ferramenta de análise de *timing* industrial.

1.5 ESCOPO

Este trabalho aborda o problema da análise de timing estática utilizando técnicas para estimação dos atrasos das interconexões. A análise de timing é realizada propagando os atrasos de cada porta lógica em ordem topológica, a fim de estimar o desempenho do circuito. Os modelos de atraso (delay) e slew utilizados neste trabalho são os mesmos utilizados no fluxo standard cell³.

As interconexões serão modeladas de duas formas:

- Modelo da capacitância concentrada, impactando apenas nos *atrasos* de seus *drivers*;
- Modelo RC concentrado⁴, apresentando também, seus próprios atrasos como impacto no atraso do circuito.

Não faz parte do escopo deste trabalho a consideração dos tempos de setup e hold das células sequenciais, como os registradores. Eles serão modelados pelo $timing\ arc^5$ da entrada de relógio até a saída.

³O cálculo dos atrasos das portas lógicas será melhor apresentado na Seção 2.1. ⁴Este modelo pode ser chamado de modelo RC distribuído em alguns trabalhos científicos, como na competição de sizing do ISPD (International Symposium on Physical Design) de 2013 (OZDAL et al., 2013).

⁵O conceito de *timing arc* será apresentado na Seção 2.1.

1.6 ORGANIZAÇÃO DESTE TRABALHO

Este trabalho está organizado da seguinte forma:

 ${\cal O}$ Capítulo 2 apresenta os conceitos básicos essenciais para o entendimento do presente trabalho.

No Capítulo 3 é apresentada uma revisão bibliográfica acerca das técnicas utilizadas para cálculo do atraso das interconexões e da capacitância efetiva.

Já o Capítulo 4 trata da análise de *timing*, apresentando seus algoritmos e particularidades na implementação.

 ${\cal O}$ Capítulo 5 apresenta os experimentos realizados utilizando a ferramenta implementada neste trabalho.

Finalmente, as conclusões e algumas perspectivas de trabalhos futuros são apresentadas no Capítulo 6.

2 CONCEITOS FUNDAMENTAIS DE CIRCUITOS DIGITAIS

Este capítulo apresenta os conceitos básicos relacionados à temporização e modelagem de circuitos digitais, essenciais para o entendimento do presente trabalho. A Seção 2.1 apresenta as características temporais das portas, assim como os modelos de atraso adotados no fluxo *standard cell*. Os modelos de interconexões e as suas características temporais serão apresentados nas Seções 2.2 e 2.3, respectivamente.

2.1 CARACTERÍSTICAS TEMPORAIS DAS PORTAS LÓGICAS




Figura 2 – (a) Uma porta lógica $CMOS\ u1$, de função NAND, com duas entradas é driver da interconexão n1. (b) Algumas características temporais (delay e slew) da porta lógica u1.

As características temporais do circuito são derivadas das características temporais de suas partes, quais sejam, as portas lógicas e as interconexões que o compõem. Para as portas lógicas, as informações a seguir são relevantes (LIVRAMENTO, 2013):

- Timing Arc (Arco de Tempo): é um conceito utilizado para associar um pino de entrada de uma porta com a saída dessa mesma porta. Uma porta NAND de duas entradas, como a apresentada na Figura 2(a) possui dois timing arcs: um entre a entrada a e a saída $(a \rightarrow o)$ e outro entre a entrada b e a saída $(b \rightarrow o)$. Para elementos sequenciais, como os registradores, normalmente consideram-se como timing arcs as conexões entre o sinal de relógio e as saídas. O arco é chamado positive unate se uma transição de subida (descida) na entrada causa uma transição de subida (descida) da entrada causa uma transição de descida (subida) na saída, o arco é chamado negative unate (BHASKER; CHADHA, 2009).
- **Delay** (Atraso de Propagação): é o tempo que o sinal em um pino de saída o leva para atingir um limiar¹ de sua transição total, devido a uma mudança no sinal em um pino de entrada. Se a transição em o for do nível lógico 0 para 1, o atraso é chamado de atraso de subida (*rise delay*), caso o contrário, é chamado de atraso de descida (*fall delay*) (Figura 2).
- Slew (Tempo de Transição): é o tempo que um sinal leva para transicionar de uma porcentagem do valor de referência (V_{dd}) à outra (BHASKER; CHADHA, 2009)². Se a transição for de um valor for de uma porcentagem menor para uma maior, ela é chamada de transição de subida (rise slew), caso contrário, trata-se de ua transição de descida (fall slew) (Figura 2).
- Propagação do Slew: é a política utilizada para propagação dos slews das entradas até as saídas das portas lógicas. A estratégia geralmente adotada é a de propagar para o pino de saída da porta lógica o maior dentre os slews associados aos timing arcs.

 $^{^1\}mathrm{Este}$ limiar geralmente é definido nas bibliotecas de célula como sendo 50% do Vdd.

 $^{^2 \}mathrm{Nas}$ bibliotecas de células, essas porcentagens geralmente são definidas como 20%e80%ou 10%e90%

• *Driver*: é a porta lógica (ou o pino de saída de uma porta lógica) que gera o sinal para uma interconexão. Cada interconexão possui apenas um *driver*.

2.1.1 Modelo de atraso adotado em fluxo standard cell

Nas bibliotecas standard cell atuais, modelos de atrasos não-lineares³ são fornecidos para os timing arcs das células disponíveis. Esses modelos, que geralmente são obtidos através de simulações em nível elétrico, são armazenados na forma de lookup tables, como a da Figura 3. Uma lookup table descreve o delay ou o slew de uma célula em função de dois fatores: o slew na entrada do timing arc (colunas), e a capacitância de saída (load) (linhas).

Utilizando a lookup table da Figura 3 para estimar o delay de um dos timing arcs de uma célula CMOS e supondo que o slew na entrada deste timing arc seja de 8.0, e a capacitância vista na saída seja 0.1, obtém-se que delay=3.49, pois 3.49 é o valor endereçado pelos índices da função (slew e load). Caso os valores de slew ou load não existam na tabela, uma interpolação linear é realizada. Da mesma forma, o cálculo do slew do timing arc é realizado com base na lookup table específica para o slew.

2.2 MODELOS DE INTERCONEXÃO

Modelos de interconexão devem ser adotados de acordo com a etapa que o projeto se encontra no fluxo. Nas etapas iniciais, ou de pre-layout, ainda não há informações sobre o posicionamento e sobre o roteamento. Assim, as interconexões recebem modelos simplistas, possibilitando que as otimizações necessárias sejam realizadas, sem degradação no desempenho, para que as informações reais dos parasitas sejam apuradas. Nas etapas mais próximas da síntese física, ou poslayout, as interconexões são modeladas em função de suas capacitâncias e resistências, com o intuito de fornecer uma simulação mais precisa possível.

Esta seção tem por objetivo, apresentar alguns modelos de representação de interconexões, suas vantagens e desvantagens. Também será apresentado o formato de representação de parasitas mais utilizado no projeto de circuitos digitais.

³Conhecidos na indústria por NLDM (Non-Linear Delay Model)

```
rise delay (delay table) {
1
    load (0.0, 0.1, 0.2, 0.4, 0.8, 1.6, 3.2);
2
    input_slew (0.5, 3.0, 5.0, 8.0, 14.0, 20.0, 30.0, 50.0);
3
    values (
      1.17, 1.82, 2.26, 2.76, 3.48, 4.04, 4.82, 6.12,
5
      1.69, 2.34, 2.86, 3.49, 4.41, 5.11, 6.06, 7.58,
6
            2.86, 3.38, 4.12, 5.22, 6.05, 7.16, 8.90,
      3.25, 3.90, 4.42, 5.20, 6.60, 7.67, 9.08, 11.23,
8
      5.33, 5.98, 6.50, 7.28, 8.84, 10.30, 12.24, 15.14,
q
      9.50, 10.15, 10.67, 11.45, 13.01, 14.57, 17.15, 21.33,
10
      17.83, 18.48, 19.00, 19.78, 21.34, 22.90, 25.50, 30.70
11
12
13
```

Figura 3 – Uma lookup table para atraso de subida (rise delay) de um arco de timing. As linhas são endereçadas por load (capacitância de saída da porta lógica) e as colunas por input slew (slew aplicado na entrada do timing arc). Adaptada de (OZDAL et al., 2013).

2.2.1 Modelo RC Distribuído (Distributed RC Model)

Uma interconexão pode ser representada idealmente como uma linha distribuída (Figura 4): a linha de comprimento L é dividida em segmentos de tamanho ΔL , com $\Delta L \to 0$, e cada segmento é representado por um valor de resistência r e um valor de capacitância c. Assim, a resistência e a capacitância total da linha são $r \times L$ e $c \times L$, respectivamente. O cálculo dos atrasos no modelo RC distribuído implica na resolução de equações diferenciais, as quais possuem soluções complexas. Uma solução numérica seria realista, porém resulta em um custo computacional muito elevado, tornando inviável sua adoção em fluxo $standard\ cell$. Para tal objetivo, utilizam-se modelos de interconexão simplificados.

2.2.2 Modelo de Capacitância Concentrada ($Lumped\ C\ Model$)

O Modelo de capacitância concentrada é geralmente utilizado nas etapas iniciais do projeto, pois se trata de um modelo simples com fácil simulação. Quando a resistência da interconexão é desprezível, de-




Figura 4 – Modelo RC Distribuído. Obtida de (RABAEY; CHANDRAKASAN; NIKOLIC, 2008).

vido o fato de que a resistência do driver é substancialmente maior que a resistência total da interconexão, ou quando as informações parasitas ainda não foram obtidas com detalhe, o fio pode ser representado como um capacitor C, que corresponde à capacitância total da interconexão. Seu atraso de propagação é desconsiderado, já que o fio não possui resistências. Seu único impacto no desempenho é a sua contribuição na capacitância vista pelo driver (RABAEY; CHANDRAKASAN; NIKOLIC, 2008).




Figura 5 – Modelo de Capacitância Concentrada. Adaptada de (RABAEY; CHANDRAKASAN; NIKOLIC, 2008).

2.2.3 Modelo RC Concentrado (Lumped RC Model)

O modelo RC concentrado é amplamente adotado no fluxo $standard\ cell\$ para modelagem das interconexões. No modelo RC concentrado, concentra-se toda a resistência de cada segmento da interconexão em um único resistor R e similarmente, combina-se a capacitância total em um único capacitor C. A rede resistor-capacitor é normalmente representada como uma árvore RC (Figura 6). De acordo com Rabaey, Chandrakasan e Nikolic (2008), uma árvore RC possui as seguintes propriedades:

- A rede tem apenas um nodo de entrada, chamado de **fonte** (source);
- Todos os capacitores são entre um nodo e o terra;
- A rede não possui *loops* resistivos, por isso é chamada de Árvore.




Figura 6 – Uma árvore RC. Obtida de (RABAEY; CHANDRAKASAN; NIKOLIC, 2008).

2.2.4 Extração de Elementos Parasitas no Projeto de Circuitos Digitais

Quando se tem as informações de capacitância e resistência totais de uma interconexão, C_{wire} e R_{wire} respectivamente, em uma fase de $pr\acute{e}$ -layout, é necessário criar uma topologia para este fio, uma vez que o atraso da interconexão depende de como ela está estruturada. Existem três topologias (Figura 7) que podem ser utilizadas a fim de representar a interconexão (BHASKER; CHADHA, 2009):

• Árvore de melhor caso (Best-case tree): (Figura 7-a) Assume-se que cada pino de destino é fisicamente adjacente ao driver. Assim, nenhuma resistência estará no caminho entre driver e destino, e todos os pinos de destino atuarão como load na saída da interconexão.

- Árvore balanceada (*Balanced tree*): (Figura 7-b) Na árvore balanceada, todos os pinos de destino se encontram na mesma distância do *driver*, e o caminho para cada destino corresponde a mesma quantidade de capacitância e resistência que os outros caminhos.
- Árvore de pior caso (*Worst-case tree*): (Figura 7-c) Neste caso, todos os destinos se encontram no fim da interconexão. Assim, cada pino de destino vê a resistência e a capacitância total da interconexão.




Figura 7 – Representações utilizadas para as árvores RC em um contexto de *pre-layout*. Obtida de (BHASKER; CHADHA, 2009).

Em projetos de circuitos digitais, as capacitâncias parasitas são geralmente descritas no formato SPEF ⁴ (Standard Parasitic Exchange Format) definido pelo IEEE (Institute of Electrical and Electronics Engineers). O formato SPEF é um padrão feito para garantir a interoperabilidade entre ferramentas de automação de projeto eletrônico (EDA: Electronic Design Automation). Os parasitas podem ser representados em diferentes níveis de sofisticação, desde o simplista modelo de capacitância concentrada, até uma representação mais precisa de Árvores RC.

Um exemplo de interconexão descrita no formato SPEF (IEEE, 1999) pode ser visualizado nas Figuras 8(a) e 8(b). A linha 1 no código SPEF da Figura 8(b) apresenta o nome da interconexão (inp1) e o valor de sua capacitância total (5.4). As linhas 2, 3 e 4 indicam que existe uma conexão entre uma entrada primária inp1, indicado por *P inp1 I, e a entrada de um pino interno a da porta u1, indicado por *I u1:a I. Da linha 6 até a linha 9 são representadas as capacitâncias da árvore RC.

A representação de um capacitor num arquivo SPEF se dá pelo formato:

[Número] [Nome] [Capacitância]

De maneira semelhante, os resistores, como pode ser visto nas linhas 11 até 13, são descritos no formato:

[Número] [Capacitor Fonte] [Capacitor Destino] [Resistência]


O valor *END (linha 14) é utilizado para determinar o fim da descrição de uma interconexão.

2.3 CARACTERÍSTICAS TEMPORAIS DAS INTERCONEXÕES

A Figura 9 ilustra as três principais contribuições das interconexões, sobre o atraso do circuito:

• Capacitância Vista Pelo *Driver*: É necessário modelar a carga capacitiva a ser carregada pelo *driver* da interconexão com o objetivo de se obter a informação de *load*, a qual é utilizada no cálculo do *delay* e *slew* dos *timing arcs* das portas lógicas,

⁴Existem outros formatos como SPF (standard parasitic format), DSPF (detailed standard parasitic format), RSPF (reduced standard parasitic format) e SBPF (Synopsys binary parasitic format).



| 1 | *D_NET inp1 5.4 | | | | |
|------|---------------------|--|--|--|--|
| 2 | *CONN | | | | |
| 3 | *P inp1 I | | | | |
| 4 | *I u1:a I | | | | |
| 5 | *CAP | | | | |
| 6 | 1 inp1 1.2 | | | | |
| 7 | 2 inp1:1 1.3 | | | | |
| 8 | 3 inp1:2 1.4 | | | | |
| 9 | 4 u1:a 1.5 | | | | |
| 10 | *RES | | | | |
| 11 | 1 inp1 inp1:1 3.4 | | | | |
| 12 | 2 inp1:1 inp1:2 3.5 | | | | |
| 13 | 3 inp1:2 u1:a 3.6 | | | | |
| 14 | *END | | | | |
| | | | | | |
| (1.) | | | | | |

(b)

Figura 8 – (a) Interconexão RC obtida do circuito *simple* da competição de *sizing* do ISPD. (b) SPEF referente à Figura 8(a).

como visto anteriormente. Nesta capacitância é incluído também o impacto causado pelos pinos de destino da interconexão 5 . Na fase $pr\acute{e}$ -layout, essa estimativa é realizada somando a capacitância total da interconexão com a capacitância de cada pino de destino dela. Porém, ao se tratar de interconexões com característica resistiva, o uso da abordagem de capacitância concentrada

 $^{^5}$ Um pino de destino de uma interconexão é um pino que se liga na interconexão, que não é o pino driver. Por exemplo, na Figura 9(a), os pinos de destino da interconexão são o segundo pino de entrada da porta u2, o pino de entrada da porta u3 e o pino d do flip-flop f1.

é impreciso. Para que os modelos de atraso não-lineares, que dependem do valor de capacitância de saída, sejam utilizados para os drivers diretamente, é necessário o uso de uma abordagem conhecida como Capacitância Efetiva (C_{eff}). Tal abordagem tenta encontrar um valor de capacitância que pode ser utilizado como carga equivalente, em termos de timing, para a saída do driver (BHASKER; CHADHA, 2009). Algumas técnicas serão abordadas no Capítulo 3.

- Atraso da Interconexão: Além do impacto local nos delays e slews de seus drivers, as interconexões exercem impacto global no circuito, com seu próprio atraso de propagação (Figura 9(b)), devido a sua característica resistiva. Com a alta frequência de operação dos circuitos digitais atuais e o dimensionamento dos transistores para escalas nanométricas, os atrasos das interconexões, que antes não eram significativos, hoje chegam consumir de 50% a 70% do ciclo do relógio, e esta porcentagem tende a aumentar na medida que os transistores diminuem (CONG et al., 1996). Uma das métricas mais populares para se calcular o atraso em interconexões é o atraso de Elmore (Elmore Delay) (ELMORE, 1948), pela simplicidade e razoável correlação com os atrasos reais. Esta técnica será apresentada com mais detalhes na Seção 3.2.
- Degradação do Slew: O cálculo do slew é crucial para determinar a precisão de uma avaliação de timing em um circuito digital (ZHOU et al., 2007). Os delays dos timing arcs dependem do slew de entrada e do slew de saída. Quando um sinal se propaga por uma interconexão, seu slew (i.e., sua declividade) sofre uma degradação devido ao efeito resistivo da mesma (Figura 9(b)). A não-modelagem desta degradação pela interconexão, acarreta em erros de até 50% (SHEEHAN, 2002). A abordagem para degradação do slew utilizada neste trabalho será apresentada na Seção 3.3.2.




Figura 9 – (a) Um circuito composto por três portas lógicas (u1, u2 e u3), uma célula sequencial (f1) e uma interconexão em forma de árvore RC, que liga a saída de u1 às entradas de u2, u3 e f1; (b) São apresentadas as modelagens para os timing arcs da porta lógica u1; O modelo da interconexão é abstraído, recebendo um valor de capacitância efetiva. As setas indicam que a interconexão oferece um atraso e uma degradação no slew. Cada destino da interconexão é representado como um valor de capacitância de seus pinos de entrada.

3 CÁLCULO DAS CARACTERÍSTICAS TEMPORAIS DA INTERCONEXÃO

Este capítulo tem por objetivo apresentar uma técnica utilizada para o cálculo das características temporais das interconexões, necessário para a estimativa de timing global dos circuitos digitais. Na Seção 3.1 será apresentado um modelo computacional para as interconexões. A Seção 3.2 apresentará uma revisão bibliográfica mostrando algumas técnicas para cálculo do atraso das interconexões, bem como a técnica de Elmore e a técnica escolhida para ser implementada no presente trabalho, que será detalhada na Seção 3.3.

3.1 REPRESENTAÇÃO DAS INTERCONEXÕES

Para que o atraso de uma interconexão seja estimado com precisão, um modelo de grafo (Figura 10) pode ser utilizado para representar o fio em termos de capacitâncias e resistências.

No modelo de grafo I(C,R) utilizado, o conjunto dos vértices é composto pelos nodos internos da interconexão, que representam cada capacitor. As arestas do grafo modelam os resistores, e cada resistor conecta um par de capacitores. Sendo assim:

- $\mathbf{C} = \{c | c \text{ \'e um capacitor da rede RC}\}$
- $\mathbf{R} = \{(c,d) | \text{ existe um resistor que conecta os capacitores } c \in d\}$

3.2 CÁLCULO DO ATRASO DAS INTERCONEXÕES

Diversas técnicas são empregadas no cálculo do atraso das interconexões. Uma vez que o cálculo real dos atrasos das interconexões possui custo muito elevado para ser realizado para milhares de interconexões em centenas de vezes, modelos aproximados geralmente são utilizados no fluxo standard cell. A avaliação assintótica da forma de onda (AWE: Asymptotic Waveform Evaluation) (PILLAGE; ROHRER, 1990) é uma técnica amplamente utilizada para geração de modelos de ordem reduzida, realizando uma aproximação na função de transferência via aproximação de Padé. Outras técnicas como PRIMA (Passive Reduced-Order Interconnect Macromodeling Algorithm) (ODA-BASIOGLU; CELIK; PILEGGI, 1997) possuem uma alta complexidade




Figura 10 – O grafo correspondente à interconexão da Figura 9(a), com cinco vértices e quatro arestas.

computacional, sendo muito lentas para serem utilizadas no contexto de uma técnica de otimização, como *qate sizing* (KAHNG et al., 2013).

A técnica de Elmore (1948) é uma técnica baseada no primeiro momento da resposta ao impulso amplamente utilizada no cálculo dos atrasos das interconexões. A popularidade da técnica de Elmore devese aos fatores que seguem:

- Boa correlação com os atrasos reais nos nodos mais afastados do driver (KASHYAP; ALPERT; DEVGAN, 2000);
- Utiliza uma fórmula fechada, que envolve apenas as resistências e capacitâncias do circuito (HOROWITZ, 1983);
- Provê um limite superior provado para o atraso real de qualquer árvore RC (GUPTA et al., 1997);
- É aditiva, ou seja, o atraso do nodo A até o nodo C passando pelo nodo B é a soma dos atrasos entre A e B e entre B e C (KASHYAP; ALPERT; DEVGAN, 2000).

De acordo com Rabaey, Chandrakasan e Nikolic (2008), em um nodo c_i da árvore RC, o atraso de Elmore (τ_i) pode ser facilmente calculado como:

$$\tau_i = \sum_{k=1}^{N} C_k R_{ik} \tag{3.1}$$

Onde N é o número de capacitores da árvore RC, C_k é o valor de capacitância do nodo c_k e R_{ik} é a resistência compartilhada entre os caminhos $s \to i$ e $s \to k$ (s é o nodo fonte), ou seja:

$$R_{ik} = \sum R_j \Rightarrow (R_j \in [caminhos(s \to i) \cap caminhos(s \to k)])$$
 (3.2)

Na topologia da Figura 9(a), C0 é o nodo fonte. Assim, o atraso de Elmore para o nodo C4 é:

$$\tau_4 = C_1 R_1 + C_2 R_1 + C_3 R_1 + C_4 (R_1 + R_4)$$
 (3.3)

A técnica de Elmore pode ser implementada também em sua forma recursiva. O algoritmo para cálculo do atraso de Elmore recebe como entrada o grafo I(C,R) da interconexão e é executado após a inicialização das capacitâncias totais $downstream\left(C_{total_i}\right)$ de cada nodo interno.

1. Inicialização das capacitâncias totais downstream: Os nodos internos são numerados de 1 até n em ordem topológica, sendo n o tamanho do conjunto de vértices. Assim, o passo de inicialização de cada $c_i \in C$ acontece em ordem topológica reversa, seguindo a Equação 3.4;

$$C_{total_i} = C_i + \sum_{j \in filhos(i)} C_{total_j}$$
 (3.4)

Sendo que C_i é o valor de capacitância do nodo c_i . O conjunto filhos(i) é o conjunto de capacitores que estão interligados diretamente com o capacitor c_i através de um resistor R, que tenham um nível topológico maior que este¹. Analogamente, o pai(i) é um capacitor que precede c_i ² e se conecta com ele, também, através de um resistor.

2. Cálculo dos atrasos utilizando a técnica de Elmore: O atraso de Elmore em cada nodo c_i da interconexão é calculado recursivamente, somando o atraso no pai de c_i com o valor da resistência que liga c_i ao seu pai multiplicado pela capacitância total downstream de c_i , como mostrado na Equação 3.5.

 $^{^{1}\}mathrm{Caso}~c_{i}$ seja um nodo terminal, seu conjunto filhos(i) é vazio.

²Se c_i não for o nodo fonte da árvore.

$$\tau_i = \tau_{pai(i)} + R(pai(i), i) \times C_{total_i}$$
(3.5)

A função R(i,j) retorna o valor da resistência que liga dois capacitores c_i e $c_j \in C$. O atributo C_{total_i} é a capacitância total downstream de um nodo c_i . Assim, o cálculo do atraso em cada nodo da interconexão compõe o atraso da interconexão partindo do driver até cada pino de destino.

A técnica de Elmore para atraso de interconexões fornece boas aproximações quando o efeito conhecido como resistive shielding não é tão alto. Este efeito acontece devido ao fato de que as resistências alteram o tempo que as capacitâncias levam para serem carregadas ou descarregadas. O efeito de resistive shielding faz com que o atraso do driver de uma interconexão seja menor que o atraso dele considerando a capacitância concentrada da interconexão. Similarmente, o efeito faz com que o atraso da interconexão seja menor que o atraso de Elmore utilizando o valor de capacitância total para cada segmento. Considere a interconexão da Figura 9(a), no caso extremo em que $R4 = \infty$, o capacitor C4 nunca seria carregado, e portanto, o atraso da interconexão não deveria levar em consideração o valor do capacitor C4.

Algumas adaptações na técnica de Elmore foram propostas para que o cálculo do atraso das interconexões capturem também o efeito do resistive shielding utilizando a abordagem da capacitância efetiva em cada nodo da interconexão. Na Figura 11, as transições na saída de um driver são comparadas ao se utilizar a abordagem de capacitância efetiva (linha pontilhada) e de capacitância concentrada (linha contínua). Pode-se observar que para o valor escolhido de capacitância efetiva, o sinal leva o mesmo tempo para atingir o ponto médio da curva $(V_{dd}=50\%)$ que quando o driver está conectado diretamente à carga real da árvore RC (linha tracejada). Note a diferença neste ponto em relação à curva de capacitância concentrada, mostrando a imprecisão de se utilizar este modelo em certos casos.

Como a abordagem de capacitância efetiva está relacionada à consideração do efeito de *resistive shielding*, ao utilizá-la em cada segmento da interconexão, é possível obter-se um atraso na interconexão mais preciso do que o atraso de Elmore, mesmo sem considerar momentos de maior ordem da resposta ao impulso.

Kashyap, Alpert e Devgan (2000) propuseram uma técnica para calcular o atraso da interconexão levando em conta o efeito de *resistive shielding*. Com a mesma complexidade da técnica de Elmore, a




Figura 11 – Formas de onda na saída de uma porta lógica em função da abordagem utilizada para cálculo da capacitância. Obtida de (BHASKER; CHADHA, 2009).

técnica proposta para cálculo de atraso em uma árvore RC calcula também o valor de capacitância efetiva. Porém, Kashyap, Alpert e Devgan (2000) não consideravam o driver da interconexão como sendo uma porta lógica CMOS. Como consequência, sua aproximação para o slew na entrada da árvore RC era imprecisa. Como o cálculo da capacitância efetiva de uma árvore depende do slew que incide nesta, e o slew depende da capacitância vista pelo driver, Puri, Kung e Drumm (2002) propuseram uma técnica que leva em consideração o impacto da capacitância no slew do driver, e também, do slew no cálculo da capacitância efetiva. Esta técnica será apresentada na Seção 3.3 e foi a técnica implementada neste trabalho.

3.3 TÉCNICA DE Puri, Kung e Drumm (2002) PARA O CÁLCULO DA CAPACITÂNCIA EFETIVA E DEGRADAÇÃO DO *SLEW*

O objetivo desta seção é apresentar a técnica para cálculo das informações referentes às características temporais das interconexões que foi escolhida para ser implementada neste trabalho.

Devido ao fato de que o valor de capacitância efetiva de uma interconexão depende do *slew* incidente nesta, que por sua vez, depende do valor de capacitância efetiva, Puri, Kung e Drumm (2002)

propuseram uma técnica iterativa para simular esta interdependência. A técnica em questão obtém o atraso de Elmore com capacitância efetiva para a interconexão, bem como a degradação do slew e o valor de capacitância utilizado no cálculo do delay e slew do driver.

A seguir serão apresentadas as técnicas para cálculo da capacitância efetiva e degradação do *slew*, bem como o algoritmo implementado para realização desses cálculos.

3.3.1 Cálculo da Capacitância Efetiva




Figura 12 – Visão geral da técnica iterativa para o cálculo do atraso da interconexão, capacitância efetiva e degradação do *slew*. Adaptada de (PURI; KUNG; DRUMM, 2002).




Figura 13 – Cálculo da capacitância efetiva utilizando rampa de entrada. Obtida de (PURI; KUNG; DRUMM, 2002).

Considere uma rede π $C_1 - R - C_2$ alimentada por uma fonte de tensão V(t), como a ilustrada na Figura 13. Seja I(t) a corrente total fornecida pela fonte de tensão V(t), $I_1(t)$ a corrente através de C_1 e $I_2(t)$ a corrente através de $R - C_2$. De acordo com Puri, Kung e Drumm (2002), realizando uma análise no domínio da frequência, obtemos que:

$$I(s) = I_1(s) + I_2(s) \tag{3.6}$$

Se

$$I_1(s) = \frac{V(s)}{1/C_1 s} \tag{3.7}$$

$$I_2(s) = \frac{V(s)}{R + 1/C_2 s} \tag{3.8}$$

Então:

$$I(s) = \frac{V(s)}{1/C_1 s} + \frac{V(s)}{R + 1/C_2 s}$$
(3.9)

ou

$$I(s) = V(s) \left(C_1 s + \frac{C_2 s}{1 + RC_2 s} \right)$$
 (3.10)

Agora, considerando que a fonte de tensão V(t) é uma rampa com tempo de subida t_r , V(t) é dado por:

$$V(t) = \begin{cases} \frac{V_{dd}}{t_r} \times t & \text{se } t < t_r \\ V_{dd} & \text{caso contrário} \end{cases}$$
 (3.11)

E no domínio da frequência:

$$V(s) = \frac{V_{dd}}{t_r} \times \frac{1}{s^2} \times (1 - e^{-st_r})$$
 (3.12)

Substituindo a V(s) da Equação 3.10 pela Equação 3.12 e voltando ao domínio do tempo obtém-se:

$$I(t) = \frac{V_{dd}}{t_r} ((C_1 + C_2) - C_2 e^{-\frac{t}{RC_2}}) \quad \text{para } t < t_r$$
 (3.13)

Em termos de timing, na capacitância efetiva, a carga transferida Q é a mesma que da rede π , no ponto médio da curva (tempo que a curva atinge $50\%V_{dd}$). A carga transferida Q é a integral da corrente I(t) com o tempo indo de 0 até $t_r/2$:

$$Q = \int_0^{t_r/2} I(t) dt = \int_0^{t_r/2} \frac{V_{dd}}{t_r} ((C_1 + C_2) - C_2 e^{-\frac{t}{RC_2}}) dt$$
 (3.14)

A carga transferida Q para carregar a capacitância efetiva da rede π (C_{eff}) até 50% de V_{dd} é dada, também, por $\frac{C_{eff}V_{dd}}{2}$. Ao igualar as duas equações de transferência de carga, obtemos:

$$C_{eff} = C_1 + C_2 \left(1 - \frac{2RC_2 V_{dd}}{t_r} \left(1 - e^{-\frac{t_r}{2RC_2}}\right)\right)$$
(3.15)

Assim, $C_{eff} = C_1 + C_2 \times K$, onde K é o fator de *shielding*, definido por:

$$K = 1 - 2x(1 - e^{-\frac{1}{2x}}), \text{ onde } x = \frac{RC_2}{t_x}$$
 (3.16)

3.3.2 Degradação do Slew Através da Árvore RC

O slew é degradado na árvore RC para obtenção de coeficientes mais precisos para os fatores de shielding. Considere um segmento de uma árvore RC, mostrado na Figura 14, que é alimentado por uma fonte de tensão $V(t) = \frac{V_{dd}}{t_r} \times t$, onde t_r é o slew da rampa de entrada. Conforme (PURI; KUNG; DRUMM, 2002), a tensão de saída neste caso, quando $t = t_r$, pode ser derivada como:

$$\frac{V_{dd}}{t_r}(t_r - RC_2 + RC_2 e^{-\frac{t_r}{RC_2}}) \tag{3.17}$$

Conforme a Figura 14:

$$\frac{V_1}{t_r} = \frac{V_{dd}}{t_r'} \tag{3.18}$$




Figura 14 – Degradação no *slew* em um segmento de uma árvore RC. Obtida de (PURI; KUNG; DRUMM, 2002).

Onde t_r' é o slew na saída. Substituindo V_1 da Equação 3.18 pela Equação 3.17, obtemos o valor de slew na saída, em função do slew aplicado na entrada:

$$t'_r = \frac{t_r}{1 - x(1 - e^{-\frac{1}{x}})}$$
 onde $x = \frac{RC_2}{t_r}$ (3.19)

Generalizando para uma árvore RC qualquer 3 e utilizando o valor de capacitância efetiva, o $slew_i$ no nodo c_i é definido pela equação:

$$slew_i = \frac{slew_j}{1 - \frac{R_i \ C_{eff_i}}{slew_i} (1 - e^{-\frac{slew_j}{R_i \ C_{eff_i}}})}$$
(3.20)

Onde $slew_j$ é o slew na entrada de v_i , vindo pelo nodo pai v_j e R_i é o valor do resistor que conecta c_i com c_j

 $^{^3 \}rm Representada conforme apresentado na Seção 3.1.$

3.3.3 O Algoritmo de Puri, Kung e Drumm (2002)

Dado o grafo de uma árvore RC⁴, o algoritmo apresentado nessa seção calcula os valores de capacitância efetiva e slew em cada nodo interno da interconexão. Para o atraso da interconexão, o método implementa a técnica de Elmore utilizando os valores de capacitância efetiva, ao invés dos valores de capacitância total downstream, simulando o efeito de resistive shielding.

A capacitância efetiva é denotada em cada nodo c_i por C_{eff_i} e o slew por $slew_i$. O valor do slew aplicado no nodo fonte da árvore RC, denotado por $slew_1$, é exatamente o valor do slew na saída do driver desta interconexão, o qual é função do slew na entrada da porta lógica driver e da capacitância efetiva vista na saída. Este valor de slew será refinado iterativamente para se estimar o valor de capacitância efetiva da interconexão.

O algoritmo para cálculo iterativo da capacitância efetiva de uma interconexão, bem como seu atraso e a degradação no *slew*, conforme (PURI; KUNG; DRUMM, 2002), ocorre em cinco passos:

1. Inicialização:

- (a) A capacitância efetiva C_{eff_i} de cada nodo c_i da Árvore RC é incializada com o valor de capacitância total downstream de c_i , ou seja $C_{eff_i} = C_{total_i}$;
- (b) O slew no nodo fonte da árvore RC slew₁ é calculado utilizando o modelo de atraso da porta lógica driver, considerando a capacitância concentrada da árvore RC (i.e., $\sum_{i=1}^{N} C_i$): $slew_1 = f(C_{total_1})$.

2. Atualização dos slews em ordem topológica:

- (a) Atraso τ_i do nodo fonte c_1 para cada nodo c_i da árvore é calculado utilizando a técnica de Elmore (Equação 3.5), substituindo C_{eff_i} por C_{total_i} , para simular o efeito de resistive shielding;
- (b) A degradação do slew em cada nodo c_i é calculada utilizando a Equação 3.20.

Atualização das capacitâncias efetivas em ordem topológica reversa:

 $^{^4}$ Com os nodos numerados de 1 a n em ordem topológica, onde n é o tamanho do conjunto de vértices e o nodo c_1 é o nodo fonte da árvore RC.

(a) A capacitância efetiva (C_{eff_i}) de cada nodo c_i é calculada como a soma da capacitância do nodo c_i e todas as capacitâncias dos nodos filhos:

$$C_{eff_i} = C_i + \sum_{j \in filhos(i)} K_j \times C_{tot_j}$$
 (3.21)

Onde K_j é o fator de *shielding*, definido por:

$$K_j = 1 - \frac{2R_j C_{eff_j}}{slew_i} (1 - e^{-\frac{slew_i}{2R_j C_{eff_j}}})$$
 (3.22)

Onde R_j é o valor da resistência que conecta o nodo c_j ao seu pai, no caso, c_i .

- 4. Atualização do *Slew* do *Driver*: O *slew* no nodo fonte $slew_1$ é calculado diretamente, utilizando o C_{eff_1} atual;
- 5. **Iteração:** Os passos de 2 até 4 são repetidos até que $slew_1$ convirja, dada uma precisão ε .

Na implementação apresentada neste trabalho, o ε foi definido como sendo 1% e na maioria dos casos observados, cerca de 5 iterações são necessárias para realizar o cálculo da capacitância efetiva (PURI; KUNG; DRUMM, 2002). Como cada iteração do algoritmo percorre a lista em ordem topológica (direta e reversa), a complexidade assintótica de pior caso de cada iteração do algoritmo é de O(n) onde n é o número de nodos da árvore, ao passo que a complexidade do algoritmo é O(c.n), onde c é o número de iterações. Entretanto, como o número de iterações é na grande maioria dos casos menor que 5 (E portanto c é muito menor que n), assume-se que o crescimento no tempo de execução tem comportamento linear.

4 ANÁLISE DE *TIMING* ESTÁTICA

O objetivo deste capítulo é apresentar a análise de *timing* estática (*STA: Static Timing Analysis*), bem como os conceitos importantes referentes à esta técnica, juntamente com o algoritmo de STA.

Análise de timing estática, ou static timing analysis (GUNT-ZEL, 2000) (BHASKER; CHADHA, 2009), é uma das técnicas utilizadas para se estimar o atraso crítico de circuitos digitais. A análise de timing é chamada de estática quando ela não realiza simulação e portanto, independe de estímulos de entrada, considerando apenas a topologia do circuito. É um processo completo e exaustivo (BHASKER; CHADHA, 2009) que verifica as mais diversas informações de timing em um circuito, como os delays, slews, slacks (folgas), required times (tempos requeridos) e diversas violações de restrições de projeto.

Dada a descrição do projeto usando alguma linguagem de descrição de hardware (HDL: Hardware Description Language), restrições de projeto e uma biblioteca de células, o objetivo da análise de timing é apresentar informações temporais em todos os pontos do circuito e apontar as possíveis violações (Figura 15). Essas informações são utilizadas para avaliar se o projeto sob verificação pode operar na velocidade estipulada, ou seja, se o circuito final poderá funcionar com segurança na frequência de relógio escolhida, sem que existam violações nas restrições de projeto.

O fluxo básico de uma ferramenta de análise de timing é:

- 1. Leitura dos arquivos de entrada: Nesta etapa, os arquivos referentes às bibliotecas de célula, descrição do circuito juntamente com as restrições do projeto são lidos e suas informações são armazenadas em estruturas de dados, que serão consultadas na geração do modelo de grafo e na atualização das informações temporais;
- 2. **Geração do grafo de** *timing*: Responsável por implementar o modelo de grafo de *timing*. As estruturas de dados utilizadas na implementação do modelo de grafo têm impacto direto no desempenho da ferramenta de *timing*.
- 3. Atualização de informações temporais: Etapa onde a propagação dos atrasos através dos *timing arcs*, bem como a avaliação do cumprimento ou não das restrições de desempenho são realizados.




Figura 15 – Análise de *timing* estática. Adaptado de (BHASKER; CHADHA, 2009).

Na Seção 4.1 será apresentado o modelo de grafo utilizado para modelar os circuitos digitais na análise de timing. A Seção 4.2 mostrará a nomenclatura utilizada para as diversas informações temporais relevantes na análise de timing estática. Finalmente, as informações particulares sobre a implementação da ferramenta construída neste trabalho serão apresentadas na Seção 4.3.

4.1 REPRESENTAÇÃO DE CIRCUITOS DIGITAIS

Um circuito combinacional pode ser representado por um grafo de *timing*. Neste grafo, as portas lógicas e os pinos de entrada e saí-




Figura 16 – (a) Circuito simple retirado do banco de benchmarks da competição de sizing do ISPD; (b) Grafo correspondente ao circuito da letra (a).

das primárias são os vértices e as interconexões são as arestas, como mostrado na Figura 16 (BHASKER; CHADHA, 2009).




Figura 17 – Grafo de timing dividido em dois sub-circuitos devido à existência de uma célula sequencial.

Um circuito que consiste de células combinacionais e sequenciais (flip-flops e latches) pode ser representado como um conjunto de blocos combinacionais, divididos pelos latches (Figura 17). Assim, a entrada de uma célula sequencial pode ser tratada como uma saída primária do circuito, e a saída dessa pode ser tratada como uma entrada primária de outro circuito (Figura 18).

Em um contexto de projeto com o fluxo standard cell, é interessante que o grafo modele também os timing arcs das portas lógicas.




Figura 18 – Grafo de *timing* com célula sequencial atuando como entrada e saída primária do circuito.

Assim, alternativamente, os vértices do grafo de *timing* representam os pinos de entrada e saída das portas lógicas, entradas e saídas primárias e as arestas representam os *timing arcs* e as interconexões. Um grafo representando o modelo escolhido pode ser visualizado na Figura 19.

A nomenclatura usada no grafo direcionado G(V,E) deste segundo modelo, adotado no presente trabalho, é a seguinte:

- $V = \{ v_i | v_i \text{ \'e um } timing \text{ point } (\text{pino de } timing), \text{ que pode ser a entrada ou saída de uma porta lógica, aqui referenciado como pino. Um <math>timing \text{ point } \text{pode } \text{tamb\'em } \text{representar } \text{uma entrada ou saída prim\'eria do circuito. } \}$
- I = { $(v_i, v_j)|v_i, v_j \in V$ e (v_i, v_j) é uma interconexão do circuito, que conecta v_i em v_j . v_i é um pino de saída de uma porta lógica ou uma entrada primária, e v_j pode ser a entrada de uma porta lógica ou uma saída primária. }
- A = { $(v_i, v_j)|v_i, v_j \in V$ e (v_i, v_j) é um timing arc. Portanto, v_i e v_j são pinos de entrada e saída (respectivamente) de uma mesma porta lógica. }
- Por fim, o conjunto das arestas $E = I \cup A$.




Figura 19 – Grafo de timing com representação dos timing points, timing arcs e interconexões.

Nos vértices, ou *timing points*, são armazenadas as informações temporais para os pinos do circuito, tais como os *arrival times*, *slews* e *slacks* que serão apresentadas na Seção 4.2.

4.2 CÁLCULO DO PIOR ATRASO DO CIRCUITO

O cálculo do pior atraso do circuito é realizado propagando os arrival times (tempos de chegada) das portas lógicas em ordem topológica através de um método conhecido como PERT/CPM (Program Evaluation and Review Technique / Critical Path Method). Para o entendimento das políticas de propagação dos atrasos na avaliação do desempenho de um circuito, os termos a seguir são importantes:

- Caminho: uma sequência de vértices (timing points) tal que, para cada um de seus vértices há uma aresta (timing arc ou interconexão) para o próximo vértice da sequência. O primeiro timing point da sequência é uma entrada primária e o último é uma saída primária;
- inputs(i): conjunto de $timing\ points$ que se ligam com v_i através de um $timing\ arc$. Todo $v_j \in input(i)$ é necessariamente um pino de entrada de uma porta lógica, e v_i é um pino de saída;
- a_i : arrival time, ou tempo de chegada no pino v_i . O arrival time é definido pelo atraso do caminho parcial que inicia em uma entrada primária e termina em v_i ;

- $slew_i$: o slew no pino v_i ;
- $d_{i \to i}$: o delay do timing arc que vai do pino v_i até o pino v_i ;
- $slew_{j\rightarrow i}$: o slew do $timing\ arc$ que vai do pino v_j até o pino v_i ;
- $iD_{i\rightarrow k}$: o atraso de propagação na interconexão que liga o pino v_i até o pino v_k . No modelo de capacitância concentrada, $iD_{i\rightarrow k} = 0$;
- $iS_{i\rightarrow k}$: degradação do slew através da interconexão que liga v_i em v_k ;
- fanouts(i): conjunto dos pinos que são destino da interconexão para qual v_i é driver;
- r_i : é o required time no timing point v_i . O required time é o tempo máximo que o valor de a_i pode assumir para que a restrição de desempenho seja respeitada. Se v_i é uma saída primária do circuito, então $r_i = T$, onde $f = \frac{1}{T}$ é a frequência mínima de operação do circuito digital;
- $slack_i$: folga de tempo no ponto v_i , ou seja, quanto o $arrival\ time$ pode atrasar neste ponto, de modo que o período máximo continue sendo respeitado. Se em um determinado ponto do circuito o slack é negativo, então o caminho em questão está violando a restrição de atraso máximo do sistema.

Na análise de timing estática, os piores atrasos de cada porta lógica são propagados visitando-se o grafo direcionado em ordem topológica. Para cada $v_i \in V$ que são pinos de saída de portas lógicas, os $arrival\ times$, bem como os slews são determinados de modo a respeitar as seguintes restrições:

$$a_i = \max_{\forall v_j \in inputs(i)} (a_j + d_{j \to i}) \tag{4.1}$$

$$slew_i = \max_{\forall v_j \in inputs(i)} (slew_{j \to i})$$
(4.2)

Se $v_i \in V$ é um pino de entrada de uma porta lógica e $v_j \in V$ é o driver da interconexão que conecta v_j em v_i , o arrival time e o slew em v_i são definidos por:

$$a_i = a_j + iD_{j \to i} \tag{4.3}$$

$$slew_i = slew_i + iS_{i \to i} \tag{4.4}$$

Após a propagação dos arrival times em todos os pinos, é necessário realizar a propagação dos tempos requeridos, o que é feito percorrendo-se o grafo em ordem topológica reversa, a fim de obteremse os valores dos slacks. Em um pino de saída v_i de uma porta lógica, o tempo requerido pode ser obtido facilmente, observando o menor dos tempos requeridos dentre os seus fanouts e suas interconexões, ou seja:

$$r_i = \min_{\forall v_i \in fanouts(i)} (r_j - iD_{i \to j})$$

$$\tag{4.5}$$

Para se propagar o required time do pino v_j de saída de uma porta lógica para uma entrada v_i , utiliza-se o valor de delay do arco que liga v_i em v_j , o qual já foi calculado previamente:

$$r_i = r_j - d_{i \to j} \tag{4.6}$$

A partir dos required times e arrival times, podemos determinar os slacks nos diversos pontos do circuito, através da equação:

$$slack_i = r_i - a_i (4.7)$$

Se em algum ponto v_i , $slack_i = 0$, então v_i se encontra em um caminho crítico. Se $slack_i < 0$, então v_i se encontra em um caminho que viola a restrição de desempenho.

O pior slack é definido como o menor valor de *slack* entre as saídas primárias. O valor total de slack negativo é o somatório dos módulos dos *slacks* negativos das saídas primárias.

4.3 IMPLEMENTAÇÃO DA FERRAMENTA DE STA

Esta seção apresentará as estratégias utilizadas para o desenvolvimento da ferramenta de análise de *timing*. Serão ilustradas as principais estruturas de dados, modelos de grafo, e serão apresentados também os algoritmos implementados na ferramenta desenvolvida.

4.3.1 O Modelo de Grafo Adotado

As estruturas de dados utilizadas para armazenar os elementos do grafo são essencialmente listas ordenadas topologicamente. Em uma lista ordenada topologicamente, dado um elemento i, à esquerda necessariamente se encontram os elementos de mesmo ou menor nível lógico, e à direita, de nível igual ou maior, como mostrado na Figura 20. Da mesma maneira, os timing arcs e as interconexões também são ordenados topologicamente, em suas respectivas listas. Com essa escolha, o algoritmo de análise de timing estática passa a ser apenas de uma varredura em ordem, na lista de timing points, atualizando a informação de timing acumulada para cada vértice do grafo.




Figura 20 — Na lista ordenada, observando o elemento u1:o, os elementos de menor ou de igual nível lógico (fonte, inp1, inp2, f1:q, u1:a, u1:b, u2:a) se encontram à esquerda, e os de maior ou igual (u2:o, f1:d, out, terminal) se encontram à direita.

4.3.2 Algoritmo de Análise de Timing Estática

Com o modelo de grafo definido e implementado em suas devidas estruturas de dados, a análise de *timing* estática é realizada atualizando as informações de *timing* de cada nodo do grafo de *timing*, em ordem topológica, como mostrado no algoritmo 1.

No algoritmo 1 é apresentada a rotina de análise de $\it timing.$ Os

Algoritmo 1: Análise de timing estática.

```
Entrada: Grafo de timing G(V, E)
   Saída: Informações de timing para os elementos do grafo
            (timing points, interconexões e timing arcs)
 1 para todo v_i \in V em ordem topológica hacer
       se v_i é um pino de entrada então
           C_{eff} \leftarrow calcular\_C_{eff}();
 3
           d_{i \to o} \leftarrow delay\_biblioteca(s_i, C_{eff});
 4
           slew_{i\rightarrow o} \leftarrow slew\_biblioteca(slew_i, C_{eff});
 5
           propagar \ atrasos();
 6
       {f sen\~ao}\ {f se}\ v_i é um pino de saída ou é uma entrada
 7
       primária então
           propagar para fanouts();
 8
 9
       _{\rm fim}
10 fin
11 para todo cada v_i \in V em ordem topológica reversa
   hacer
   atualiza folgas(v_i);
12
13 fin
```

vértices são processados topologicamente, propagando os atrasos calculados de cada *timing arc* das portas lógicas para suas saídas.

Para os pinos de entrada das portas lógicas, o procedimento realizado compreende da Linha 3 até a Linha 6. Na Linha 3 é realizado o cálculo da capacitância efetiva, que posteriormente é utilizada para se obter os valores de delay e slew nos arcos que partem de v_i (Linhas 4 e 5). A seguir, na Linha 6, representada pela rotina $propagar_atrasos()$, os $arrival\ times$ e slews são propagados para o pino de saída utilizando as Equações 4.1 e 4.2, respectivamente.

Já para os pinos de saída, a rotina $propagar_para_fanouts()$ é executada, e corresponde à propagação dos $arrival\ times$ e slews através das interconexões, utilizando as Equações 4.3 e 4.4.

Após todos os arrival times serem calculados, as folgas são obtidas propagando-se os required times em ordem topológica reversa, como foi apresentado na Seção 4.2 pelas Equações 4.5, 4.6 e 4.7, correspondendo ao procedimento atualiza folgas().

5 EXPERIMENTOS

Esse capítulo tem por objetivo descrever os experimentos realizados neste trabalho e apresentar os resultados obtidos.

Na Seção 5.1 será apresentada a metodologia e infraestrutura utilizadas para a realização dos experimentos.

Na Seção 5.2 é apresentado o primeiro experimento, que trata da validação da ferramenta perante o *PrimeTime*, utilizando o modelo de interconexões de capacitância concentrada.

Na Seção 5.3 será apresentada a maneira como o PrimeTime modela o circuito, e como as informações de timing são calculadas.

E por fim, a Seção 5.4 tem por objetivo mostrar os resultados obtidos com a técnica de cálculo de capacitância efetiva e degradação do slew implementadas neste trabalho. A organização dos experimentos realizados a fim de validar a ferramenta pode ser observada na Tabela 1.

| Driver | | Tabela | |
|----------------------|----------------------|---------------------------|--------|
| | Atraso | Degradação do Slew | 100010 |
| C_{total} | SEM | SEM | 2 |
| C_{eff} | Elmore (C_{eff}) | (PURI; KUNG; DRUMM, 2002) | 4 |
| $C_{eff} \\ C_{eff}$ | Elmore (C_{eff}) | SEM | 6 |
| C_{total} | Elmore (C_{total}) | (PURI; KUNG; DRUMM, 2002) | 5 |

Tabela 1 – Técnicas validadas nos experimentos e as respectivas tabelas que apresentam os resultados obtidos.

5.1 METODOLOGIA E INFRAESTRUTURA EXPERIMENTAL

Para realizar a avaliação das técnicas abordadas neste trabalho, uma ferramenta para análise de *timing* na linguagem de programação C++ foi implementada. A ferramenta realiza a análise de *timing* e considera dois possíveis modelos de interconexão: o modelo da capacitância concentrada e o modelo RC concentrado.

Como parte dos experimentos é realizada comparando as informações calculadas pela ferramenta implementada com as informações reportadas pelo PrimeTime, o erro percentual (EP_t) e o erro médio percentual absoluto (EMPA) (Equações 5.1 e 5.2) foram adotados como métricas para estimar a qualidade das informações de timing reporta-




Figura 21 – Fluxo utilizado na validação da ferramenta implementada neste trabalho perante a ferramenta industrial *PrimeTime*.

das pela ferramenta implementada neste trabalho (Figura 21).

$$EP_t = \frac{(A_t - P_t)}{A_t} \times 100 \tag{5.1}$$

$$EMPA = \frac{\sum_{t=1}^{n} |EP_t|}{n} \tag{5.2}$$

O erro percentual é calculado para cada uma das informações comparadas com o PrimeTime utilizando a equação 5.1, sendo que A_t é a informação obtida pelo PrimeTime e P_t é a informação calculada pela ferramenta implementada. Tais informações usadas para fim de validação da ferramenta foram:

- TNS (Total Negative Slack): O somatório de slack negativo nas saídas primárias.
- Violating POs: Número de saídas primárias violando a restrição de desempenho mínimo.
- Runtime (s): Tempo de execução, em segundos, para realizar uma análise de timing em um circuito, desconsiderando o tempo constante de inicialização da ferramenta.
- Critical Path: Valor do caminho crítico do circuito.

Os resultados dos experimentos serão apresentados posteriormente por meio de gráficos, tabelas e histogramas.

Este trabalho utilizou como base a infraestrutura disponibilizada pela competição de *gate sizing* discreto do ISPD de 2013, a qual fornece:

- Um conjunto de 8 circuitos da competição do ISPD de 2013:
 - 1. *usb_phy*: com 511 células combinacionais, 98 células sequenciais, 15 entradas e 19 saídas primárias;
 - 2. *pci_bridge*32: com 27316 células combinacionais, 3359 células sequenciais, 160 entradas e 201 saídas primárias;
 - 3. fft: com 30297 células combinacionais, 1984 células sequenciais, 1026 entradas e 1026 saídas primárias;
 - 4. *cordic*: com 40371 células combinacionais, 1230 células sequenciais, 34 entradas e 64 saídas primárias;
 - 5. **des_perf**: com 103842 células combinacionais, 8802 células sequenciais, 234 entradas e 201 saídas primárias;
 - 6. *edit_dist*: com 125000 células combinacionais, 5661 células sequenciais, 2562 entradas e 12 saídas primárias;
 - 7. *matrix_mult*: com 30297 células combinacionais, 1984 células sequenciais, 3202 entradas e 1600 saídas primárias;
 - 8. *netcard*: com 884427 células combinacionais, 97831 células sequenciais, 1836 entradas e 10 saídas primárias.
- Uma biblioteca standard cell realista, composta por onze células combinacionais de diversas funções lógicas e um célula sequencial;
- Uma ferramenta de análise de *timing* estática PrimeTime ® da empresa Synopsys (2012) para comparação de resultados;

Os circuitos são compostos por descrições no formato Verilog, capacitâncias parasitas e resistências descritas no formato IEEE SPEF (Standard Parasitic Exchange Format) (IEEE, 1999), e restrições de timing descritas no formato SDC (Synopsys Design Constraints).

5.2 VALIDAÇÃO DO MODELO DE CAPACITÂNCIA CONCENTRADA PERANTE FERRAMENTA INDUSTRIAL

Este experimento tem por objetivo validar a ferramenta de STA desenvolvida perante a ferramenta industrial PrimeTime, utilizando a abordagem de capacitância concentrada para modelar as interconexões. Para uma comparação justa, a ferramenta industrial foi também configurada para utilizar este modelo. Para tanto, utilizou-se um computador desktop com processador $Intel\ Core\ i7$, de 4 núcleos, e 4GB de RAM, e os resultados deste experimento são apresentados na Tabela 2.

Lumped Capacitance Interconnect Model

| BENCHMARK | TNS (ps) | Viol. POs | Critical Path (ps) | Runtime (s) |
|--------------|----------|-----------|-----------------------|-------------|
| usb_phy | 0,00E+00 | 0 | 3,40E+02 | 0,00 |
| pci_bridge32 | 2,08E+03 | 46 | 1,05E+03 | 0,02 |
| fft | 0,00E+00 | 0 | 1,51E+03 | 0,03 |
| cordic | 2,98E+04 | 185 | 3,16E+03 | 0,03 |
| des_perf | 0,00E+00 | 0 | 9,24E+02 | 0,09 |
| edit_dist | 0,00E+00 | 0 | 2,92E+03 | 0,11 |
| matrix_mult | 0,00E+00 | 0 | 2,04E+03 | 0,14 |
| netcard | 2,60E+06 | 11925 | 3,11E+03 | 24,83 |
| Média | 3,29E+05 | 1519,5 | 1,88E+03 | 3,16 |
| EMPA | 0,00 | 0,00 | 0,00 | - |

Tabela 2 – Comparação das informações de *timing* calculadas pela ferramenta implementada *versus* informações fornecidas pelo *PrimeTime*, utilizando o modelo de interconexões de capacitância concentrada.

As células marcadas correspondem aos valores que são menores que os obtidos na ferramenta comercial. A penúltima linha apresenta a média dos valores calculados para cada coluna da tabela. A última linha mostra o EMPA para cada uma das informações mostradas nas colunas. Os valores de EMPA valendo 0,00% indicam que a ferramenta calcula os mesmos valores que a ferramenta industrial para as

informações comparadas. A média de runtime obtida é 6,92 vezes menor que a média da ferramenta industrial, sendo 50,05 vezes menor para os 7 primeiros circuitos (excluindo o netcard). No circuito usb_phy , a diferença de runtime é de 20 vezes e nos outros circuitos (exceto o netcard) a diferença tem valor médio de 52,71 vezes com baixo desvio padrão (6,48).

5.3 ANÁLISE DE TIMING ESTÁTICA EM FERRAMENTA INDUSTRIAL

Esta seção tem por objetivo apresentar o modelo (Figura 22) utilizado para cálculo do desempenho na ferramenta industrial *Prime-Time* e apresentar algumas informações de *timing* relevantes, obtidas para cada circuito da competição de *sizing* do ISPD.




Figura 22 – Modelagem utilizada no PrimeTime para o driver, interconexão e destinos. Obtida de (SYNOPSYS, 2013).

5.3.1 Modelagem de Driver (Driver model)

No *PrimeTime*, o *driver* é modelado utilizando uma rampa de tensão em série com um resistor (um modelo Thèvenin). O resistor ajuda a suavizar a rampa de tensão, para que a forma de onda resultante seja similar à forma de onda do *driver* real, que está conectado na interconexão.

De acordo com (SYNOPSYS, 2013), o modelo de driver tem três parâmetros:

- A resistência do driver R_d ;
- O tempo de início da rampa t_Z ;
- A duração da rampa Δt .

O *PrimeTime* escolhe os parâmetros de modo que a forma de onda de saída seja o mais próximo possível da simulação. O modelo de *driver* simplificado é construído para cada *timing arc* de cada porta lógica do circuito.

5.3.2 Modelagem do Destino (Receiver model)

Cada destino da interconexão é representado como um valor de capacitância, que corresponde à capacitância do pino em que a interconexão está ligada.

5.3.3 Modelagem da Interconexão (Reduced-order $network\ model$)

Um modelo reduzido de interconexão é uma representação simplificada de uma interconexão, com as mesmas características de resposta da interconexão original, a qual pode ter centenas de capacitâncias e resistências. O PrimeTime utiliza a redução de Arnoldi (ODABASIOGLU; CELIK; PILEGGI, 1997) (SILVEIRA et al., 1999) para criar um modelo reduzido. Através do modelo reduzido, a ferramenta escolhe valores para a C_{eff} , de modo que o atraso do driver seja igual ao atraso do driver ligado à interconexão original. Por falta de fontes na bibliografia, não foi possível implementar este método de ajuste da C_{eff} , impossibilitando uma comparação mais justa. Desta forma,

não foi possível identificar o algoritmo para o cálculo do atraso das interconexões no Prime Time.

PrimeTime

5.3.4 Resultados Obtidos

| BENCHMARK | TNS (ps) | Viol. POs | Critical Path (ps) | Runtime (s) |
|--------------|----------|-----------|-----------------------|-------------|
| usb_phy | 4,85E+04 | 57 | 1,18E+03 | 0,24 |
| pci_bridge32 | 9,97E+06 | 3034 | 6,25E+03 | 2,71 |
| fft | 2,46E+07 | 1983 | 1,33E+04 | 3,65 |
| cordic | 1,45E+07 | 1206 | 1,62E+04 | 4,60 |
| des_perf | 1,26E+07 | 1648 | 1,15E+04 | 11,26 |
| edit_dist | 3,20E+07 | 3416 | 1,13E+04 | 13,27 |
| matrix_mult | 1,62E+07 | 2852 | 1,24E+04 | 18,98 |
| netcard | 2,60E+06 | 11925 | 3,11E+03 | 271,97 |
| Média | 1,41E+07 | 3265,1 | 9,40E+03 | 40,84 |

Tabela 3 – Valores obtidos pelo *PrimeTime* no benchmark experimental utilizado neste trabalho.

A Tabela 3 mostra os valores obtidos pelo *PrimeTime* aplicando a STA na infraestrutura experimental. A última linha da tabela mostra as médias para cada informação obtida.

5.4 VALIDAÇÃO DA TÉCNICA IMPLEMENTADA PERANTE FER-RAMENTA INDUSTRIAL

Esta seção tem por objetivo comparar a qualidade das informacões de timing obtidas pela ferramenta de análise de timing implementada neste trabalho com as informações reportadas pelo PrimeTime. Utilizando as técnicas apresentadas na Seção 3.3 (i. e., capacitância efetiva, atraso de interconexões e degradação de slew), a análise de timing estática foi aplicada nos circuitos de teste e suas soluções foram comparadas com as fornecidas pela ferramenta industrial. Tal comparação foi realizada com base nas métricas apresentada na Seção 5.1. Os resultados deste experimento podem ser vistos na Tabela 4.

A penúltima linha apresenta a média dos valores de cada coluna

| eff | • | eff* | • | |
|--------------|----------|-----------|-----------------------|-------------|
| BENCHMARK | TNS (ps) | Viol. POs | Critical Path (ps) | Runtime (s) |
| usb_phy | 4,91E+04 | 59 | 1,19E+03 | 0,01 |
| pci_bridge32 | 9,80E+06 | 3002 | 6,29E+03 | 0,31 |
| fft | 2,34E+07 | 1983 | 1,22E+04 | 0,45 |
| cordic | 1,27E+07 | 1206 | 1,55E+04 | 0,58 |
| des_perf | 1,12E+07 | 1648 | 1,08E+04 | 1,08 |
| edit_dist | 2,95E+07 | 3311 | 1,11E+04 | 1,79 |
| matrix_mult | 1,38E+07 | 2831 | 1,11E+04 | 2,15 |
| netcard | 2,17E+06 | 8944 | 3,00E+03 | 12,82 |
| Média | 1,28E+07 | 2873,00 | 8,89E+03 | 2,40 |
| EMPA | 8,81 | 4,17 | 4,48 | - |

 C_{eff} + Elmore (C_{eff}) + Slew Degradation

Tabela 4 – Valores obtidos pela ferramenta implementada neste trabalho nos circuitos da competição de *sizing* do ISPD.

e a última linha apresenta o EMPA para cada uma das informações em relação ao PrimeTime, que foram apresentados na Tabela 3. Com esse experimento, conclui-se que a ferramenta desenvolvida neste trabalho fornece informações de timing próximas às reportadas pelo $PrimeTime^1$, com um tempo de execução 17,02 vezes menor.

As células marcadas apresentam os valores que são otimistas em relação do PrimeTime (i. e., que são menores que os obtidos pelo PrimeTime), correspondendo a 29 dos 36 valores obtidos.

O erro de menor valor absoluto para o TNS é de 1,34% e o de maior é 16,7% nos circuitos usb_phy e netcard, respectivamente, sendo que no segundo, o erro reflete em uma aproximação otimista, e no primeiro, pessimista.

Na média, a análise de timing na ferramenta desenvolvida é otimista em relação ao PrimeTime, de acordo com o grande número de células marcadas. É possível observar também que os maiores erros são obtidos nos maiores circuitos e os menores erros, nos menores circuitos.

No experimento mostrado na Tabela 5, o modelo de capacitância concentrada foi utilizado para modelar a carga vista pelo *driver*. Para o atraso das interconexões, a técnica de Elmore com capacitância concentrada foi utilizada. Já para a degradação do *slew*, foi utilizada a técnica descrita no Capítulo 3. Como esperado, os modelos utiliza-

 $^{^{1}}EMPA = 8,21 \text{ e } 4,48 \text{ para } TNS \text{ e } critical \; path, respective mente.}$

| totti | | totut | | |
|--------------|----------|-----------|-----------------------|-------------|
| BENCHMARK | TNS (ps) | Viol. POs | Critical Path (ps) | Runtime (s) |
| usb_phy | 6,25E+04 | 61 | 1,34E+03 | 0,00 |
| pci_bridge32 | 1,16E+07 | 3070 | 6,57E+03 | 0,09 |
| fft | 2,79E+07 | 1983 | 1,38E+04 | 0,12 |
| cordic | 1,54E+07 | 1207 | 1,72E+04 | 0,14 |
| des_perf | 1,25E+07 | 1648 | 1,13E+04 | 0,35 |
| edit_dist | 3,50E+07 | 3508 | 1,24E+04 | 0,44 |
| matrix_mult | 1,62E+07 | 2851 | 1,19E+04 | 0,56 |
| netcard | 1,07E+07 | 36934 | 3,37E+03 | 6,55 |
| Média | 1,62E+07 | 6407,75 | 9,72E+03 | 1,03 |
| EMPA | 48,32 | 27,59 | 6,48 | - |

 C_{total} + Elmore (C_{total}) + Slew Degradation

Tabela 5 — Experimentos utilizando o modelo capacitância concentrada para carga de saída dos drivers, técnica de Elmore para computar os atrasos das interconexões, e degradação do slew conforme apresentado no Capítulo 3.

dos neste experimento refletem em uma aproximação pessimista para o atraso do circuito², já que a técnica de Elmore pura³ foi aplicada no cálculo dos atrasos das interconexões. A técnica obteve 0,13% e 311,79% de erro para TNS nos circuitos $matrix_mult$ e netcard, respectivamente. Já para $critical\ path$, os erros obtidos vão de 1,94% até 13,85%, nos circuitos $des\ perf$ e $usb\ phy$, respectivamente.

A importância do cálculo da degradação do slew pode ser visualizado na Tabela 6. Os erros obtidos neste experimento (40,80% para TNS e 21,21% para critical path) mostram resultados muito otimistas em relação ao PrimeTime, quando a técnica apresentada no Capítulo 3 é aplicada, sem considerar a degradação do slew nos destinos das interconexões.

5.4.1 Relação entre C_{eff} e C_{total}

Este experimento tem por objetivo justificar os baixos erros obtidos pelo experimento apresentado na Tabela 5. Foram obtidas as

 $^{^2 {\}rm Informação}$ obtida do baixo número de células marcadas (total de 4, com exceção das células de runtime).

³Sem utilizar a abordagem de capacitância efetiva.

| eff | • eff | • | - | |
|--------------|----------|-----------|-----------------------|-------------|
| BENCHMARK | TNS (ps) | Viol. POs | Critical Path (ps) | Runtime (s) |
| usb_phy | 3,14E+04 | 57 | 9,51E+02 | 0,00 |
| pci_bridge32 | 7,46E+06 | 2847 | 5,48E+03 | 0,29 |
| fft | 1,88E+07 | 1983 | 1,03E+04 | 0,40 |
| cordic | 9,32E+06 | 1204 | 1,27E+01 | 0,48 |
| des_perf | 8,67E+06 | 1648 | 9,22E+03 | 0,96 |
| edit_dist | 2,02E+07 | 3139 | 9,11E+03 | 1,54 |
| matrix_mult | 9,07E+06 | 2639 | 9,28E+03 | 1,89 |
| netcard | 1,41E+05 | 1033 | 2,63E+03 | 12,81 |
| Média | 9,21E+06 | 1818,75 | 5,87E+03 | 0,79 |
| EMPA | 40,80 | 14,16 | 29,21 | - |

 C_{eff} + Elmore (C_{eff}) + No Slew Degradation

Tabela 6 – Experimentos utilizando o modelo capacitância efetiva para carga de saída dos *drivers*, técnica de Elmore utilizando as capacitâcias efetivas de cada nodo interno das interconexões, para computar seus atrasos. Neste experimento, a degradação do *slew* não foi considerada.

relações C_{eff}/C_{total} médias para todos os circuitos, os considerando em três configurações diferentes:

- Min.: configuração de menor consumo de leakage⁴;
- Normal: configuração padrão, conforme descrita em verilog;
- Max.: configuração de maior consumo de leakage;

Na Tabela 7, observa-se que nos circuitos testados, o valor de C_{eff} médio fica muito próximo do valor de C_{total} na configuração de maior consumo de leakage. Nessa configuração, as portas lógicas possuem maiores slews em relação às configurações de menor leakage e leakage padrão. Por exemplo, no circuito pci_bridge , a mudança da configuração Min. para Max. aumenta em 43% o slew médio do circuito, e no $matrix_mult$, 93%. Como $C_{eff} = C_1 + C_2 \times K$, sendo K definido na Equação 3.16, o crescimento no valor do slew implica no crescimento do valor K, fazendo com que C_{eff} fique mais próxima de $C_1 + C_2$, que por sua vez, é o valor C_{total} . Este experimento explica o

 $^{^4}Leakage$ se trata de uma parcela da potência estática que é dissipada pelos transistores CMOSmesmo quando estão desligados.

 C_{eff}/C_{total}

| BENCHMARK - | | Size | |
|--------------|-------|--------|-------|
| DENCHMARK | Min. | Normal | Max. |
| usb_phy | 0,934 | 0,934 | 0,996 |
| pci_bridge32 | 0,949 | 0,949 | 0,999 |
| fft | 0,945 | 0,946 | 0,995 |
| cordic | 0,940 | 0,940 | 0,999 |
| des_perf | 0,966 | 0,966 | 0,999 |
| edit_dist | 0,925 | 0,927 | 0,996 |
| matrix mult | 0,938 | 0,939 | 0,996 |
| Média | 0,942 | 0,943 | 0,997 |

Tabela 7 – Relação C_{eff}/C_{total} média por circuito.

baixo erro obtido ao utilizar-se o modelo de capacitância concentrada para estimar o valor da capacitância vista pelo *driver* (Tabela 5).

Foram obtidas também as relações C_{eff}/C_{total} para todas as interconexões dos circuitos pci_bridge32 e matrix mult e os histogramas com as distribuições de frequências para estas relações são apresentados nas Figuras 24 e 25. No experimento apresentado na Figura 24 são mostradas as relações C_{eff}/C_{total} nas interconexões do circuito pci_bridge32, divididas em três partes. Na primeira em verde, se encontram as frequências das relações C_{eff}/C_{total} nas interconexões com menor valor de resistência; a segunda parte, em vermelho, mostra a distribuição das frequências nas interconexões com valor médio de resistência; e a última parte, em azul, mostra as frequências para a última parte das interconexões, ou seja, as com maior valor de resistência total. Note que na Figura 24(a) todos os valores de frequência são mostrados, e na Figura 24(b), apenas os valores de frequência menores que 200 são mostrados. Este mesmo experimento foi também realizado para o circuito matrix mult e seu resultado pode ser visualizado na Figura 25.

Analisando os histogramas apresentados nas Figuras 24 e 25, observa-se o impacto do efeito de resistive shielding. Nas interconexões com menor valor resistivo, o valor de C_{eff} é mais próximo de C_{total} na maioria dos casos. Quanto maior for o valor de resistências das interconexões, maior o efeito de resistive shielding, fazendo com que as relações C_{eff}/C_{total} assumam mais valores menores que 1.

5.4.2 Erro de Arrival Times nas Saídas Primárias

Este experimento avalia os erros nos arrival times obtidos pela ferramenta implementada neste trabalho em relação aos calculados pelo *PrimeTime*, nos circuitos *pci_bridge*32 e *matrix_mult*. Este experimento complementa o experimento apresentado na Seção 5.4.1 na escolha do modelo a ser utilizado para as interconexões.

Como observado na Tabela 7, quando o circuito está na configuração de maior leakage, o valor de C_{eff} se aproxima de C_{total} ($C_{eff}/C_{total}=0.99$), possibilitando o uso da abordagem de capacitância concentrada para representar as interconexões, refletindo em um resultado semelhante ao da abordagem de capacitância efetiva, porém com um runtime cerca de 3.5 vezes menor. A distribuição das frequências dos erros percentuais obtidos neste experimento podem ser visualizados na Figura 23.

Kahng et al. (2013) realizaram um experimento semelhante comparando quatro técnicas para o cálculo do atraso das interconexões e duas para a degradação do slew. No contexto de uma técnica de gate sizing, a ferramenta de análise de timing utilizada tem grande impacto no runtime da otimização. Tal experimento influenciou na escolha das técnicas para atraso da interconexão e degradação do slew (D2M (AL-PERT; DEVGAN; KASHYAP, 2000) e PERI (KASHYAP et al., 2002), respectivamente).

5.4.3 Nível Lógico versus Erro Relativo

Neste experimento os erros relativos percentuais dos $arrival\ ti-$ mes de saída de cada porta lógica dos circuitos $pci_bridge32$ e $matrix_mult$ em relação aos $arrival\ times$ reportados pelo PrimeTime foram analisados ao decorrer dos níveis lógicos dos circuitos.

As Figuras 26 e 27 mostram os erros distribuídos pelos níveis lógicos nos circuitos $pci_bridge32$ e $matrix_mult$, respectivamente. Em azul, estão apresentados os pontos de cada $arrival\ time$ de saída. Na curva em vermelho, são mostrados os erros para os $arrival\ times$ de saída das portas pertencentes ao caminho crítico. Na curva em verde, são mostrados os erros referentes às portas pertencentes ao caminho com o maior número de portas.

Ao analisar os gráficos das Figuras 26 e 27, observa-se que tanto os erros grandes, quanto os erros pequenos dos primeiros níveis lógicos, ao serem propagados, são estabilizados, convergindo para um número

próximo de -7%, o que se reflete também nos erros dos caminhos críticos e maiores caminhos.




Figura 23 — Distribuição das frequências dos erros percentuais calculados nas saídas primárias dos circuitos: (a) $matrix_mult$; (b) $pci_bridge32$. Na primeira parte os erros foram calculados considerando a configuração de menor consumo de leakage. Na segunda parte, considerando a configuração padrão. E na terceira, considerando a configuração de maior consumo de leakage. μ e σ representam a média e desvio padrão das amostras, respectivamente.




Figura 24 — Distribuição das frequências das relações C_{eff}/C_{total} das interconexões do circuito $pci_bridge32$. Na primeira parte, as frequências são das interconexões com menor valor de resistência total, na segunda parte, das com valor de resistência total médio, e na terceira, das com maiores valores de resistência total.




Figura 25 — Distribuição das frequências das relações C_{eff}/C_{total} das interconexões do circuito $matrix_mult$. Na primeira parte, as frequências são das interconexões com menor valor de resistência total, na segunda parte, das com valor de resistência total médio, e na terceira, das com maiores valores de resistência total.




Figura 26 – Erro relativo dos arrival times em relação aos resultados obtidos pelo PrimeTime, ao decorrer dos níveis lógicos, no benchmark pci_bridge32. O arrival time utilizado na comparação é o arrival time no timing point de saída de cada porta lógica. Em azul, cada ponto representa uma porta lógica. Em vermelho, é a curva referente às portas lógicas pertencentes ao caminho crítico. A curva em verde, é referente às portas lógicas pertencentes ao maior caminho, ou seja, ao caminho com maior número de portas.




Figura 27 – Erro relativo dos arrival times em relação aos resultados obtidos pelo PrimeTime, ao decorrer dos níveis lógicos, no benchmark matrix_mult. O arrival time utilizado na comparação é o arrival time no timing point de saída de cada porta lógica. Em azul, cada ponto representa uma porta lógica. Em vermelho, é a curva referente às portas lógicas pertencentes ao caminho crítico. A curva em verde, é referente às portas lógicas pertencentes ao maior caminho, ou seja, ao caminho com maior número de portas.

6 CONCLUSÃO

Foram avaliados os impactos das interconexões no contexto da análise de *timing* estática utilizando uma infraestrutura experimental realista.

A consideração do atraso das interconexões no fluxo $standard\ cell$ é de muita importância e a avaliação desses atrasos deve ser eficiente e precisa. Neste trabalho foi possível observar a importância da avaliação dos atrasos das interconexões e também, que a desconsideração da degradação do slew através das interconexões pode obter atrasos muito otimistas para o circuito, acarretando erros de cerca de 20% no valor do caminho crítico para os circuitos da competição de sizing do ISPD.

A abordagem da capacitância efetiva para interconexões implica na consideração do efeito de resistive shielding, o qual impacta na qualidade do cálculo do atraso do circuito. A ferramenta de análise de timing desenvolvida neste trabalho implementa a técnica de Puri, Kung e Drumm (2002) para o cálculo da capacitância efetiva, atraso das interconexões e degradação do slew. Tal ferramenta apresentou ser cerca de 17,02 vezes mais rápida que o PrimeTime, obtendo resultados para TNS e critical path que subestimam em cerca de 8,85% e 4,48% respectivamente, os reportados pela ferramenta industrial.

A relação C_{eff}/C_{total} nos circuitos da competição de sizing do ISPD de 2013 mostrou-se na média, próxima de 1. A partir dessa informação, o modelo de capacitância concentrada para calcular o atraso dos drivers, juntamente com a técnica de Elmore com C_{total} e a técnica de Puri, Kung e Drumm (2002) para degradação do slew foi avaliada, apresentando estimativas pessimistas em 10,76% para TNS nos circuitos testados (exceto o netcard) e 6,48% para critical path, sendo que o tempo de execução é cerca de 3 vezes menor que o da técnica considerando a C_{eff} .

6.1 TRABALHOS FUTUROS

Diversos trabalhos futuros podem ser realizados a fim de complementar a ferramenta avaliada neste trabalho, tais como:

- Investigação detalhada dos erros obtidos pela técnica implementada neste trabalho, quando comparada à ferramenta industrial;
- Avaliação da eficiência da técnica implementada no contexto de

uma técnica de otimização de fluxo $standard\ cell,$ como por exemplo, $gate\ sizing;$


 \bullet Avaliação da técnica implementada utilizando bibliotecas $standard\ cell$ e circuitos comerciais.

REFERÊNCIAS BIBLIOGRÁFICAS

- ALPERT, C. J.; DEVGAN, A.; KASHYAP, C. A two moment rc delay metric for performance optimization. In: ACM. Proceedings of the 2000 international symposium on Physical design. [S.l.], 2000. p. 69-74.
- BHASKER, J.; CHADHA, R. Static Timing Analysis for Nanometer Designs: A Pratical Approach 1. ed. [S.l.]: Springer, 2009.
- CONG, J. et al. Performance optimization of vlsi interconnect layout. Integr. VLSI J., Elsevier Science Publishers B. V., Amsterdam, The Netherlands, The Netherlands, v. 21, n. 1-2, p. 1–94, nov. 1996. ISSN 0167-9260. Disponível em: http://dx.doi.org/10.1016/S0167-9260(96)00008-9.
- ELMORE, W. C. The transient response of damped linear networks with particular regard to wideband amplifiers. Journal of Applied Physics, AIP, v. 19, n. 1, p. 55–63, 1948. Disponível em: http://link.aip.org/link/?JAP/19/55/1.
- GUNTZEL, J. L. A. Functional Timing Analysis of VLSI Circuits Containing Complex Gates. Tese (Doutorado) Universidade Federal do Rio Grande do Sul, RS-Brazil, 2000.
- GUPTA, R. et al. The Elmore Delay as a Bound for RC Trees with Generalized Input Signals. v. 16, n. 1, p. 95–104, 1997.
- HOROWITZ, J. R. P. P. M. Signal delay in rc tree networks. IEEE transactions on computer-aided design, v. 2, n. 3, p. 202-211, 1983.
- IEEE. Ieee standard for integrated circuit (ic) delay and power calculation system. IEEE Std 1481-1999, p. i-390, 1999.
- INTEL. Intel(R) Core(TM) i7-920 Processor Specifications. 2008. Disponível em: <a href="http://ark.intel.com/products/37147/Intel-Core-i7-920-Processor-8M-Cache-2_66-GHz-4_80-GTs-Intel-QPI-Acesso-em: 26/10/2013.
- KAHNG, A. B. et al. High-performance gate sizing with a signoff timer. In: ACM. International Conference on Computer-Aided Design (ICCAD). [S.l.]: ACM, 2013.

- KASHYAP, C. V.; ALPERT, C. J.; DEVGAN, A. An effective capacitance based delay metric for rc interconnect. In: IEEE PRESS. Proceedings of the 2000 IEEE/ACM international conference on Computer-aided design. [S.l.], 2000. p. 229-235.
- KASHYAP, C. V. et al. Peri: a technique for extending delay and slew metrics to ramp inputs. In: ACM. Proceedings of the 8th ACM/IEEE international workshop on Timing issues in the specification and synthesis of digital systems. [S.l.], 2002. p. 57–62.
- LIVRAMENTO, V. dos S. Sizing Discreto Baseado em Relaxação Lagrangeana para Minimização de Leakage em Circuitos Digitais. Dissertação (Mestrado), 2013.
- ODABASIOGLU, A.; CELIK, M.; PILEGGI, L. T. Prima: passive reduced-order interconnect macromodeling algorithm. In: IEEE COMPUTER SOCIETY. Proceedings of the 1997 IEEE/ACM international conference on Computer-aided design. [S.l.], 1997. p. 58-65.
- OZDAL, M. M. et al. An improved benchmark suite for the ispd-2013 discrete cell sizing contest. In: Proceedings of ACM International Symposium on Physical Design. [S.l.: s.n.], 2013. p. 168-170.
- PILLAGE, L. T.; ROHRER, R. A. Asymptotic waveform evaluation for timing analysis. Computer-Aided Design of Integrated Circuits and Systems, IEEE Transactions on, IEEE, v. 9, n. 4, p. 352-366, 1990.
- PURI, R.; KUNG, D. S.; DRUMM, A. D. Fast and accurate wire delay estimation for physical synthesis of large asics. In: Proceedings of the 12th ACM Great Lakes symposium on VLSI. New York, NY, USA: ACM, 2002. (GLSVLSI '02), p. 30–36. ISBN 1-58113-462-2. Disponível em: http://doi.acm.org/10.1145/505306.505314.
- RABAEY, J. M.; CHANDRAKASAN, A.; NIKOLIC, B. Digital Integrated Circuits. 3rd. ed. Upper Saddle River, NJ, USA: Prentice Hall Press, 2008. ISBN 0132219107, 9780132219105.
- RYZHENKO, N.; BURNS, S. Standard cell routing via boolean satisfiability. In: Proceedings of the 49th Annual Design Automation Conference. New York, NY, USA: ACM, 2012. (DAC '12), p. 603-612. ISBN 978-1-4503-1199-1. Disponível em: http://doi.acm.org/10.1145/2228360.2228470.

- SHEEHAN, B. N. Osculating thevenin model for predicting delay and slew of capacitively characterized cells. In: ACM. Proceedings of the 39th annual Design Automation Conference. [S.l.], 2002. p. 866–869.
- SILVEIRA, L. M. et al. A coordinate-transformed arnoldi algorithm for generating guaranteed stable reduced-order models of rlc circuits. Computer Methods in Applied Mechanics and Engineering, Elsevier, v. 169, n. 3, p. 377–389, 1999.
- SYNOPSYS. Synopsys PrimeTime User's Manual. 2012. Disponível em: http://www.synopsys.com. Acesso em: 01/12/2012.
- SYNOPSYS. Synopsys PrimeTime SI Version H-2013.06 User Guide. 2013. Disponível em: <http://www.synopsys.com>. Acesso em: 31/10/2013.
- WANG, M.; YANG, X.; SARRAFZADEH, M. Dragon2000: standard-cell placement tool for large industry circuits. In: IEEE PRESS. Proceedings of the 2000 IEEE/ACM international conference on Computer-aided design. [S.l.], 2000. p. 260-263.
- ZHOU, Y. et al. A more effective ceff for slew estimation. In: IEEE. Integrated Circuit Design and Technology, 2007. ICICDT'07. IEEE International Conference on. [S.l.], 2007. p. 1-4.



Análise de *Timing* Estática e a Avaliação do Impacto do Atraso das Interconexões em Circuitos Digitais

Chrystian de Sousa Guth¹

¹Departamento de Informática e Estatística
 Universidade Federal de Santa Catarina (UFSC)
 Campus Universitário – Trindade – Florianópolis – SC – Brasil

csguth@inf.ufsc.br

Abstract. Static timing analysis is the most used technique to estimate the delay in digital circuits during the Standard Cell flow. As the circuits must be represented in two different parts (the logic gates and interconnects), an efficient technique must be implemented to calculate the interconnect delay. The STA tool implemented in this work do the interconnect delay calculation getting the results that are, in average 4.28% optimistics than those that are obtained by a industrial tool, with a 8 times inferior runtime.

Resumo. Análise de timing estática (STA: Static Timing Analysis) é a técnica mais utilizada para estimar o atraso de circuitos digitais durante o fluxo de síntese física. Como os circuitos devem ser modelados em duas partes (portas lógicas e interconexões), uma técnica eficiente deve ser implementada para se estimar os atrasos das interconexões. A ferramenta de STA implementada neste trabalho realiza o cálculo dos atrasos das interconexões gerando resultados que são, em média, 4,28% mais otimistas do que aqueles gerados pela ferramenta Synopsys PrimeTime, porém com tempo de execução cerca de 8 vezes menor.

1. Introdução

O crescimento da complexidade dos circuitos digitais contemporâneos¹ e a necessidade de um *time-to-market* (tempo de entrega ao mercado) curto faz com que o projeto de tais circuitos adote o fluxo *standard cell* (Figura 1).

No fluxo standard cell as portas lógicas são caracterizadas e validadas previamente em uma dada tecnologia, originando as chamadas "células". Essas células ² são catalogadas com suas diversas características elétricas em uma biblioteca, podendo ser reutilizadas em diversos projetos que usem a mesma tecnologia. O reuso amortiza o custo dos projetos inseridos neste nodo tecnológico e possibilita um timeto-market mais curto.

Diversas otimizações são realizadas no decorrer do fluxo de projeto standard cell e o uso de ferramentas para a automação de projeto eletrônico (EDA: Electronic design automation) é indispensável em suas diferentes etapas. A inexistência de

 $^{^1{\}rm Um}$ processador para desktop desenvolvido no ano de 2008 tem cerca de 731 milhões de transistores, excluindo a área de memória [Intel 2008].

²Célula é a instância de *layout* para a implementação física de uma porta lógica.




Figura 1. Fluxo de projeto Standard Cell. Adaptado de [Bhasker and Chadha 2009].

ferramentas de análise de timing estática precisas de domínio público e a restrição no acesso à ferramentas industriais (devido ao alto custo de suas licenças) resultam em um problema de infraestrutura de pesquisa. Assim, este trabalho tem como resultado uma alternativa de ferramenta de análise de timing para projetistas de circuitos digitais, bem como uma infraestrutura realista e precisa para desenvolvedores de ferramentas, que necessitam da análise de timing em alguma etapa do fluxo de projeto standard cell.

Este artigo se organiza da seguinte maneira: Na Seção 2 serão apresentados alguns conceitos básico para entendimento das técnicas que serão apresentadas posteriormente. A seguir, na Seção 3 será apresentada a técnica utilizada neste trabalho para cálculo das informações temporais dos circuitos digitais. Na Seção 4 será apresentada a análise de timing estática, bem como algumas particularidades no seu algoritmo. Finalmente, nas Seções 5 e 6 serão apresentados alguns resultados obtidos nos experimentos realizados e as conclusões finais, respectivamente.

2. Conceitos

As características temporais do circuito são derivadas das características temporais de suas partes, quais sejam, as portas lógicas e as interconexões que o compõem. O atraso das portas lógicas são obtidos das pré-caracterizações presentes nas bibliotecas de células. No que se refere às interconexões, elas geralmente são modeladas como árvores RC (Figura 2). Segundo [Rabaey et al. 2008], uma árvore RC possui três características: não possui loops resistivos; cada nodo possui uma capacitância com o ground; cada nodo possui um resistor que o conecta com o seu nodo pai.




Figura 2. Uma árvore RC. Obtida de [Rabaey et al. 2008].

A Figura 3 ilustra as três principais contribuições das interconexões, sobre o atraso do circuito:

• Capacitância Vista Pelo Driver: É necessário modelar a carga capacitiva a ser carregada pelo driver da interconexão com o objetivo de se obter a informação de load, a qual é utilizada no cálculo do delay e slew dos timing arcs das portas lógicas, como visto anteriormente. Nesta capacitância é incluído também o impacto causado pelos pinos de destino da interconexão ³. Na fase pré-layout, essa estimativa é realizada somando a capacitância total da interconexão com a capacitância de cada pino de destino dela. Porém, ao se tratar de interconexões com característica resistiva, o uso da abordagem de capacitância concentrada é impreciso. Para que os modelos de atraso não-lineares, que dependem do valor de capacitância de saída, sejam utilizados para os drivers diretamente, é necessário o uso de uma abordagem conhecida como Capacitância Efetiva (C_{eff}). Tal abordagem tenta encontrar um valor de capacitância que pode ser utilizado como carga equivalente, em termos de timing, para a saída do driver [Bhasker and Chadha 2009].

 $^{^3}$ Um pino de destino de uma interconexão é um pino que se liga na interconexão, que não é o pino *driver*. Por exemplo, na Figura 3(a), os pinos de destino da interconexão são o segundo pino de entrada da porta u2, o pino de entrada da porta u3 e o pino d do flip-flop f1.

- Atraso da Interconexão: Além do impacto local nos delays e slews de seus drivers, as interconexões exercem impacto global no circuito, com seu próprio atraso de propagação (Figura 3(b)), devido a sua característica resistiva. Com a alta frequência de operação dos circuitos digitais atuais e o dimensionamento dos transistores para escalas nanométricas, os atrasos das interconexões, que antes não eram significativos, hoje chegam consumir de 50% a 70% do ciclo do relógio, e esta porcentagem tende a aumentar na medida que os transistores diminuem [Cong et al. 1996]. Uma das métricas mais populares para se calcular o atraso em interconexões é o atraso de Elmore (Elmore Delay) [Elmore 1948], pela simplicidade e razoável correlação com os atrasos reais.
- Degradação do Slew: O cálculo do slew é crucial para determinar a precisão de uma avaliação de timing em um circuito digital [Zhou et al. 2007]. Os delays dos timing arcs dependem do slew de entrada e do slew de saída. Quando um sinal se propaga por uma interconexão, seu slew (i.e., sua declividade) sofre uma degradação devido ao efeito resistivo da mesma (Figura 3(b)). A não-modelagem desta degradação pela interconexão, acarreta em erros de até 50% [Sheehan 2002]. A abordagem para degradação do slew utilizada neste trabalho será apresentada na Seção 3.

3. Cálculo das Características Temporais da Interconexão

Para que o atraso de uma interconexão seja estimado com precisão, um modelo de grafo (Figura 4) pode ser utilizado para representar o fio em termos de capacitâncias e resistências.

No modelo de grafo I(C,R) utilizado, o conjunto dos vértices é composto pelos nodos internos da interconexão, que representam cada capacitor. As arestas do grafo modelam os resistores, e cada resistor conecta um par de capacitores. Sendo assim:

- $\mathbf{C} = \{c | c \text{ \'e um capacitor da rede RC}\}$
- $\mathbf{R} = \{(c,d) | \text{ existe um resistor que conecta os capacitores } c \in d\}$

A técnica de [Elmore 1948] é uma técnica baseada no primeiro momento da resposta ao impulso amplamente utilizada no cálculo dos atrasos das interconexões. De acordo com [Rabaey et al. 2008], em um nodo c_i da árvore RC, o atraso de Elmore (τ_i) pode ser facilmente calculado como:

$$\tau_i = \sum_{k=1}^{N} C_k R_{ik} \tag{1}$$

Dado o grafo de uma árvore RC^4 , o algoritmo apresentado nessa seção calcula os valores de capacitância efetiva e slew em cada nodo interno da interconexão. Para o atraso da interconexão, o método implementa a técnica de Elmore utilizando os valores de capacitância efetiva, ao invés dos valores de capacitância total downstream, simulando o efeito de resistive shielding.

 $^{^4\}mathrm{Com}$ os nodos numerados de 1 a n em ordem topológica, onde n é o tamanho do conjunto de vértices e o nodo c_1 é o nodo fonte da árvore RC.

A capacitância efetiva é denotada em cada nodo c_i por C_{eff_i} e o slew por $slew_i$. O valor do slew aplicado no nodo fonte da árvore RC, denotado por $slew_1$, é exatamente o valor do slew na saída do driver desta interconexão, o qual é função do slew na entrada da porta lógica driver e da capacitância efetiva vista na saída. Este valor de slew será refinado iterativamente para se estimar o valor de capacitância efetiva da interconexão.

O algoritmo para cálculo iterativo da capacitância efetiva de uma interconexão, bem como seu atraso e a degradação no *slew*, conforme [Puri et al. 2002], ocorre em cinco passos:

1. Inicialização:

- (a) A capacitância efetiva C_{eff_i} de cada nodo c_i da Árvore RC é inicializada com o valor de capacitância total downstream de c_i , ou seja $C_{eff_i} = C_{total_i}$;
- (b) O slew no nodo fonte da árvore RC slew₁ é calculado utilizando o modelo de atraso da porta lógica driver, considerando a capacitância concentrada da árvore RC (i.e., $\sum_{i=1}^{N} C_i$): slew₁ = $f(C_{total_1})$.

2. Atualização dos slews em ordem topológica:

- (a) Atraso τ_i do nodo fonte c₁ para cada nodo c_i da árvore é calculado utilizando a técnica de Elmore (Equação 1), substituindo C_{effi} por C_{totali}, para simular o efeito de resistive shielding;
- (b) A degradação do slew em cada nodo c_i é calculada utilizando a Equação 2.

$$slew_{i} = \frac{slew_{j}}{1 - \frac{R_{i} C_{eff_{i}}}{slew_{i}} (1 - e^{-\frac{slew_{j}}{R_{i}} C_{eff_{i}}})}$$
(2)

3. Atualização das capacitâncias efetivas em ordem topológica reversa:

(a) A capacitância efetiva (C_{eff_i}) de cada nodo c_i é calculada como a soma da capacitância do nodo c_i e todas as capacitâncias dos nodos filhos:

$$C_{eff_i} = C_i + \sum_{j \in filhos(i)} K_j \times C_{tot_j}$$
(3)

Onde K_j é o fator de *shielding*, definido por:

$$K_j = 1 - \frac{2R_j C_{eff_j}}{slew_i} (1 - e^{-\frac{slew_i}{2R_j C_{eff_j}}})$$
 (4)

Onde R_j é o valor da resistência que conecta o nodo c_j ao seu pai, no caso. c_i .

- 4. Atualização do Slew do Driver: O slew no nodo fonte slew₁ é calculado diretamente, utilizando o C_{eff_1} atual;
- 5. Iteração: Os passos de 2 até 4 são repetidos até que $slew_1$ convirja, dada uma precisão ε .

Na implementação apresentada neste trabalho, o ε foi definido como sendo 1% e na maioria dos casos observados, cerca de 5 iterações são necessárias para realizar o cálculo da capacitância efetiva [Puri et al. 2002]. Como cada iteração do algoritmo percorre a lista em ordem topológica (direta e reversa), a complexidade assintótica de pior caso de cada iteração do algoritmo é de O(n) onde n é o número de nodos da árvore, ao passo que a complexidade do algoritmo é O(c.n), onde c é o número de iterações. Entretanto, como o número de iterações é na grande maioria dos casos menor que 5 (E portanto c é muito menor que n), assume-se que o crescimento no tempo de execução tem comportamento linear.

4. Análise de Timing Estática

O objetivo desta seção é apresentar a análise de timing estática (STA: Static Timing Analysis), bem como os conceitos importantes referentes à esta técnica, juntamente com o algoritmo de STA.

Análise de timing estática, ou static timing analysis [Guntzel 2000] [Bhasker and Chadha 2009], é uma das técnicas utilizadas para se estimar o atraso crítico de circuitos digitais. A análise de timing é chamada de estática quando ela não realiza simulação e portanto, independe de estímulos de entrada, considerando apenas a topologia do circuito. É um processo completo e exaustivo [Bhasker and Chadha 2009] que verifica as mais diversas informações de timing em um circuito, como os delays, slews, slacks (folgas), required times (tempos requeridos) e diversas violações de restrições de projeto.

Dada a descrição do projeto usando alguma linguagem de descrição de hardware (HDL: Hardware Description Language), restrições de projeto e uma biblioteca de células, o objetivo da análise de timing é apresentar informações temporais em todos os pontos do circuito e apontar as possíveis violações. Essas informações são utilizadas para avaliar se o projeto sob verificação pode operar na velocidade estipulada, ou seja, se o circuito final poderá funcionar com segurança na frequência de relógio escolhida, sem que existam violações nas restrições de projeto.

O fluxo básico de uma ferramenta de análise de timing é:

- 1. Leitura dos arquivos de entrada: Nesta etapa, os arquivos referentes às bibliotecas de célula, descrição do circuito juntamente com as restrições do projeto são lidos e suas informações são armazenadas em estruturas de dados, que serão consultadas na geração do modelo de grafo e na atualização das informações temporais;
- Geração do grafo de timing: Responsável por implementar o modelo de grafo de timing. As estruturas de dados utilizadas na implementação do modelo de grafo têm impacto direto no desempenho da ferramenta de timing.
- Atualização de informações temporais: Etapa onde a propagação dos atrasos através dos timing arcs, bem como a avaliação do cumprimento ou não das restrições de desempenho são realizados.

Na STA, o circuito pode ser representado como um grafo direcionado acíclico (DAG: Directed Acyclic Graph), onde o conjunto dos vértices representa os pinos de

saída e entrada das portas lógicas e o conjunto das arestas representa as interconexões e os *timing arcs*. Para melhorar a eficiência da ferramenta de STA, os vértices são armazenados em listas ordenadas topologicamente.

As estruturas de dados utilizadas para armazenar os elementos do grafo são essencialmente listas ordenadas topologicamente. Em uma lista ordenada topologicamente, dado um elemento i, à esquerda necessariamente se encontram os elementos de mesmo ou menor nível lógico, e à direita, de nível igual ou maior, como mostrado na Figura 5(b). Da mesma maneira, os timing arcs e as interconexões também são ordenados topologicamente, em suas respectivas listas. Com essa escolha, o algoritmo de análise de timing estática passa a ser apenas de uma varredura em ordem, na lista de timing points, atualizando a informação de timing acumulada para cada vértice do grafo.

5. Resultados

Essa seção tem por objetivo descrever os experimentos realizados neste trabalho e apresentar os resultados obtidos.

Como parte dos experimentos é realizada comparando as informações calculadas pela ferramenta implementada com as informações reportadas pelo PrimeTime, o erro percentual (EP_t) e o erro médio percentual absoluto (EMPA) (Equações 5 e 6) foram adotados como métricas para estimar a qualidade das informações de timing reportadas pela ferramenta implementada neste trabalho.

$$EP_t = \frac{(A_t - P_t)}{A_t} \times 100 \tag{5}$$

$$EMPA = \frac{\sum_{t=1}^{n} |EP_t|}{n} \tag{6}$$

O erro percentual é calculado para cada uma das informações comparadas com o PrimeTime utilizando a equação 5, sendo que A_t é a informação obtida pelo PrimeTime e P_t é a informação calculada pela ferramenta implementada. Tais informações usadas para fim de validação da ferramenta foram:

- TNS (Total Negative Slack): O somatório de slack negativo nas saídas primárias.
- Violating POs: Número de saídas primárias violando a restrição de desempenho mínimo.
- Runtime (s): Tempo de execução, em segundos, para realizar uma análise de timing em um circuito, desconsiderando o tempo constante de inicialização da ferramenta.
- Critical Path: Valor do caminho crítico do circuito.

Os resultados dos experimentos serão apresentados posteriormente por meio de gráficos, tabelas e histogramas.

Este trabalho utilizou como base a infraestrutura disponibilizada pela competição de gate sizing discreto do ISPD de 2013, a qual fornece:

- Um conjunto de 8 circuitos da competição do ISPD de 2013:
 - usb_phy: com 511 células combinacionais, 98 células sequenciais, 15 entradas e 19 saídas primárias;
 - pci_bridge32: com 27316 células combinacionais, 3359 células sequenciais, 160 entradas e 201 saídas primárias;
 - fft: com 30297 células combinacionais, 1984 células sequenciais, 1026 entradas e 1026 saídas primárias;
 - cordic: com 40371 células combinacionais, 1230 células sequenciais, 34 entradas e 64 saídas primárias;
 - des_perf: com 103842 células combinacionais, 8802 células sequenciais, 234 entradas e 201 saídas primárias;
 - edit_dist: com 125000 células combinacionais, 5661 células sequenciais, 2562 entradas e 12 saídas primárias;
 - matrix_mult: com 30297 células combinacionais, 1984 células sequenciais, 3202 entradas e 1600 saídas primárias;
 - 8. netcard: com 884427 células combinacionais, 97831 células sequenciais, 1836 entradas e 10 saídas primárias.
- Uma biblioteca standard cell realista, composta por onze células combinacionais de diversas funções lógicas e um célula sequencial;
- Uma ferramenta de análise de timing estática PrimeTime
 ® da empresa [Synopsys 2012] para comparação de resultados;

Os circuitos são compostos por descrições no formato Verilog, capacitâncias parasitas e resistências descritas no formato IEEE SPEF (Standard Parasitic Exchange Format) [IEEE 1999], e restrições de timing descritas no formato SDC (Synopsys Design Constraints).

5.1. Validação do Modelo de Capacitância Concentrada Perante Ferramenta Industrial

Este experimento tem por objetivo validar a ferramenta de STA desenvolvida perante a ferramenta industrial PrimeTime, utilizando a abordagem de capacitância concentrada para modelar as interconexões. Para uma comparação justa, a ferramenta industrial foi também configurada para utilizar este modelo. Para tanto, utilizou-se um computador desktop com processador $Intel\ Core\ i7$, de 4 núcleos, e 4GB de RAM, e os resultados deste experimento são apresentados na Tabela 1.

As células marcadas correspondem aos valores que são menores que os obtidos na ferramenta comercial. A penúltima linha apresenta a média dos valores calculados para cada coluna da tabela. A última linha mostra o EMPA para cada uma das informações mostradas nas colunas. Os valores de EMPA valendo 0,00% indicam que a ferramenta calcula os mesmos valores que a ferramenta industrial para as informações comparadas. A média de runtime obtida é 6,92 vezes menor que a média da ferramenta industrial, sendo 50,05 vezes menor para os 7 primeiros circuitos (excluindo o netcard). No circuito usb_phy , a diferença de runtime é de 20 vezes e nos outros circuitos (exceto o netcard) a diferença tem valor médio de 52,71 vezes com baixo desvio padrão (6,48).

Lumped Capacitance Interconnect Model

| BENCHMARK | TNS (ps) | Viol. POs | Critical Path (ps) | Runtime (s) |
|--------------|----------|-----------|-----------------------|-------------|
| usb_phy | 0,00E+00 | 0 | 3,40E+02 | 0,00 |
| pci_bridge32 | 2,08E+03 | 46 | 1,05E+03 | 0,02 |
| fft | 0,00E+00 | 0 | 1,51E+03 | 0,03 |
| cordic | 2,98E+04 | 185 | 3,16E+03 | 0,03 |
| des_perf | 0,00E+00 | 0 | 9,24E+02 | 0,09 |
| edit_dist | 0,00E+00 | 0 | 2,92E+03 | 0,11 |
| matrix_mult | 0,00E+00 | 0 | 2,04E+03 | 0,14 |
| netcard | 2,60E+06 | 11925 | 3,11E+03 | 24,83 |
| Média | 3,29E+05 | 1519,5 | 1,88E+03 | 3,16 |
| EMPA | 0,00 | 0,00 | 0,00 | - |

Tabela 1. Comparação das informações de timing calculadas pela ferramenta implementada versus informações fornecidas pelo *PrimeTime*, utilizando o modelo de interconexões de capacitância concentrada.

5.2. Validação da Técnica Implementada Perante Ferramenta Industrial

Esta seção tem por objetivo comparar a qualidade das informações de timing obtidas pela ferramenta de análise de timing implementada neste trabalho com as informações reportadas pelo Prime Time. Utilizando as técnicas apresentadas na Seção 3 (i. e., capacitância efetiva, atraso de interconexões e degradação de slew), a análise de timing estática foi aplicada nos circuitos de teste e suas soluções foram comparadas com as fornecidas pela ferramenta industrial. Tal comparação foi realizada com base nas métricas apresentada na Seção 5. Os resultados deste experimento podem ser vistos na Tabela 2.

A penúltima linha apresenta a média dos valores de cada coluna e a última linha apresenta o EMPA para cada uma das informações em relação ao PrimeTime. Com esse experimento, conclui-se que a ferramenta desenvolvida neste trabalho fornece informações de timing próximas às reportadas pelo $PrimeTime^5$, com um tempo de execução 17,02 vezes menor.

As células marcadas apresentam os valores que são otimistas em relação do PrimeTime (i. e., que são menores que os obtidos pelo PrimeTime), correspondendo a 29 dos 36 valores obtidos.

O erro de menor valor absoluto para o TNS é de 1,34% e o de maior é 16,7% nos circuitos usb_phy e netcard, respectivamente, sendo que no segundo, o erro reflete em uma aproximação otimista, e no primeiro, pessimista.

Na média, a análise de *timing* na ferramenta desenvolvida é otimista em relação ao *PrimeTime*, de acordo com o grande número de células marcadas. É possível observar também que os maiores erros são obtidos nos maiores circuitos e

⁵EMPA = 8,21 e 4,48 para TNS e critical path, respectivamente.

C_{eff} + Elmore (C_{eff}) + Slew Degradation

| BENCHMARK | TNS (ps) | Viol. POs | Critical Path (ps) | Runtime (s) |
|--------------|----------|-----------|-----------------------|-------------|
| usb_phy | 4,91E+04 | 59 | 1,19E+03 | 0,01 |
| pci_bridge32 | 9,80E+06 | 3002 | 6,29E+03 | 0,31 |
| fft | 2,34E+07 | 1983 | 1,22E+04 | 0,45 |
| cordic | 1,27E+07 | 1206 | 1,55E+04 | 0,58 |
| des_perf | 1,12E+07 | 1648 | 1,08E+04 | 1,08 |
| edit_dist | 2,95E+07 | 3311 | 1,11E+04 | 1,79 |
| matrix_mult | 1,38E+07 | 2831 | 1,11E+04 | 2,15 |
| netcard | 2,17E+06 | 8944 | 3,00E+03 | 12,82 |
| Média | 1,28E+07 | 2873,00 | 8,89E+03 | 2,40 |
| EMPA | 8,81 | 4,17 | 4,48 | - |

Tabela 2. Valores obtidos pela ferramenta implementada neste trabalho nos circuitos da competição de sizing do ISPD.

os menores erros, nos menores circuitos.

No experimento mostrado na Tabela 3, o modelo de capacitância concentrada foi utilizado para modelar a carga vista pelo driver. Para o atraso das interconexões, a técnica de Elmore com capacitância concentrada foi utilizada. Já para a degradação do slew, foi utilizada a técnica descrita na Seção 3. Como esperado, os modelos utilizados neste experimento refletem em uma aproximação pessimista para o atraso do circuito⁶, já que a técnica de Elmore pura⁷ foi aplicada no cálculo dos atrasos das interconexões. A técnica obteve 0, 13% e 311, 79% de erro para TNS nos circuitos $matrix_mult$ e netcard, respectivamente. Já para $critical\ path$, os erros obtidos vão de 1,94% até 13,85%, nos circuitos des_perf e usb_phy , respectivamente.

A importância do cálculo da degradação do slew pode ser visualizado na Tabela 4. Os erros obtidos neste experimento (40,80% para TNS e 21,21% para critical path) mostram resultados muito otimistas em relação ao PrimeTime, quando a técnica apresentada na Seção 3 é aplicada, sem considerar a degradação do slew nos destinos das interconexões.

6. Conclusões

Foram avaliados os impactos das interconexões no contexto da análise de timing estática utilizando uma infraestrutura experimental realista.

A consideração do atraso das interconexões no fluxo standard cell é de muita importância e a avaliação desses atrasos deve ser eficiente e precisa. Neste trabalho foi possível observar a importância da avaliação dos atrasos das interconexões e também, que a desconsideração da degradação do slew através das interconexões

 $^{^6 {\}rm Informação}$ obtida do baixo número de células marcadas (total de 4, com exceção das células de runtime).

 $^{^7\}mathrm{Sem}$ utilizar a abordagem de capacitância efetiva.

C_{total} + Elmore (C_{total}) + Slew Degradation

| BENCHMARK | TNS (ps) | Viol. POs | Critical Path (ps) | Runtime (s) |
|--------------|----------|-----------|-----------------------|-------------|
| usb_phy | 6,25E+04 | 61 | 1,34E+03 | 0,00 |
| pci_bridge32 | 1,16E+07 | 3070 | 6,57E+03 | 0,09 |
| fft | 2,79E+07 | 1983 | 1,38E+04 | 0,12 |
| cordic | 1,54E+07 | 1207 | 1,72E+04 | 0,14 |
| des_perf | 1,25E+07 | 1648 | 1,13E+04 | 0,35 |
| edit_dist | 3,50E+07 | 3508 | 1,24E+04 | 0,44 |
| matrix_mult | 1,62E+07 | 2851 | 1,19E+04 | 0,56 |
| netcard | 1,07E+07 | 36934 | 3,37E+03 | 6,55 |
| Média | 1,62E+07 | 6407,75 | 9,72E+03 | 1,03 |
| EMPA | 48,32 | 27,59 | 6,48 | - |

Tabela 3. Experimentos utilizando o modelo capacitância concentrada para carga de saída dos *drivers*, técnica de Elmore para computar os atrasos das interconexões, e degradação do *slew* conforme apresentado na Seção 3.

C_{eff} + Elmore (C_{eff}) + No Slew Degradation

| ejj | ejj | | | |
|--------------|----------|-----------|-----------------------|-------------|
| BENCHMARK | TNS (ps) | Viol. POs | Critical Path (ps) | Runtime (s) |
| usb_phy | 3,14E+04 | 57 | 9,51E+02 | 0,00 |
| pci_bridge32 | 7,46E+06 | 2847 | 5,48E+03 | 0,29 |
| fft | 1,88E+07 | 1983 | 1,03E+04 | 0,40 |
| cordic | 9,32E+06 | 1204 | 1,27E+01 | 0,48 |
| des_perf | 8,67E+06 | 1648 | 9,22E+03 | 0,96 |
| edit_dist | 2,02E+07 | 3139 | 9,11E+03 | 1,54 |
| matrix_mult | 9,07E+06 | 2639 | 9,28E+03 | 1,89 |
| netcard | 1,41E+05 | 1033 | 2,63E+03 | 12,81 |
| Média | 9,21E+06 | 1818,75 | 5,87E+03 | 0,79 |
| EMPA | 40,80 | 14,16 | 29,21 | - |

Tabela 4. Experimentos utilizando o modelo capacitância efetiva para carga de saída dos *drivers*, técnica de Elmore utilizando as capacitâcias efetivas de cada nodo interno das interconexões, para computar seus atrasos. Neste experimento, a degradação do *slew* não foi considerada.

pode obter atrasos muito otimistas para o circuito, acarretando erros de cerca de 20% no valor do caminho crítico para os circuitos da competição de sizing do ISPD.

A abordagem da capacitância efetiva para interconexões implica na consideração do efeito de *resistive shielding*, o qual impacta na qualidade do cálculo do atraso do circuito. A ferramenta de análise de *timing* desenvolvida neste trabalho

implementa a técnica de [Puri et al. 2002] para o cálculo da capacitância efetiva, atraso das interconexões e degradação do slew. Tal ferramenta apresentou ser cerca de 17,02 vezes mais rápida que o PrimeTime, obtendo resultados para TNS e critical path que subestimam em cerca de 8,85% e 4,48% respectivamente, os reportados pela ferramenta industrial.

A relação C_{eff}/C_{total} nos circuitos da competição de sizing do ISPD de 2013 mostrou-se na média, próxima de 1. A partir dessa informação, o modelo de capacitância concentrada para calcular o atraso dos drivers, juntamente com a técnica de Elmore com C_{total} e a técnica de [Puri et al. 2002] para degradação do slew foi avaliada, apresentando estimativas pessimistas em 10,76% para TNS nos circuitos testados (exceto o netcard) e 6,48% para $critical\ path$, sendo que o tempo de execução é cerca de 3 vezes menor que o da técnica considerando a C_{eff} .

6.1. Trabalhos Futuros

Diversos trabalhos futuros podem ser realizados a fim de complementar a ferramenta avaliada neste trabalho, tais como:

- Investigação detalhada dos erros obtidos pela técnica implementada neste trabalho, quando comparada à ferramenta industrial;
- Avaliação da eficiência da técnica implementada no contexto de uma técnica de otimização de fluxo standard cell, como por exemplo, qate sizinq;
- Avaliação da técnica implementada utilizando bibliotecas standard cell e circuitos comerciais.

Referências

- Bhasker, J. and Chadha, R. (2009). Static Timing Analysis for Nanometer Designs: A Pratical Approach. Springer, 1 edition.
- Cong, J., He, L., Koh, C.-K., and Madden, P. H. (1996). Performance optimization of vlsi interconnect layout. *Integr. VLSI J.*, 21(1-2):1–94.
- Elmore, W. C. (1948). The transient response of damped linear networks with particular regard to wideband amplifiers. *Journal of Applied Physics*, 19(1):55–63.
- Guntzel, J. L. A. (2000). Functional Timing Analysis of VLSI Circuits Containing Complex Gates. PhD thesis, Universidade Federal do Rio Grande do Sul, RS-Brazil.
- IEEE (1999). Ieee standard for integrated circuit (ic) delay and power calculation system. IEEE Std 1481-1999, pages i-390.
- Intel (2008). Intel(r) core(tm) i7-920 processor specifications.
- Puri, R., Kung, D. S., and Drumm, A. D. (2002). Fast and accurate wire delay estimation for physical synthesis of large asics. In *Proceedings of the 12th ACM Great Lakes symposium on VLSI*, GLSVLSI '02, pages 30–36, New York, NY, USA. ACM.
- Rabaey, J. M., Chandrakasan, A., and Nikolic, B. (2008). Digital Integrated Circuits. Prentice Hall Press, Upper Saddle River, NJ, USA, 3rd edition.

- Sheehan, B. N. (2002). Osculating the venin model for predicting delay and slew of capacitively characterized cells. In *Proceedings of the 39th annual Design Auto*mation Conference, pages 866–869. ACM.
- Synopsys (2012). Synopsys primetime user's manual.
- Zhou, Y., Li, Z., Kanj, R., Papa, D., Nassif, S., and Shi, W. (2007). A more effective ceff for slew estimation. In *Integrated Circuit Design and Technology*, 2007. ICICDT'07. IEEE International Conference on, pages 1–4. IEEE.




Figura 3. (a) Um circuito composto por três portas lógicas $(u1,\,u2$ e u3), uma célula sequencial (f1) e uma interconexão em forma de árvore RC, que liga a saída de u1 às entradas de u2, u3 e f1; (b) São apresentadas as modelagens para os timing arcs da porta lógica u1; O modelo da interconexão é abstraído, recebendo um valor de capacitância efetiva. As setas indicam que a interconexão oferece um atraso e uma degradação no slew. Cada destino da interconexão é representado como um valor de capacitância de seus pinos de entrada.




Figura 4. O grafo correspondente à interconexão da Figura 3(a), com cinco vértices e quatro arestas.





Figura 5. (a) Circuito *simple* retirado do banco de *benchmarks* da competição de *sizing* do ISPD; (b) Grafo correspondente ao circuito da letra (a).



```
#ifndef CEFF_RATIO_EXPERIMENT_H
   #define CEFF_RATIO_EXPERIMENT_H
2
3
   #include "timing_analysis.h"
4
   #include <queue>
   using std::priority queue;
7
8
   #include <ostream>
   using std::ostream;
9
10
   #include "transitions.h"
11
   class Ceff_Ratio_Experiment
12
13
14
        struct ratio_t {
15
            double ratio:
16
            double total_resistance;
17
            double slew;
18
19
            bool operator >(const ratio_t & o) const
20
21
                 return true:
22
23
                 return ratio > o.ratio;
24
            friend ostream & operator << (ostream & out, ratio_t
25
                 & r)
26
                 return out << r.ratio << "\t" << r.
27
                     total resistance;
28
        };
29
30
        struct resistance_comparator {
31
            bool operator()(const ratio_t & a, const ratio_t & b
32
                 return a.total resistance > b.total resistance;
34
35
        };
36
        struct slew_comparator {
38
            bool operator()(const ratio_t & a, const ratio_t & b
39
40
                 return a.slew > b.slew;
41
42
        };
43
44
    public:
45
        static void run_sorted_by_wire_size(Timing_Analysis::
46
            Timing_Analysis & ta);
```

```
static void run_sorted_by_slew(Timing_Analysis::
    Timing_Analysis & ta);
static void run_average_calculation(Timing_Analysis::
    Timing_Analysis & ta);

49
50 };
the dif // CEFF_RATIO_EXPERIMENT_H
```

Listing B.1 – ceff ratio experiment.h

```
#ifndef CIRCUITNETLIST H
1
   #define CIRCUITNETLIST_H_
2
3
   #include <string>
   using std::string;
5
6
   #include <ostream>
7
    using std::ostream;
8
   #include <vector>
10
    using std::vector;
11
12
   #include <map>
13
    using std::map;
14
15
   #include <utility>
16
    using std::pair;
18
   #include <iostream>
19
    using std::cout;
20
    using std::endl;
21
22
   #include <queue>
23
24
    using std::queue;
25
   #include <cassert>
26
27
    class Circuit Netlist
28
29
30
    public:
31
        struct Logic_Gate {
32
        string name;
33
        string cellType;
34
        vector < int > inNets;
35
        int fanoutNetIndex;
36
        bool inputDriver;
37
        bool sequential;
38
        bool primary_output;
39
40
```

```
Logic Gate(const string name, const string cellType,
41
                 const unsigned inputs, int fanoutNetIndex,
                const bool inputDriver = false, const bool
                primary output = false):
          name(name), cellType(cellType), inNets(inputs),
42
              fanoutNetIndex(fanoutNetIndex), inputDriver(
              inputDriver), primary_output(primary_output)
          {};
43
      };
44
45
      struct Sink {
46
        int gate;
47
        string pinName;
        Sink (const int gate, const string pinName) : gate (gate),
49
             pinName (pinName) { };
      };
50
      struct Net {
52
        string name;
53
        int sourceNode;
54
        string sourcePin;
55
        vector < Sink > sinks;
56
        bool dummyNet;
57
58
        Net(const string name, const int sourceNode, const
59
            string sourcePin, const bool dummyNet = false):
          name(name), sourceNode(sourceNode), sourcePin(
60
              sourcePin), dummyNet(dummyNet)
          {};
61
62
        void addSink(const Sink sinkNode) { sinks.push_back(
63
            sinkNode); }
      };
64
65
    private:
66
        friend ostream & operator << ( ostream & out, const
67
            Circuit_Netlist netlist)
68
        out << "-- NET TOPOLOGY ("<< netlist.nets.size()<< ")"
            << endl;
        for(size\_t i = 0; i < netlist.nets.size(); i++)
70
          out << "---- netT[" << i << " = "<< netlist.
71
              netTopology[i] << "] "<< netlist.nets[netlist.
              netTopology[i]] << endl;
        out << "-- GATE TOPOLOGY" << endl;
72
        for(size\_t i = 0; i < netlist.gates.size(); i++)
73
          out << "---- gateT["<<i<" = "<< netlist.topology[i]
74
              <<" | " << netlist.gates[netlist.topology[i]] <<</pre>
              endl;
        return out;
75
76
        friend ostream & operator << ( ostream & out, const
77
```

```
Circuit Netlist::Net net)
78
        out << net.name << (net.dummyNet? " dummyNet": "") << "
79
             from (" << net.sourceNode << ", " << net.sourcePin
            << ") : ";
             for(size\_t i = 0; i < net.sinks.size(); i++)
80
           out << net.sinks[i] << " ";
81
        return out;
82
83
        friend ostream & operator << ( ostream & out, const
84
             Circuit Netlist :: Sink sink)
85
        return out << "("<<sink.gate<<", "<<sink.pinName<<")";</pre>
86
87
        friend ostream & operator << ( ostream & out, const
88
             Circuit_Netlist::Logic_Gate gate)
89
        out << gate.cellType << " " << gate.name << (gate.
             inputDriver?" inputDriver": "") << endl;
             for (size t i = 0; i < gate.inNets.size(); i++)
91
          out << "---
                      ---- net [ "<<i<" ] = " << gate.inNets[i] <<
92
               endl;
        return out;
93
94
      map<string, int> gateNameToGateIndex;
95
      map<string, int> netNameToNetIndex;
        vector < Logic Gate> gates;
97
      vector < Net> nets;
98
99
100
      vector <int> topology;
      vector < int > netTopology;
101
102
      vector <int> inverse Topology;
103
      vector <int > inverseNetTopology;
104
105
106
107
108
      int _numberOfGates;
        int timing arcs;
110
        int timing points;
111
112
        int addGate(const string name, const string cellType,
113
             const int inputs, const bool isInputDriver = false,
             const bool primary_output = false);
        int addNet(const string name, const int sourceNode,
114
             const string sourcePin);
        int addNet(const string name);
115
116
    public:
        Circuit_Netlist():_numberOfGates(0), _timing_arcs(0),
117
             timing points (0) {}
        virtual ~ Circuit_Netlist() {}
118
```

```
119
      void addCellInst(const string name, const string cellType,
120
            {\tt vector}{<}{\tt pair}{<}{\tt string}{\;>\;} {\tt inputPinPairs}{\;\;,\;\;} {\tt const}
           bool is Sequential = false, const bool is Input Driver =
           false , const bool primary_output = false);
      void updateTopology();
121
122
         size_t getNetsSize() const { return nets.size(); }
123
         Net & getNet(const size t & i) { return nets[i]; }
124
         const Logic_Gate & getGateT(const size_t & i) const {
125
             return gates.at(topology.at(i)); }
         int getTopologicIndex(const int & i) const { return (i
126
             ==-1?-1:inverseTopology.at(i));
127
         size_t getGatesSize() const { return gates.size(); }
128
         Logic_Gate & getGate(const size_t & i) { return gates[i
129
             ]; }
         const Net & getNetT(const size_t & i) const { return
130
             nets.at(netTopology.at(i)); }
         int get net topologic index(const size t & i) const {
131
             return inverseNetTopology.at(i); }
132
      const vector<pair<int, string>> verilog() const;
133
134
135
         int timing arcs() const;
         int timing_points() const;
137
138
139
140
    };
141
    #endif
142
```

Listing B.2 – circuit_netlist.h

```
#ifndef CONFIGURATION H
2
   #define CONFIGURATION_H_
3
   #include "spef net.h"
4
   #include "parser.h"
5
   #include <string>
7
   using std::string;
9
   /*
10
11
     This is a Configuration File
12
     To switch between ISPD2012 (Lumped Capacitance Wire Delay
13
         Model) or ISPD2013 (Distributed RC Wire Delay Model)
         SPEF format
14
```

```
*/
15
16
    // STATIC METAPROGRAMMED IF
17
    template < bool cond, class ThenType, class ElseType >
18
    struct IF
19
20
      typedef ThenType RET;
21
22
    template < class ThenType, class ElseType >
23
    struct IF<false, ThenType, ElseType>
24
25
      typedef ElseType RET;
26
27
28
29
   // User configurable {
30
31
32
    class Traits
33
34
    public:
35
        static const bool ISPD 2012 = false;
36
        static const double STD_THRESHOLD = 0.01;
37
        static string ispd_contest_root;
38
        static string ispd contest benchmark;
39
        static string arrival_time_file_name;
40
    };
41
42
43
    // }
45
46
47
48
49
50
51
52
54
55
56
57
    /////// DON'T TOUCH!!!!
58
    typedef IF<Traits::ISPD_2012, SpefParserISPD2012,
59
        SpefParserISPD2013 >::RET SpefParser;
    typedef IF<Traits::ISPD_2012, SpefNetISPD2012,
60
        SpefNetISPD2013 >::RET SpefNet;
    typedef IF<Traits::ISPD 2012, Parasitics2012, Parasitics2013
61
        >::RET Parasitics;
62
63
```

Listing B.3 – configuration.h

```
#ifndef DESIGNCONSTRAINTS H
1
   #define DESIGNCONSTRAINTS H
2
3
   #include <string>
4
   using std::string;
5
6
   #include "transitions.h"
7
   #include <map>
9
   using std::map;
10
11
   #include <utility>
12
   using std::make pair;
13
14
   #include <iostream>
15
   using std::endl;
16
   using std::cout;
17
18
   class Design Constraints
19
20
       double _clock;
21
       map<string , string > _driving_cells;
22
       map<string , Transitions <double> > _input_transitions;
23
       24
       map<string, Transitions<double>> _output_delays;
25
       map<string , double> _output_loads;
26
   public:
27
28
       void clock(const double clock);
29
        bool input_delay(const string input_name, const
30
            Transitions < double > delay);
        bool output_delay(const string output_name, const
            Transitions < double > delay);
        bool output_load(const string output_name, const double
32
           output load);
        bool driving_cell(const string input_name, const string
33
            driving cell);
        bool input_transition(const string input_name, const
34
            Transitions < double > transition);
35
        double clock() const;
36
       const Transitions < double > input delay (const string
37
           input name) const;
       const Transitions < double > output_delay (const string
38
           output name) const;
        double output_load(const string output_name) const;
39
        size_t output_loads_size() const;
40
```

```
const string driving_cell(const string input_name) const;

const Transitions < double > input_transition(const string input_name) const;

/* data */
};

#endif
```

Listing B.4 – design_constraints.h

```
#ifndef EDGE H
1
   #define EDGE_H
2
3
   #include <vector>
4
   using std::vector;
5
6
   #include <cassert>
7
8
   #include <cstdlib>
9
10
   namespace Timing_Analysis {
11
12
        template<typename T>
13
        class Edge {
14
15
        protected:
16
             Edge(T * from) : from(from)
17
18
19
             }
20
21
             T * from;
22
             vector < T *> _to;
23
24
             void set fanout (const int i, T *tp)
25
26
                  if ( to.empty() &&!i)
27
                      _to.push_back(tp);
28
                  else
29
                       to[i] = tp;
                  assert(\_to.size() == 1);
31
             }
32
33
             void add fanout (T *tp)
34
35
                  _to.push_back(tp);
36
37
38
39
        public:
40
```

```
T * from() const
41
42
                  return from;
43
45
             size_t fanouts_size() const
46
47
                  return _to.size();
48
49
50
         };
51
52
53
54
55
   #endif // EDGE_H
```

Listing B.5 – edge.h

```
#ifndef LIBERTYLIBRARY H
1
   #define LIBERTYLIBRARY_H_
2
3
4
   #include <utility>
   using std::pair;
5
   using std::make_pair;
6
   #include <vector>
8
   using std::vector;
9
10
   #include <string>
11
   using std::string;
12
13
14
   #include <map>
   using std::map;
15
16
17
   #include <limits>
   using std::numeric limits;
18
19
   #include <ostream>
20
21
   using std::ostream;
22
23
   #include <cassert>
24
   #include "transitions.h"
25
26
   // Look up table to store delay or slew functions
27
   struct LibertyLookupTable {
28
29
     // Look up table is indexed by the output load and the
30
          input transition values
         Example:
31
          Let L = loadIndices[i]
32
```

```
T = transitionIndices[j]
33
           Then, the table value corresponding to L and T will
34
          be:
               table [i][j]
35
36
     vector < double > loadIndices ;
37
     vector < double > transition Indices ;
38
     vector < vector < double > > table Vals ;
39
40
   };
41
42
   ostream& operator << (ostream& os, LibertyLookupTable& lut);
43
   struct LibertyTimingInfo {
45
46
     string fromPin ;
47
     string toPin;
48
     string timing Sense; // "non_unate" or "negative_unate" or
49
            positive unate".
     // Note that ISPD-13 library will have only negative-unate
50
           combinational cells. The clock arcs
     // for sequentials will be non_unate (which can be ignored
           because of the simplified sequential
     // timing model for ISPD-13).
52
53
     LibertyLookupTable fallDelay;
55
     LibertyLookupTable riseDelay;
56
     LibertyLookupTable fallTransition;
57
     LibertyLookupTable riseTransition;
58
59
60
61
   ostream& operator << (ostream& os, LibertyTimingInfo& timing)
62
63
   struct LibertyPinInfo {
64
65
     string name; // pin name
66
     double capacitance; // input pin cap (not defined for
67
          output pins)
     double maxCapacitance; // the max load this pin can drive
68
     bool isInput; // whether the pin is input or output pin
     bool is Clock; // whether the pin is a clock pin or not
70
71
     LibertyPinInfo (): capacitance (0.0)
72
      , maxCapacitance (std::numeric limits < double >::max())
73
      , isInput(true)
74
       isClock(false) {};
75
76
77
   };
```

```
79
    ostream& operator << (ostream& os, LibertyPinInfo& pin);
80
81
    struct LibertyCellInfo {
83
      string name ; // cell name
84
      string footprint; // only the cells with the same
85
           footprint are swappable
      double leakagePower; // cell leakage power
      double area; // cell area (will not be a metric for ISPD
           -13)
      bool is Sequential; // if true then sequential cell, else
88
          combinational
      bool dontTouch; // is the sizer allowed to size this cell
89
      bool primaryOutput;
90
      vector < Liberty PinInfo > pins ;
92
      vector < Liberty Timing Info > timing Arcs ;
93
94
      Liberty CellInfo (): leakage Power (0.0), area (0.0),
           isSequential (false), dontTouch(false), primaryOutput(
           false) {}
96
97
    } ;
98
    ostream& operator << (ostream& os, Liberty Cell Info& cell);
99
100
101
    class LibertyLibrary
102
103
      double maxTransition;
104
      vector < vector < Liberty CellInfo > > library;
105
      map<string, int> footPrintToIndex;
107
      map<string, int> cellOptionNumber; // ex cellOptionNumber[
108
          in 01f01 = 0
109
      map<string, int> cellToFootprintIndex;
      // fazer um map de celltype para footprint
110
111
    public:
112
      LibertyLibrary (const double maxTransition = 0.0 f);
113
114
      virtual ~LibertyLibrary();
115
116
      const pair<int, int> addCellInfo(const LibertyCellInfo &
117
           cellInfo); // return = [footprint index][option index]
118
119
      const Liberty CellInfo & get CellInfo (const string &
120
           footPrint, const int & i) const;
      const Liberty CellInfo & get CellInfo (const string &
121
```

```
cellName) const;
      const Liberty CellInfo & get CellInfo (const int &
122
           footPrintIndex, const int & optionIndex) const;
      size t number of options (const int footprint index) const;
123
124
      const pair < int , int > getCellIndex (const string &cellName)
125
      double getMaxTransition() const;
126
127
128
129
      /* data */
130
131
132
    enum Unateness {
133
      NEGATIVE_UNATE, POSITIVE_UNATE, NON_UNATE
134
135
136
    class LibertyLookupTableInterpolator
137
138
    protected:
139
        static const int DEFAULT DECIMAL PLACES;
140
        void round (Transitions < double > & transitions, const int
141
             decimal_places);
149
    public:
      virtual double interpolate (const LibertyLookupTable & lut,
143
            const double load, const double transition) = 0;
      virtual const Transitions < double > interpolate (const
144
           LibertyLookupTable & riseLut, const LibertyLookupTable
           & fallLut, const Transitions < double > load, const
           Transitions < double > transition , Unateness unateness =
          NEGATIVE_UNATE, bool is_input_driver = false) = 0;
145
146
      /* data */
    };
147
148
    class LinearLibertyLookupTableInterpolator : public
149
        LibertyLookupTableInterpolator
150
    public:
151
      double interpolate (const LibertyLookupTable & lut, const
152
          double load, const double transition);
      const Transitions < double > interpolate (const
153
          LibertyLookupTable & riseLut, const LibertyLookupTable
           & fallLut, const Transitions < double > load, const
           Transitions < double > transition , Unateness unateness =
          NEGATIVE_UNATE, bool is_input_driver = false);
154
155
    };
156
    #endif
```

Listing B.6 – liberty_library.h

```
#ifndef MULTI FANOUT EDGE H
   #define MULTI_FANOUT_EDGE_H
   #include "edge.h"
   #include "timing_point.h"
4
5
   namespace Timing_Analysis
6
       template < class T>
9
        class Multi_Fanout_Edge : public Edge<T>
10
11
       public:
12
            Multi_Fanout_Edge(T * from) : Edge<T>(from) {}
13
            T & to(const int i) const { return *Edge<T>::_to.at(
14
                i);
        };
16
17
18
   #endif // MULTI FANOUT EDGE H
```

Listing B.7 – multi_fanout_edge.h

```
#ifndef PARSER H
   #define PARSER_H_
2
3
   #include <string>
4
   using std::string;
5
6
   #include <vector>
7
   using std::vector;
   #include <istream>
10
   using std::istream;
11
12
   #include <fstream>
13
14
   using std::fstream;
15
   #include <cassert>
16
17
   #include <cstdlib>
18
19
   #include "circuit netlist.h"
20
   #include "liberty_library.h"
21
   #include "spef_net.h"
   #include "design_constraints.h"
24
```

```
class Parser
25
26
   protected:
27
      bool isSpecialChar(const char & c);
      bool readLineAsTokens(istream& is, vector<string>& tokens,
29
           bool includeSpecialChars = false);
30
      fstream is;
   public:
31
      Parser();
32
      virtual ~Parser();
33
    };
34
35
36
   class Prime Time Output Parser: public Parser
37
38
   public:
39
     struct Pin Timing {
40
        string pin_name;
        Transitions < double > slack:
49
        Transitions < double > slew;
43
        Transitions < double > arrival time;
44
        friend ostream & operator <<( ostream & out, const
45
            Pin_Timing & pin)
46
          return out << pin.pin_name << " " << pin.slack << " "
47
              << pin.slew << " " << pin.arrival_time;</pre>
        }
48
      };
49
      struct Port_Timing {
50
        string port name;
        Transitions < double > slack;
        Transitions < double > slew;
53
            Transitions < double > arrival window;
54
55
        friend ostream & operator << ( ostream & out, const
56
            Port Timing & port)
57
          return out << port.port_name << " " << port.slack << "</pre>
58
                " << port.slew;
        }
59
      };
60
      class Prime_Time_Output{
61
        friend class Prime Time Output Parser;
        vector < Pin_Timing > _pins;
63
        vector < Port_Timing > _ports;
64
      public:
65
            size_t pins_size() const { return _pins.size(); }
66
            size_t ports_size() const { return _ports.size(); }
67
        const Pin Timing & pin(const size t i) const { return
68
            _{pins.at(i);}
        const Port Timing & port(const size t i) const { return
69
            _ports.at(i); }
```

```
70
71
        Prime Time Output Parser(){}
      const Prime_Time_Output parse_prime_time_output_file(const
           string filename);
    };
73
74
75
    class VerilogParser: public Parser
76
77
      static const string SEQUENTIAL_CELL;
78
      static const string INPUT_DRIVER_CELL;
79
      static const string PRIMARY OUTPUT CELL:
80
      static const string CLOCK_NET;
82
      // Read the module definition
83
      bool read_module(string& moduleName);
84
85
      // Read the next primary input.
86
      // Return value indicates if the last read was successful
87
          or not.
      bool read_primary_input(string& primaryInput);
88
89
      // Read the next primary output.
an
      // Return value indicates if the last read was successful
91
          or not.
      bool read_primary_output(string& primaryInput);
93
      // Read the next net.
94
      // Return value indicates if the last read was successful
95
          or not.
      bool read_wire(string& wire);
96
97
      // Read the next cell instance.
98
      // Return value indicates if the last read was successful
          or not.
      bool read cell inst(string& cellType, string& cellInstName
100
           , vector<std::pair<string, string>>& pinNetPairs);
101
      bool read assign(pair<string, string> & assignment);
    public:
102
103
      const Circuit Netlist readFile(const string filename);
104
105
      virtual ~ VerilogParser()
106
107
108
109
      };
110
111
    // See test lib parser () function in parser helper.cpp for
112
       example of how to use this class.
    class LibertyParser: public Parser
```

```
115
116
      void skip lut 3D ();
117
      void begin read lut (LibertyLookupTable& lut);
118
      void _begin_read_timing_info (string pinName,
119
          LibertyTimingInfo& cell);
      void _begin_read_pin_info (string pinName, LibertyCellInfo
120
          & cell, LibertyPinInfo& pin);
      void begin read cell info (string cellName,
121
          LibertyCellInfo& cell);
        // Read the default max_transition defined for the
122
      // Return value indicates if the last read was successful
          or not.
      // This function must be called in the beginning before
124
          any read cell info function call.
      bool read default max transition (double& maxTransition);
125
126
127
      // Read the next standard cell definition.
128
      // Return value indicates if the last read was successful
129
          or not.
      bool read_cell_info (LibertyCellInfo& cell);
130
    public:
131
132
      const LibertyLibrary readFile(const string filename);
133
134
    };
135
136
137
    class SpefParserISPD2013 : public Parser
138
139
      bool read connections (SpefNetISPD2013 & net);
140
      void read capacitances (SpefNetISPD2013 & net);
141
      void read resistances(SpefNetISPD2013 & net);
142
      bool read net data(SpefNetISPD2013& spefNet);
143
    public:
144
      const Parasitics2013 readFile(const string filename);
145
      /* data */
147
    };
148
149
    class SpefParserISPD2012 : public Parser
150
151
      bool read_net_cap(string & net, double & cap);
152
153
      const Parasitics2012 readFile(const string filename);
154
155
      /* data */
156
    };
157
158
    class SDCParser: public Parser
159
```

```
160
      // The following functions must be issued in a particular
161
          order
      // See test sdc parser function for an example
162
163
      // Read clock definition
164
      // Return value indicates if the last read was successful
165
          or not.
      bool read clock(string& clockName, string& clockPort,
166
          double& period);
167
      // Read input delay
168
      // Return value indicates if the last read was successful
          or not.
      bool read_input_delay(string& portName, double& delay);
170
171
      // Read driver info for the input port
172
      // Return value indicates if the last read was successful
173
          or not.
      bool read driver info(string& inPortName, string&
174
          driverSize, string& driverPin, double&
          inputTransitionFall , double& inputTransitionRise);
175
      // Read output delay
176
      // Return value indicates if the last read was successful
177
          or not.
      bool read output delay(string& portName, double& delay);
178
179
      // Read output load
180
      // Return value indicates if the last read was successful
      bool read_output_load(string& outPortName, double& load);
182
    public:
183
      const Design_Constraints readFile(const string filename);
185
186
    #endif
187
```

Listing B.8 – parser.h

```
#ifndef SINGLE FANOUT EDGE H
   #define SINGLE_FANOUT_EDGE_H
2
3
   #include "edge.h"
4
5
   namespace Timing Analysis {
6
7
        template < class T>
8
        class Single Fanout Edge: public Edge<T>
9
10
        public:
11
```

Listing B.9 – single fanout edge.h

```
1
   #ifndef SLEW DEGRADATION EXPERIMENT H
   #define SLEW DEGRADATION EXPERIMENT H
2
3
   #include "timing_analysis.h"
4
5
   #include <utility>
6
   using std::pair;
   using std::make pair;
   #include <queue>
10
   using std::queue;
11
12
   class Slew Degradation Experiment
13
14
        static bool nearly_equals(const Transitions < double > a,
15
            const Transitions < double > b);
        static const double EPSILON;
16
17
   public:
        static void run(Timing Analysis::Timing Analysis &ta);
18
19
20
   #endif // SLEW_DEGRADATION_EXPERIMENT_H
21
```

 $Listing \ B.10-slew_degradation_experiment.h$

```
using std::string;
12
13
   #include <vector>
14
   using std::vector;
16
   #include <map>
17
   using std::map;
18
19
   #include <ostream>
20
   using std::ostream;
21
22
   #include <iostream>
23
24
   using std::endl;
25
26
   #include <queue>
   using std::queue;
27
   #include "transitions.h"
29
30
   #include <cassert>
31
32
   class SpefNetISPD2012
33
34
   public:
35
36
      string netName;
      double netLumpedCap;
37
        double total resistance;
38
39
        SpefNetISPD2012():netName("DEFAULT_NET_NAME"),
40
            netLumpedCap(0), total_resistance(0){}
    };
41
42
   class SpefNetISPD2013
43
44
   public:
45
      struct Resistor
46
47
48
        int node1;
        int node2;
49
        double value:
50
            Resistor (const int & node1, const int & node2, const
51
                  double & value) : node1(node1), node2(node2),
                 value (value) {}
            int getOtherNode(const int & node) const { return (
52
                 node == node1 ? node2 : node1); }
53
      };
54
      struct Capacitor
55
56
        int node;
57
58
        double value;
            Capacitor(const int & node, const double & value) :
59
```

```
node(node), value(value) {}
      };
60
      struct Node
61
62
        int nodeIndex;
        string name;
64
        vector<int> resistors;
65
        double capacitance;
66
             Node(const int & index, const string & name) :
67
                 nodeIndex(index), name(name), capacitance(1e-6)
                 { }
      };
68
69
    private:
      vector < Node > nodes;
70
      vector < Resistor > resistors;
71
      vector < Capacitor > capacitors;
72
      map<string, int> nodeMap;
73
        int addNode(const string & name);
75
    public:
76
        SpefNetISPD2013() {}
77
        virtual ~SpefNetISPD2013(){}
      void addResistor(const string & nodel, const string &
          node2, const double & value);
80
      void addCapacitor(const string & node, const double &
          value);
81
      friend ostream& operator << (ostream & out, const
82
          SpefNetISPD2013 & descriptor);
        size t nodesSize() const {return nodes.size();}
83
        const Node & getNode(const unsigned & i) const { return
             nodes.at(i);}
        int getNodeIndex(const string & name) const;
85
        size_t resistorsSize() const { return resistors.size();
86
        const Resistor & getResistor(const unsigned & i) const {
              return resistors.at(i); }
88
        void set (string name, double lumpedCapacitance, double
             total resistance);
      string netName;
90
      double netLumpedCap;
91
        double total resistance;
94
95
96
    };
97
98
    typedef map<string, SpefNetISPD2012> Parasitics2012;
99
100
    typedef map<string, SpefNetISPD2013> Parasitics2013;
101
```

```
102 | #endif /* SPEFNET_H_ */
```

Listing $B.11 - spef_net.h$

```
#ifndef TIMER_H
1
   #define TIMER H
2
3
   #include <sys/time.h>
4
   #include <cstdlib>
5
   #include <string>
   using std::string;
   #include <cassert>
   #include <ostream>
10
   using std::ostream;
11
12
   class Timer
13
14
       struct timeval start time;
15
        struct timeval _stop_time;
16
17
18
   public:
19
20
        class Result
21
22
            friend class Timer;
23
            float _time;
24
            string _unity;
25
26
27
             public:
28
            void set(float time, string unity){
29
                _{\text{time}} = \text{time};
30
31
                _{unity} = unity;
32
            friend ostream & operator << (ostream & out, const
33
                Timer:: Result & result)
34
                35
                    _unity;
36
37
            float time() const { return _time; }
38
        };
39
40
   private:
41
       Timer::Result __execution__time;
42
   public:
43
       Timer();
44
        virtual ~Timer();
45
```

```
46
47
        void start();
48
        void end();
49
50
        const Timer:: Result &value (const double time definition)
51
52
        static const double MICRO;
53
        static const string micro;
54
        static const double MILI;
55
        static const string mili:
56
        static const double SECOND;
57
        static const string second;
58
    };
59
60
   #endif // TIMER H
61
```

Listing B.12 – timer.h

```
1
      2
3
      Timing Analysis Interface helper class to interface with
4
  //
      the timer.
5
6
      This code is provided for description purposes only. The
7
       contest
      organizers cannot guarantee that the provided code is
8
      bugs or defects. !!!! USE THIS CODE AT YOUR OWN RISK
9
      11111
10
11
      The contestants are free to use these functions as-is or
12
      modifications. If the contestants choose to use the
13
      provided
      code, they are responsible for making sure that it works
      expected.
15
16
      The code provided here has no real or implied warranties
17
18
19
20
```

```
21
   #ifndef _TIMERINTERFACE_H_
22
   #define _TIMERINTERFACE_H_
   #include <vector>
   #include <string>
25
   #include <fstream>
26
   #include <iostream>
27
   #include <sstream>
   #include <dirent.h>
   #include <cassert>
30
   #include <cstdlib>
31
32
33
   using std::cout;
   using std::endl;
34
35
   class TimerInterface {
36
     // This class contains functions for the timing analysis
         interface.
     // To use any function belonging to this class, call
38
         TimerInterface::<function name>(<argument list>);
39
     // Declarations
40
     // LOOK AT THIS PUBLIC SECTION — FUNCTION IMPLEMENTATIONS
41
         BELOW IN THIS FILE
42
    public:
     // Status (outside of this class, you must use
43
         TimerInterface::Status to define variables of this
         type)
     enum Status { TIMER_NOT_STARTED = 0,
                                              // Timing analysis
44
         has not been started
                                              // Timer is busy (
                    TIMER_BUSY,
45
                        is reading design or performing timing
                        analysis)
                    TIMER_FINISHED_SUCCESS, // Timing analysis
46
                         finished successfully
                    TIMER FINISHED ERROR,
                                               // Error occured
47
                        during timing analysis
48
                    TIMER INTERFACEERROR
                                              // Error indicating
                         that the program could not get timer
                        status (could not read status file)
      };
49
50
     // Get timer status
     // Inputs: contest root directory (string)
52
                 benchmark name (string)
53
     // Return: status (see enum Status above)
54
     static Status getTimerStatus(const std::string &
         contest_root , const std::string &benchmark);
56
     // Write sizes and run timing analysis in blocking mode
57
58
     // 1. Write sizes
     // 2. Starts timing analysis
```

```
3. Waits for timing analysis to be completed
60
        Inputs: vector of pairs where first value is instance
61
         name (string) and second value is cell name (string)
                 contest root directory (string)
                 benchmark name (string)
                 polling time (number of seconds that the
64
         function should wait before polling timer status to
         check whether timer is done)
     // Return: timer status
65
     static Status runTimingAnalysisBlocking(const std::vector<
66
         std::pair<std::string, std::string>> &sizes, const
         std::string &contest root, const std::string &
         benchmark, const unsigned pollingTime);
67
     // Start timing analysis in non-blocking mode
68
     // 1. Write sizes
69
        2. Starts timing analysis and returns (does not wait
          for timing analysis to be completed)
        Inputs: vector of pairs where first value is instance
71
         name (string) and second value is cell name (string)
                 contest root directory (string)
72
                 benchmark name (string)
73
     // Return: timer status
74
     static Status startTimingAnalysisNonBlocking(const std::
75
         vector<std::pair<std::string, std::string>> &sizes,
         const std::string &contest_root, const std::string &
         benchmark);
76
     // Wait for given number of seconds (useful function if
77
         you want to wait before checking timer status after
         calling startTimingAnalysisNonBlocking)
     // Input: seconds to wait
78
     static void wait(int seconds);
79
80
81
     // PRIVATE SECTION
83
     // DO NOT LOOK AT THIS PRIVATE SECTION, YOU SHOULD ONLY
84
         LOOK AT FUNCTIONS DEFINED IN PUBLIC SECTION
    private:
85
     // Get timer status (helper function for isTimerDone)
86
     // Input: vector of file names (returned by getFiles)
     // Return: string indicating timer status
88
     static std::string getTimerStatusString(const std::vector<</pre>
89
         std::string> &files);
90
     // Checks if a file exists (returns true if it does, false
91
          otherwise)
92
     // Input: filename including path (string)
     // Return: true if the file exists and is readable, false
```

```
otherwise
      static bool doesFileExist(const std::string &file);
94
95
      // Get a list of files from given directory (used by
          getTimerStatus to check if timer is done)
         Input: directory name (string)
97
      // Output: vector of file names (strings), argument passed
98
           by reference
      // Return: true if directory could be read, false
99
          otherwise
      static bool getFiles(std::vector<std::string> &files,
100
          const std::string &dir):
      // Remove a file from the given directory (helper function
102
           used by startTimingAnalysis)
         Inputs: name of the file without directory name (string
103
                  directory name (string)
104
      // Return: true if file was removed successfully, false
105
          otherwise
      static bool removeFile(const std::string &dir, const std::
106
          string &file);
107
      // Write sizes to a file for timing analysis call
108
109
      // Inputs: vector of pairs where first value is instance
          name (string) and second value is cell name (string)
                  contest root directory (string)
110
                  benchmark name (string)
111
      // Return: true if sizes were written successfully to .int
112
          . sizes file, false otherwise
      static bool writeSizesForTimer(const std::vector<std::pair</pre>
113
          <std::string, std::string>> &sizes, const std::string
           &contest root, const std::string &benchmark);
114
      // Start timing analysis (does not wait for it to finish)
115
      // Input:
                 contest root directory (string)
116
                 benchmark name (string)
117
118
      // Return: true if successfully wrote command to start
          timing analysis, false otherwse
      static bool startTimingAnalysis(const std::string &
119
          contest_root , const std::string &benchmark);
120
      // Run timing analysis in blocking mode
121
      // 1. Starts timing analysis
122
         2. Waits for timing analysis to be completed
122
      // Input: contest root directory (string)
124
                 benchmark name (string)
                  polling time (number of seconds that the
126
          function should wait before polling timer status to
          check whether timer is done)
127
      // Return: timer status
      static Status runTimingAnalysisBlocking(const std::string
128
```

```
&contest root, const std::string &benchmark, const
          unsigned pollingTime);
129
      // Start timing analysis in non-blocking mode
130
      // 1. Starts timing analysis and returns (does not wait
131
          for timing analysis to be completed)
        Input: contest root directory (string)
132
                  benchmark name (string)
133
      // Return: timer status
134
      static Status startTimingAnalysisNonBlocking(const std::
135
          string &contest root, const std::string &benchmark);
136
      // END PRIVATE SECTION
137
    }; // END class TimerInterface
138
139
140
141
    #endif // TIMERINTERFACE H
142
```

Listing B.13 – timer interface.h

```
#ifndef TIMING_ANALYSIS_H_
1
   #define TIMING ANALYSIS H
2
3
   #include <vector>
4
   using std::vector;
6
   #include <string>
7
   using std::string;
8
   #include <ostream>
10
   using std::ostream;
11
12
   #include <map>
13
   using std::map;
14
15
   #include <utility>
16
   using std::pair;
17
   #include <fstream>
19
   using std::fstream;
20
21
   #include <stack>
22
   using std::stack;
23
24
   #include <set>
25
   using std::set;
26
27
   #include <queue>
```

```
using std::priority queue;
30
   #include <cstdlib>
31
32
   #include "timer_interface.h"
33
34
   #include "transitions.h"
35
   #include "circuit netlist.h"
   #include "wire delay model.h"
37
   #include "liberty_library.h"
38
   #include "design_constraints.h"
39
40
   #include "configuration.h"
41
42
43
   #include "parser.h"
44
45
   #include "timing_net.h"
46
47
   #include "timing_point.h"
   #include "timing_net.h"
48
49
   namespace Timing Analysis
50
51
52
        class ita comparator {
53
        public:
55
             bool operator()(Timing_Point * a, Timing_Point * b);
56
        };
57
        class Option
59
60
            friend class Timing_Analysis;
61
            int footprint index;
62
            int _option_index;
63
            bool dont touch;
64
65
66
        public:
            Option(): _{i} footprint_{i} index(-1), _{i} option_{i} index(-1),
                 _dont_touch(false){}
            Option(const int footprintIndex, const int
68
                 optionIndex) : _footprint_index(footprintIndex),
                   _option_index(optionIndex), _dont_touch(false)
            int footprint_index() const;
69
            int option_index() const;
70
            bool is_dont_touch() const;
71
      };
72
73
74
        class Timing Net;
75
        class Timing_Arc;
76
```

```
class Timing Analysis
77
78
70
80
             vector < Timing_Point > _ points;
             vector < Timing_Arc> _arcs;
82
             vector < Timing_Net> _nets;
83
             vector < Option > _ options;
84
             map<int, double> _PO_loads;
85
             map<string, int> _pin_name_to_timing_point_index;
86
             vector<pair<size_t , size_t>>
87
                 gate index to timing point index;
88
             vector<pair<int, string>> verilog;
89
             vector<pair<string, string>> _sizes;
90
             vector <bool> _dirty;
91
             const LibertyLibrary * _library;
             const Parasitics * _parasitics;
94
             LibertyLookupTableInterpolator * interpolator;
95
96
             Transitions < double > _target_delay;
97
             Transitions < double > __max_transition;
98
             Transitions < double > _critical_path;
99
             Transitions < double > total negative slack;
100
             Transitions < double > _worst_slack;
             Transitions < double > _slew_violations;
102
             Transitions < double > _capacitance_violations;
103
104
             unsigned total violating POs;
105
             int _first_PO_index;
106
107
108
             void initialize_timing_data();
109
110
111
             // PRIVATE GETTERS
112
113
             const Transitions < double > calculate timing arc delay
                 (const Timing_Arc & timing_arc, const
                 Transitions < double > transition, const
                 Transitions < double > ceff);
114
             // STATIC TIMING ANALYSIS
115
             void update_timing(const int timing_point_index);
116
             void update_slacks(const int timing_point_index);
117
118
        // TOPOLOGY INIT
119
             const pair<size_t , size_t> create_timing_points(
120
                 const int i, const Circuit Netlist::Logic Gate &
                 gate, const pair <int, int > cellIndex, const
                 LibertyCellInfo & cellInfo);
             void number_of_timing_points_and_timing_arcs(int &
121
```

```
numberOfTimingPoints, int & numberOfTimingArcs,
                 const Circuit_Netlist & netlist , const
                 LibertyLibrary * lib);
             void create timing arcs (const pair < size t , size t >
122
                 tpIndexes, const bool is_pi , const bool is_po )
123
        // PRIMETIME CALLING
124
125
             void get sizes vector();
126
        // OUTPUT METHODS
127
             void write sizes file (const string filename);
128
      public:
130
             Timing_Analysis(const Circuit_Netlist & netlist,
131
                 const LibertyLibrary * lib , const Parasitics *
                 parasitics, const Design Constraints * sdc);
             virtual ~Timing_Analysis();
132
133
134
135
136
             void call_prime_time();
137
             void full_timing_analysis();
138
139
             void incremental timing analysis (int gate number,
                 int new_option);
             void update timing points (const Timing Point *
140
                 output_timing_point);
141
        // GETTERS
142
             size_t number_of_gates() const { return _options.
143
                 size(); }
144
145
             size_t timing_points_size() { return _points.size();
             const Timing Point & timing point( const int i ) {
146
                 return _points.at(i); }
             size_t timing_arcs_size() { return _arcs.size(); }
148
             const Timing Arc & timing arc (const int i) {
149
                 return _arcs.at(i); }
150
             size t timing nets size() { return nets.size(); }
151
             const Timing_Net & timing_net( const int i ) {
152
                 return _nets.at(i); }
153
             double pin_capacitance(const int timing_point_index)
154
                  const;
             double pin load (const int timing point index) const;
155
             const Option & option(const int gate_number);
156
157
             const Liberty CellInfo & liberty cell info (const int
                 gate_index) const;
```

```
158
             size_t number_of_options(const int gate_index);
159
160
             Transitions < double > total negative slack() const {
161
                 return _total_negative_slack; }
             Transitions < double > worst_slack() const { return
162
                 _worst_slack; }
             Transitions < double > target_delay() const { return
163
                  target delay; }
             unsigned total_violating_POs() const { return
164
                  _total_violating_POs; }
             Transitions < double > critical path() const { return
165
                  _critical_path; }
             Transitions < double > capacitance violations () const {
166
                   return __capacitance__violations; }
167
             set <int> timing points in longest path();
168
             set < int > timing_points_in_critical_path();
169
170
             bool has timing violations();
171
172
173
174
             int first_PO_index() const { return _first_PO_index;
175
                  }
176
         // SETTERS
177
             bool option (const int gate index, const int option);
178
179
             void set all gates to max size();
180
             void set_all_gates_to_min_size();
182
             // DEBUG
183
             bool validate_with_prime_time();
184
             void print_info();
185
             void print circuit info();
186
             void report_timing();
187
             void print effective capacitances();
188
             void write timing file (const string filename);
190
             bool check_timing_file(const string timing_file);
191
192
             pair < pair < int , int > , pair < Transitions < double > ,
193
                 Transitions < double >> check_ceffs (double
                 precision);
194
195
         };
196
197
    };
198
199
   #endif
200
```

Listing B.14 – timing_analysis.h

```
#ifndef TIMING ARC H
1
   #define TIMING_ARC_H
2
3
   #include "single_fanout_edge.h"
4
   #include "transitions.h"
5
   #include "timing_point.h"
6
   namespace Timing_Analysis
9
10
        class Timing Point;
11
        class Timing Arc: public Single Fanout Edge<
            Timing_Point>
13
14
               friend class Timing_Analysis;
            Transitions < double > _ delay;
15
            Transitions < double > _slew;
16
            int _arc_number;
17
            int _gate_number;
18
19
        public:
20
            Timing Arc(Timing Point * from, Timing Point * to,
21
                 const int arcNumber, const int gate_number) :
                 Single_Fanout_Edge<Timing_Point>(from, to),
                 \_delay (0.0 f, 0.0 f), \_slew (0.0 f, 0.0 f),
                 _arc_number(arcNumber), _gate_number(gate_number
                ) {}
            virtual ~Timing Arc(){}
22
23
24
            void clear();
25
26
27
            // GETTERS
28
            Transitions < double > delay() const { return _delay; }
29
            Transitions < double > slew() const { return _slew; }
30
31
            void delay (const Transitions < double > & delay) {
                _delay = delay; }
            void slew(const Transitions < double > & slew) { _slew
33
                = slew; }
34
            int arc_number() const { return _arc_number; }
35
            int gate_number() const { return _gate_number; }
36
37
38
39
40
```

Listing B.15 – timing arc.h

```
#ifndef TIMING_NET_H
1
   #define TIMING NET H
2
3
   #include "wire_delay_model.h"
4
   #include "multi fanout edge.h"
5
   #include "timing_point.h"
6
   namespace Timing_Analysis {
9
        class Timing Point;
10
        class Timing Net: public Multi Fanout Edge<Timing Point
11
        {
12
            friend class Timing_Analysis;
13
            friend class Timing_Point;
14
            string name;
15
            WireDelayModel * _wire_delay_model;
16
        public:
18
            Timing_Net(const string & name, Timing_Point * from,
19
                 WireDelayModel * wire_delay_model)
            : Multi_Fanout_Edge<Timing_Point>(from), __name(name),
20
                _wire_delay_model(wire_delay_model)
21
22
            virtual ~Timing Net(){}
23
24
            const string name() const;
25
            friend ostream & operator << (ostream & out, const
                Timing_Net & tn);
27
28
29
           WireDelayModel * wire_delay_model() {return
30
               wire delay model;}
        };
31
32
   #endif // TIMING_NET_H
```

Listing B.16 – timing_net.h

```
#ifndef TIMING POINT H
1
   #define TIMING_POINT_H
2
3
   #include "timing_net.h"
4
   #include "timing_arc.h"
5
   #include "timing analysis.h"
6
   namespace Timing_Analysis {
8
9
        enum Timing_Point_Type
10
11
            INPUT, OUTPUT, PI INPUT, REGISTER INPUT, PI, PO
13
        };
14
        class Timing_Arc;
15
        class Timing Net;
16
        class Timing_Point
17
18
               friend class Timing Analysis;
19
             friend class Timing Net;
20
            string _name;
21
            Timing_Net * _net;
22
            Timing_Arc * _arc;
23
            Transitions < double > _slack;
24
            Transitions < double > _slew;
25
            Transitions < double > _arrival_time;
26
            size_t _gate_number;
27
            Timing_Point_Type _type;
28
29
            Transitions < double > ceff;
30
            int _logic_level;
31
32
33
34
35
        public:
36
            Timing_Point(string name, const size_t gate_number,
37
                 Timing_Point_Type type);
             virtual ~Timing_Point(){}
38
39
            // GETTERS
40
            double load() const;
41
            Transitions < double > ceff() const;
42
            const string name() const { return _name; }
43
            int gate_number() const { return _gate_number; }
44
45
            const Transitions < double > slack() const { return
46
                 _slack; }
```

```
const Transitions < double > slew() const { return
47
                _slew; }
            const Transitions < double > arrival time() const {
                return arrival time; }
            const Transitions < double > required_time() const {
49
                return _slack + _arrival_time;}
            Timing_Net & net() const { return *_net; }
50
            Timing_Arc & arc () const { return *_arc; }
51
52
            int logic level() const { return logic level; }
            void ceff(const Transitions < double > & ceff) { _ceff
54
                = ceff: 
            void slack (const Transitions < double > & slack ) {
                slack = slack; }
            void slew (const Transitions < double > & slew ) { _slew
56
                 = slew; }
            void arrival time (const Transitions < double > &
57
                arrival_time ) { _arrival_time = arrival_time; }
            void net(Timing_Net * net) { _net = net; }
58
            void arc(Timing_Arc * arc) { _arc = arc; }
59
            void logic_level(int level) { _logic_level = level;
60
61
62
            // TIMING ANALYSIS
63
            const Transitions < double > update_slack (const
                Transitions < double > required time);
            void clear_timing_info();
65
66
            bool is PO() const { return type == PO; }
            bool is_PI() const { return _type == PI; }
            bool is_input_pin() const { return _type == INPUT; }
69
            bool is_output_pin() const { return _type == OUTPUT;
70
            bool is_PI_input() const { return _type == PI_INPUT;
            bool is_reg_input() const { return _type ==
72
                REGISTER INPUT; }
            friend ostream & operator << (ostream & out, const
74
                Timing Point & tp);
        };
75
77
78
   #endif // TIMING_POINT_H
79
```

Listing B.17 – timing_point.h

```
#ifndef TRANSITIONS_H_
#define TRANSITIONS_H_
```

```
3
   #include <algorithm>
4
5
   using std::swap;
   using std::max;
6
   using std::min;
   #include <ostream>
9
   using std::ostream;
10
11
   #include <cmath>
12
13
   #include inits>
14
   using std::numeric_limits;
15
16
17
   #define MAKE_SELF_OPERATOR(OP) \
   friend void operator OP ( Transitions < T > &v0, const
18
       Transitions <T> v1 ) { v0 [RISE] OP v1 [RISE], v0 [FALL] OP
       v1[FALL]; } \
   friend void operator OP ( Transitions <T> &v0, const T
19
                   v1 ) { v0 [RISE] OP v1; v0 [FALL] OP v1; }
20
   #define MAKE OPERATOR( OP ) \
21
   friend Transitions <T> operator OP ( const Transitions <T> v0,
22
         const Transitions<T> v1 ) { return Transitions<T>(v0[
       RISE OP v1 [RISE], v0 [FALL] OP v1 [FALL]); }
   friend Transitions <T> operator OP ( const T
       const Transitions<T> v1 ) { return Transitions<T>(v0
              OP v1 [RISE], v0
                                     OP v1[FALL]);  \
   friend Transitions <T> operator OP ( const Transitions <T> v0,
24
         const T
                            v1) { return Transitions <T>(v0 [RISE]
       OP v1
                      , v0 [FALL] OP v1
                                            ); }
25
   enum EdgeType {
26
27
     RISE = 0, FALL = 1
   };
28
29
   template<typename T>
30
31
   class Transitions {
32
      friend ostream & operator << (ostream & out, const Transitions
33
          <T> array ) {
        return out <<
                       "(" << array[RISE] << ", " << array[FALL]
34
           << ")";
      } // end operator
35
36
     MAKE OPERATOR(+);
37
     MAKE OPERATOR(-);
38
     MAKE OPERATOR(*);
39
     MAKE OPERATOR(/);
40
41
     MAKE SELF OPERATOR(+=);
42
     MAKE\_SELF\_OPERATOR(-=);
43
```

```
MAKE SELF OPERATOR(*=);
44
      MAKE\_SELF\_OPERATOR(/=);
45
46
      friend Transitions <T> operator - (const Transitions <T> &v0
           ) { return Transitions<T>(-v0[RISE], -v0[FALL]); }
48
      friend Transitions <T> max( const Transitions <T> v0, const
49
          Transitions <T> v1 ) { return Transitions <T> (max (v0 [
          RISE], v1 [RISE]), max(v0 [FALL], v1 [FALL])); }
      friend Transitions <T> min( const Transitions <T> v0, const
50
           Transitions <T> v1 ) { return Transitions <T>(min(v0[
          RISE], v1 [RISE]), min(v0 [FALL], v1 [FALL])); }
51
      friend Transitions <T > abs( const Transitions <T > v ) {
52
           return Transitions <T>(fabs (v[RISE]), fabs (v[FALL])); }
      friend Transitions <T> pow( const Transitions <T> v, const
53
          double exp ) { return Transitions <T>(pow(v[RISE], exp)
           ,pow(v[FALL], exp)); }
      friend \ Transitions <\!\!T\!\!> \ sqrt \left( \ \begin{array}{c} const \\ \end{array} \right. Transitions <\!\!T\!\!> \ v \left) \ \left\{ \end{array} \right.
54
           return Transitions <T>(sqrt(v[RISE]), sqrt(v[FALL])); }
      friend Transitions <T> exp( const Transitions <T> v) {
55
          return Transitions <T>(exp(v[RISE]), exp(v[FALL])); }
56
57
    private:
58
      T clsValue [2];
    public:
      T & operator [] ( const EdgeType edgeType ) {return clsValue [
60
          edgeType];}
         operator[]( const EdgeType edgeType ) const {return
61
          clsValue[edgeType];}
        Transitions & operator = (const Transitions & array) {
63
             clsValue [RISE] = array [RISE];
65
             clsValue [FALL] = array [FALL];
        return *this;
66
      } // end operator
67
68
      Transitions (const T rise, const T fall) {
69
        clsValue[RISE] = rise;
70
        clsValue [FALL] = fall;
71
      } // end constructor
72
73
      Transitions() {};
74
      void set ( const T rise , const T fall ) {
76
        clsValue[RISE] = rise;
77
        clsValue[FALL] = fall;
78
      } // end method
79
80
      T getMax() const { return max(clsValue[RISE], clsValue[
81
          FALL]); }
      T getMin() const { return min(clsValue[RISE], clsValue[
```

```
FALL]); }
      T getRise() const { return clsValue[RISE]; }
83
      T getFall() const { return clsValue [FALL]; }
      Transitions <T> getReversed() const { return Transitions(
           getFall(), getRise()); }
87
      void reverse() { return swap(clsValue[RISE], clsValue[FALL
88
           1); }
89
      T aggregate() const { return clsValue[RISE] + clsValue[
90
           FALL: }
    }; // end class
92
93
    namespace std {
94
         template <>
         class numeric_limits<Transitions<double>> {
96
         public:
97
             static Transitions < double > min() { return Transitions <
98
                  double > (numeric_limits < double > :: min(),
                  numeric limits < double > :: min());}
             static Transitions < double > max() {return Transitions <
99
                  double > (numeric_limits < double > :: max(),
                  numeric limits < double > :: max());}
             static Transitions < double > zero() { return Transitions
100
                 <double > (0.0 f, 0.0 f);}
         };
101
102
103
    #endif
104
```

Listing B.18 – transitions.h

```
1
   #ifndef WIREDELAYMODEL H
   #define WIREDELAYMODEL H
3
   #include <iostream>
4
   using std::cout;
5
   using std::endl;
6
   #include "spef_net.h"
   #include "liberty_library.h"
   #include "configuration.h'
10
11
   #include <cassert>
12
13
   class WireDelayModel
14
15
   protected:
       double _lumped_capacitance;
17
```

```
double total resistance;
18
     static LinearLibertyLookupTableInterpolator interpolator;
19
20
   public:
21
       WireDelayModel(const double & lumped_capacitance, const
22
            double & total_resistance) : _lumped_capacitance(
            lumped_capacitance), _total_resistance(
            total resistance) {}
        virtual ~WireDelayModel() {}
23
        virtual const Transitions < double > simulate (const
24
            Liberty CellInfo & cellInfo, const int input, const
            Transitions < double > slew, bool is input driver) = 0;
        virtual const Transitions < double > delay_at_fanout_node (
            const string fanout node name) const = 0;
        virtual const Transitions < double > slew_at_fanout_node(
26
            const string fanout_node_name) const = 0;
     virtual void setFanoutPinCapacitance(const string
          fanoutNameAndPin, const double pinCapacitance) = 0;
28
29
        virtual Transitions < double > root_delay(int arc_number) =
30
        virtual
               Transitions < double > root_slew(int arc_number) =
31
        virtual\ void\ clear() = 0;
32
33
34
       double lumped capacitance() const;
35
       double total resistance() const;
36
   };
37
38
   class LumpedCapacitanceWireDelayModel : public
39
       WireDelayModel
40
        Transitions < double > _delay;
41
        Transitions < double > slew;
42
43
       Transitions < double > max slew;
44
   public:
45
       LumpedCapacitanceWireDelayModel(const SpefNet &
46
            descriptor, const string root node, const bool
            dummy_edge = false) : WireDelayModel(descriptor.
            netLumpedCap, descriptor.total resistance){
       const Transitions < double > simulate(const LibertyCellInfo
47
             & cellInfo, const int input, const Transitions <
            double> _slew, bool is_input_driver);
       const Transitions < double > delay at fanout node (const
48
            string fanout_node_name) const;
       const Transitions < double > slew at fanout node (const
49
            string fanout_node_name) const;
50
        void setFanoutPinCapacitance(const string
            fanout_name_and_pin, const double pinCapacitance) {
```

```
lumped capacitance += pinCapacitance; }
51
52
        Transitions < double > root delay (int arc number);
        Transitions < double > root_slew(int arc_number);
54
        void clear();
55
56
57
58
    };
59
    class RC_Tree_Wire_Delay_Model : public WireDelayModel
60
61
62
    protected:
63
      struct Node
64
65
        int parent;
66
             Transitions < double > node Capacitance;
67
             Transitions < double > total Capacitance;
68
        Transitions < double > effective Capacitance;
69
             Transitions < double > resistance;
70
        Transitions < double > slew;
71
        Transitions < double > delay;
72
        bool sink;
73
74
        static vector < string > nodesNames;
        Node():
75
                 parent(-1), nodeCapacitance(numeric limits<
76
                      Transitions < double > >:: zero()),
                      totalCapacitance(numeric_limits<Transitions<
                      double > :: zero()), effective Capacitance (
                      numeric_limits<Transitions<double> >::zero()
                      ), resistance (numeric_limits < Transitions <
                      double> >::zero()), slew(numeric_limits<</pre>
                      Transitions < double > :: zero()), delay(
                      numeric_limits<Transitions<double> >::zero()
                      ), sink(false)
77
78
      };
80
81
        vector < Node> _nodes;
82
83
      struct NodeAndResistor
84
85
        int nodeIndex:
86
        int resistorIndex;
        NodeAndResistor(const int & node, const int & resistor)
88
             nodeIndex(node), resistorIndex(resistor)
89
90
        }
91
```

```
92
      };
93
94
        vector < string > nodes names;
95
        vector < vector < Transitions < double > > slews;
        vector < vector < Transitions < double > > delays;
97
98
        map<std::string, int> _node_name_to_node_number;
99
100
101
        void IBM_update_downstream_capacitances();
102
        void IBM initialize effective capacitances():
103
        void IBM_update_slews(const LibertyCellInfo & cellInfo,
             const int input, const Transitions < double > slew,
             bool is_input_driver);
105
106
        void IBM_update_effective_capacitances();
107
108
    protected:
109
110
        const Transitions < double > run IBM algorithm (const
             Liberty CellInfo & cellInfo, const int input, const
             Transitions < double > slew, bool is_input_driver);
    public:
111
        RC_Tree_Wire_Delay_Model(const SpefNetISPD2013 &
112
             descriptor, const string rootNode, const size_t
             arcs size, const bool dummyEdge = false);
        virtual const Transitions < double > simulate (const
113
             Liberty CellInfo & cellInfo, const int input, const
             Transitions < double > slew, bool is input driver) = 0;
        const Transitions < double > delay_at_fanout_node(const
114
             string fanout_node_name) const;
        const Transitions < double > slew at fanout node (const
115
             string fanout node name) const;
      void setFanoutPinCapacitance(const string fanoutNameAndPin
116
           , const double pinCapacitance);
117
118
        Transitions < double > root_delay(int arc_number);
        Transitions < double > root slew (int arc number);
120
        void clear();
121
122
    };
123
124
    /*
125
126
      DRIVER: CEFF
127
      INTERCONNECT: ELMORE + CEFF
128
      SLEW: PURI02 (IBM)
129
130
131
    class Ceff_Elmore_Slew_Degradation_PURI: public
```

```
RC Tree Wire Delay Model
133
134
135
    public:
136
        Ceff_Elmore_Slew_Degradation_PURI(const SpefNetISPD2013
137
             & descriptor, const string rootNode, const size_t
             arcs_size , const bool dummyEdge = false)
             : RC Tree Wire Delay Model (descriptor, rootNode,
138
                 arcs_size, dummyEdge)
         {
139
140
         }
142
         const Transitions < double > simulate (const Liberty CellInfo
143
              & cellInfo, const int input, const Transitions <
             double> slew , bool is_input_driver);
    };
144
145
146
147
      DRIVER: CEFF
148
      INTERCONNECT: ELMORE + CEFF
1/10
      SLEW: sqrt (driver_slew ^ 2 + slew_degradation^2)
150
151
152
    class Ceff Elmore Slew Degradation: public
153
        RC Tree Wire Delay Model
154
155
156
    public:
157
         Ceff Elmore Slew Degradation (const SpefNetISPD2013 &
158
             descriptor, const string rootNode, const size t
             arcs_size, const bool dummyEdge = false)
             : RC Tree Wire Delay Model(descriptor, rootNode,
159
                 arcs_size, dummyEdge)
160
         {
         }
162
163
         const Transitions < double > simulate(const LibertyCellInfo
164
              & cellInfo, const int input, const Transitions <
             double> slew , bool is_input_driver);
    };
165
166
167
168
      DRIVER: LUMPED
169
      INTERCONNECT: ELMORE
170
171
      SLEW: PURI02 (IBM)
172
```

```
173
    class Lumped_Elmore_Slew_Degradation: public
174
         RC Tree Wire Delay Model
175
176
177
    public:
178
         Lumped_Elmore_Slew_Degradation(const SpefNetISPD2013 &
179
             descriptor, const string rootNode, const size t
             arcs_size , const bool dummyEdge = false)
             : RC_Tree_Wire_Delay_Model(descriptor, rootNode,
180
                 arcs size, dummyEdge)
         {
182
         }
183
184
         const Transitions < double > simulate (const Liberty Cell Info
185
              & cellInfo, const int input, const Transitions <
             double> slew , bool is_input_driver);
    };
186
187
    /*
188
189
    DRIVER: LUMPED
190
191
    INTERCONNECT: ELMORE
    SLEW: NO!
193
194
    */
    class Lumped_Elmore_No_Slew_Degradation: public
195
        RC Tree Wire Delay Model
196
197
198
199
    public:
         Lumped_Elmore_No_Slew_Degradation(const SpefNetISPD2013
200
             & descriptor, const string rootNode, const size t
             arcs_size , const bool dummyEdge = false)
201
             : RC Tree Wire Delay Model (descriptor, rootNode,
                 arcs_size , dummyEdge)
         {
202
203
         }
204
205
         const Transitions < double > simulate(const LibertyCellInfo
206
              & cellInfo, const int input, const Transitions <
             double> slew , bool is_input_driver);
    };
207
208
209
210
    DRIVER: CEFF
211
    INTERCONNECT: ELMORE
```

```
|| SLEW: NO!
213
214
215
    */
    class Ceff Elmore No Slew Degradation: public
216
        RC_Tree_Wire_Delay_Model
217
218
219
    public:
220
         Ceff_Elmore_No_Slew_Degradation(const SpefNetISPD2013 &
221
             descriptor, const string rootNode, const size_t
             arcs size, const bool dummyEdge = false)
             : RC_Tree_Wire_Delay_Model(descriptor, rootNode,
222
                 arcs size, dummyEdge)
         {
223
224
225
         }
226
227
         const Transitions < double > simulate (const Liberty Cell Info
              & cellInfo, const int input, const Transitions <
             double> slew , bool is_input_driver);
    };
228
220
230
231
    DRIVER: CEFF
232
    INTERCONNECT: NO!
233
    SLEW: NO!
234
235
236
    */
    class Ceff_Without_Wire_Delay_And_Slew_Degradation: public
237
        RC\_Tree\_Wire\_Delay\_Model
238
240
    public:
241
         Ceff_Without_Wire_Delay_And_Slew_Degradation(const
242
             SpefNetISPD2013 & descriptor, const string rootNode,
              const size_t arcs_size, const bool dummyEdge =
             false)
             : RC_Tree_Wire_Delay_Model(descriptor, rootNode,
243
                 arcs_size, dummyEdge)
         {
244
245
         }
246
247
         const Transitions < double > simulate (const Liberty CellInfo
              & cellInfo, const int input, const Transitions <
             double > slew, bool is input driver);
    };
249
250
    class Reduced_Pi : public RC_Tree_Wire_Delay_Model
```

```
252
253
254
         double c1;
255
         double r;
256
         double c2;
257
258
259
         Transitions < double > slew fanout;
260
         Transitions < double > __delay_fanout;
261
262
         void reduce to pi model (double & c near, double & r,
263
             double & c_far);
264
    public:
265
         Reduced Pi(const SpefNetISPD2013 & descriptor, const
266
             string rootNode, const size t arcs size, const bool
             dummyEdge = false)
             : RC_Tree_Wire_Delay_Model(descriptor, rootNode,
267
                  arcs size, dummyEdge)
268
               cout << rootNode << endl;</pre>
269
270
271
         const Transitions < double > simulate (const Liberty Cell Info
272
              & cellInfo, const int input, const Transitions <
             double> slew , bool is_input_driver);
         const Transitions < double > delay_at_fanout_node(const
273
             string fanout_node_name) const;
         const Transitions < double > slew at fanout node (const
274
             string fanout_node_name) const;
    };
275
276
277
    #endif
278
```

Listing B.19 – wire delay model.h

```
#include "include/ceff ratio experiment.h"
1
2
3
   void Ceff_Ratio_Experiment::run_sorted_by_wire_size(
4
       Timing_Analysis::Timing_Analysis &ta)
5
       priority_queue<ratio_t, std::vector<ratio_t>,
6
           resistance comparator > pg;
       priority_queue<ratio_t , std::vector<ratio_t>, std::
7
           greater < ratio t > pq1;
       priority_queue<ratio_t , std::vector<ratio_t>, std::
8
           greater < ratio t > pq2;
       priority_queue<ratio_t, std::vector<ratio_t>, std::
9
           greater<ratio_t>> pq3;
```

```
10
        double min_resistance = numeric_limits<double >::max();
11
        double max resistance = numeric limits < double >::min();
12
        double average resistance = 0.0 f;
13
        int num items = 0;
14
        for(int i = 0; i < ta.timing_points_size(); i++)</pre>
15
16
            const Timing_Analysis::Timing_Point & tp = ta.
17
                timing point(i);
            if (tp.is_PI() || tp.is_output_pin())
18
19
                num items++:
20
                const double total_resistance = tp.net().
                     wire delay model()->total resistance();
                 average_resistance += total_resistance;
22
                 \max resistance = \max(\max resistance,
23
                     total resistance);
                 min_resistance = min(min_resistance,
24
                     total resistance);
                pq.push(ratio t { tp.ceff().getMax() / tp.net().
25
                     wire_delay_model()->lumped_capacitance(),
                     total resistance });
26
27
28
        average resistance /= num items;
29
        int count = 0;
30
        while (!pq.empty())
31
32
            ratio t item = pq.top();
            pq.pop();
34
            if (count \leq num_items * 1/3)
35
                pq1.push(item);
36
            else if (count <= num_items * 2/3)
37
                pq2.push(item);
38
            else if (count <= num items)
39
                pq3. push (item);
40
41
            count++;
        }
43
        cout << "####" << Traits::ispd_contest_benchmark << endl
44
        cout << "max " << max resistance << " min " <<
            min_resistance << " avg " << average_resistance <<
            endl:
        cout << "ratio\tresistance" << endl;</pre>
46
        while (!pq1.empty())
48
            ratio t item = pq1.top();
49
            pq1.pop();
50
51
            cout << item << endl;
52
```

```
cout << "#" << endl;
53
        while (!pq2.empty())
54
55
            ratio t item = pq2.top();
56
            pq2.pop();
            cout << item << endl;
58
59
        cout << "#" << endl;
60
61
        while (!pq3.empty())
62
            ratio_t item = pq3.top();
63
            pq3.pop();
64
65
            cout << item << endl;
        }
66
67
68
69
   void Ceff_Ratio_Experiment::run_sorted_by_slew(
70
        Timing Analysis:: Timing Analysis &ta)
71
        priority_queue<ratio_t, std::vector<ratio_t>,
72
            slew comparator > pq;
        priority_queue<ratio_t, std::vector<ratio_t>, std::
73
            greater<ratio_t>> pq1;
        priority_queue<ratio_t, std::vector<ratio_t>, std::
74
            greater<ratio_t> > pq2;
        priority_queue<ratio_t, std::vector<ratio_t>, std::
75
            greater<ratio_t> > pq3;
76
        double min resistance = numeric limits < double >:: max();
77
        double max_resistance = numeric_limits<double >::min();
79
        double average_resistance = 0.0 f;
        int num items = 0;
80
        for (int i = 0; i < ta.timing_points_size(); i++)
81
82
            const Timing Analysis:: Timing Point & tp = ta.
83
                timing_point(i);
            if (tp. is PI() | tp. is output pin())
                num items++;
86
                const double total resistance = tp.net().
87
                     wire_delay_model()->total_resistance();
                average resistance += total resistance;
                max_resistance = max(max_resistance,
89
                     total_resistance);
                min_resistance = min(min_resistance,
90
                     total resistance);
91
                int num of timing arcs = 0;
92
                int tp\_index = i-1;
93
                while (tp index >= 0 && ta.timing point (tp index)
94
                     .gate_number() == tp.gate_number())
```

```
95
                       tp\_index --;
96
                      num_of_timing_arcs++;
97
98
99
                  Transitions < double > slew = numeric limits <
100
                       Transitions < double > >::min();
                  for(int j = i - num_of_timing_arcs; j < i; j++)</pre>
101
102
                       const Timing_Analysis::Timing_Point &
103
                           input_pin = ta.timing_point(j);
                       slew = max(slew, input pin.arc().slew());
104
106
107
                  pq.push(ratio_t { tp.ceff().getMax() / tp.net().
108
                      wire delay model()->lumped capacitance(),
                       total_resistance, slew.getMax() });
109
         }
110
         average_resistance /= num_items;
111
112
         int count = 0;
113
         while (!pq.empty())
114
115
             ratio_t item = pq.top();
116
             pq.pop();
117
             if(count \le num\_items * 1/3)
118
                  pq1.push(item);
119
             else if (count \leq num items * 2/3)
120
                  pq2.push(item);
121
             else if(count <= num_items)</pre>
122
                  pq3. push (item);
123
124
             count++;
         }
125
126
         cout << "####" << Traits::ispd_contest_benchmark << endl
127
         cout << "max " << max_resistance << " min " <<
128
             min resistance << " avg " << average resistance <<
             endl:
         cout << "ratio\tresistance" << endl;</pre>
129
         while (!pq1.empty())
130
131
             ratio_t item = pq1.top();
132
             pq1.pop();
133
             cout << item << endl;
134
135
         cout << "#" << endl;
136
         while (!pq2.empty())
137
138
         {
             ratio\_t item = pq2.top();
139
```

```
pq2.pop();
140
             cout << item << endl;
141
149
         cout << "#" << endl;
143
         while (!pq3.empty())
144
145
             ratio_t item = pq3.top();
146
             pq3.pop();
147
148
             cout << item << endl;
         }
149
150
151
152
    void Ceff_Ratio_Experiment::run_average_calculation(
         Timing Analysis:: Timing Analysis &ta)
153
         int num items = 0;
154
         Transitions < double > average (0.0 f, 0.0 f);
155
         Transitions < double > slew_average (0.0 f, 0.0 f);
156
         for(int i = 0; i < ta.timing_points_size(); i++)</pre>
157
158
             const Timing_Analysis::Timing_Point & tp = ta.
159
                  timing point(i);
             if (tp.is_PI() || tp.is_output_pin())
160
161
162
                  num items++;
                  average += (tp.ceff().getMax() / tp.net().
163
                      wire delay model()->lumped capacitance());
                  slew_average += tp.slew();
164
165
166
         slew_average /= num_items;
167
         average /= num_items;
168
169
170
171
         cout << average << " slew " << slew average;
172
173
```

Listing B.20 – ceff ratio experiment.cpp

```
#include "include/circuit_netlist.h"
1
2
   // CIRCUIT NETLIST
3
   void Circuit_Netlist::updateTopology()
4
5
       vector < size_t > num_of_visited_inputs(gates.size(), 0);
6
       vector<bool> inserted_gate(gates.size(), false);
7
       vector<bool> inserted_net(nets.size(), false);
8
9
10
       queue<int> gates_queue;
11
       queue<int> primary_output_queue;
```

```
for (size t i = 0; i < gates.size(); i++)
12
13
        if (gates [i].inputDriver)
14
15
                gates_queue.push(i);
16
                 inserted_gate[i] = true;
17
18
19
20
      topology.clear();
21
      netTopology.clear();
22
23
      inverseTopology.resize(gates.size(), -1);
      inverseNetTopology.resize(nets.size(), -1);
25
26
        while (!gates_queue.empty())
27
            const int current_index = gates_queue.front();
29
            gates_queue.pop();
30
31
            const Logic_Gate & gate = gates.at(current_index);
32
            const Net & fanout net = nets.at(gate.fanoutNetIndex
33
                );
34
35
            // insert input nets to the nets topology
            for (size_t i = 0; i < gate.inNets.size(); i++)
36
        {
37
                 if (!inserted_net.at(gate.inNets.at(i)))
38
39
                     netTopology.push back(gate.inNets.at(i));
40
                     inverseNetTopology [gate.inNets.at(i)] =
41
                         netTopology.size() - 1;
                     inserted net [gate.inNets.at(i)] = true;
42
          }
43
        }
44
            // insert output net to the nets topology
45
            if (!inserted_net.at(gate.fanoutNetIndex))
46
47
        {
          netTopology.push_back(gate.fanoutNetIndex);
                inverseNetTopology [gate.fanoutNetIndex] =
49
                     netTopology.size() - 1;
                 inserted_net[gate.fanoutNetIndex] = true;
50
        }
52
            // insert gate to the topolgy
53
            topology.push_back(current_index);
54
            inverseTopology[current index] = topology.size() -
55
                 1;
56
57
              cout << gate.name << " " << (gate.sequential?"</pre>
58
       SEQUENTIAL":"") << endl;
```

62

67

71

87

```
59
60
             // push fanout gates to the process queue
61
             for (size t = 0; i < fanout net.sinks.size(); <math>i++)
                 const size t fanoutIndex = fanout net.sinks.at(i
64
                      ).gate;
                 const Logic_Gate & fanout = gates[fanoutIndex];
65
66
                 if (!inserted_gate.at(fanoutIndex))
           {
68
                      if (++num of visited inputs [fanoutIndex] =
69
                          fanout.inNets.size())
             {
70
                          if (fanout.primary_output | fanout.
                              sequential &&!fanout.inputDriver)
                          {
72
                              primary_output_queue.push(
                                   fanoutIndex);
                          }
74
                          else
75
                              gates queue.push(fanoutIndex);
76
                          inserted_gate[fanoutIndex] = true;
            }
78
          }
79
        }
80
      }
81
82
        while (!primary_output_queue.empty())
83
86
             const int PO index = primary output queue.front();
             primary_output_queue.pop();
88
             Logic_Gate & gate = gates.at(PO_index);
89
90
             // Insert Input Nets
91
             for (size t i = 0; i < gate.inNets.size(); i++)
92
93
                 if (!inserted net.at(gate.inNets.at(i)))
94
                 {
95
                      netTopology.push_back(gate.inNets.at(i));
96
                      inverseNetTopology [gate.inNets.at(i)] =
                          netTopology.size() - 1;
                      inserted_net[gate.inNets.at(i)] = true;
98
                 }
99
100
             // insert output nets
101
             if (!inserted net.at(gate.fanoutNetIndex))
102
103
                 netTopology.push back(gate.fanoutNetIndex);
104
                 inverseNetTopology [gate.fanoutNetIndex] =
105
```

```
netTopology.size() - 1;
                 inserted_net[gate.fanoutNetIndex] = true;
106
             }
107
             topology.push_back(PO_index);
109
             inverseTopology[PO_index] = topology.size() - 1;
110
111
112
        }
113
114
        assert (netTopology.size() = inverseNetTopology.size());
115
        assert (topology.size() = inverseTopology.size());
116
118
119
    int Circuit_Netlist::addGate(const string name, const string
120
         cellType, const int inputs, const bool isInputDriver,
        const bool primary_output)
121
      if (gateNameToGateIndex.find(name) != gateNameToGateIndex.
122
          end())
        return gateNameToGateIndex[name];
123
124
      //const string name, const string cellType, const unsigned
125
            inputs, int fanoutNetIndex
      gates.push_back(Logic_Gate(name, cellType, inputs, -1,
126
          isInputDriver, primary output));
127
           _timing_points++;
128
           if (cellType != " PO " || (gates.back().sequential &&
129
         !gates.back().inputDriver))
130
               timing points += gates.back().inNets.size();
131
132
               timing arcs += inputs;
133
134
      gateNameToGateIndex[name] = gates.size() - 1;
135
136
      return gateNameToGateIndex[name];
137
138
139
    int Circuit_Netlist::addNet(const string name)
140
141
      if (netNameToNetIndex.find(name) != netNameToNetIndex.end()
142
        return netNameToNetIndex[name];
143
      nets.push\_back(Net(name, -1, "o"));
145
      netNameToNetIndex[name] = nets.size() - 1;
146
      return netNameToNetIndex[name];
147
148
149
```

```
int Circuit Netlist::addNet(const string name, const int
150
        sourceNode, const string sourcePin)
151
      if (netNameToNetIndex.find(name) != netNameToNetIndex.end()
152
      {
153
         if (nets.at(netNameToNetIndex.at(name)).sourceNode == -1)
154
155
           // cout << "solved source" << endl;</pre>
156
           nets.at(netNameToNetIndex.at(name)).sourceNode =
157
               sourceNode:
        }
158
         assert (nets.at (netNameToNetIndex.at (name)).sourceNode ==
160
              sourceNode);
161
         return netNameToNetIndex.at(name);
162
      }
163
164
      nets.push back(Net(name, sourceNode, sourcePin));
165
      netNameToNetIndex[name] = nets.size() - 1;
166
      return netNameToNetIndex[name];
167
168
169
    void Circuit Netlist::addCellInst(const string name, const
170
        string cellType, vector<pair<string, string>>
        inputPinPairs, const bool isSequential, const bool
        isInputDriver, const bool primary output)
171
      const string outputPin = inputPinPairs.back().first;
172
      const string fanoutNetName = inputPinPairs.back().second;
173
174
175
176
               if (isSequential)
177
                    timing points += 3;
178
                    _timing_arcs++;
179
180
               else if (isInputDriver)
181
182
                    _{\text{timing\_points}} += 2;
183
                    _timing_arcs++;
184
185
               else if (!primary_output)
186
187
                    timing points++;
188
189
               else
190
191
                    _timing_points += inputPinPairs.size();
192
                    timing arcs += inputPinPairs.size() - 1;
193
194
```

```
195
196
      if (is Sequential)
        const int gateIndex = addGate(name, cellType,
199
             inputPinPairs.size() - 1);
        const int netIndex = addNet(name + "_PO", gateIndex,
200
             outputPin);
        Logic Gate & gate = gates [gateIndex];
201
        gate.fanoutNetIndex = netIndex;
202
        gate.sequential = isSequential;
203
        for (size t = 0; i < inputPinPairs.size() - 1; i++)
204
205
          const int faninNetIndex = addNet(inputPinPairs[i].
206
               second):
          Net & faninNet = nets[faninNetIndex];
207
          faninNet.addSink(Sink(gateIndex, inputPinPairs[i].
208
               first));
          gate.inNets[i] = faninNetIndex;
209
        }
210
211
212
        // Creates a INPUT DRIVER to the flip flop
213
        inputPinPairs.front().second += "_PI";
214
        const int sequentialCellGateIndex = addGate(name + " PI"
215
             , cellType , inputPinPairs.size() - 1, true);
        const int sequentialCellGatePINetIndex = addNet(
216
             fanoutNetName, sequentialCellGateIndex, outputPin);
        Logic Gate & sequentialGate = gates
217
             sequentialCellGateIndex];
        sequentialGate.fanoutNetIndex =
218
             sequentialCellGatePINetIndex;
        sequentialGate.sequential = isSequential;
219
        for (size t = 0; i < inputPinPairs.size() - 1; i++)
221
          const int faninNetIndex = addNet(inputPinPairs[i].
222
               second);
          Net & faninNet = nets[faninNetIndex];
          faninNet.addSink(Sink(sequentialCellGateIndex,
224
               inputPinPairs[i].first));
          sequentialGate.inNets[i] = faninNetIndex;
225
        }
226
227
228
      else
220
230
        const int gateIndex = addGate(name, cellType,
231
             inputPinPairs.size() - 1, isInputDriver,
             primary output);
        const int netIndex = addNet(fanoutNetName, gateIndex,
232
            outputPin);
        Logic_Gate & gate = gates [gateIndex];
233
```

```
Net & net = nets[netIndex];
234
         if (net.sourceNode == -1)
235
           net.sourceNode = gateIndex;
236
         gate.fanoutNetIndex = netIndex;
237
         for(size\_t \ i = 0; \ i < inputPinPairs.size() - 1; \ i++)
238
239
           const int faninNetIndex = addNet(inputPinPairs[i].
240
               second);
           Net & faninNet = nets[faninNetIndex];
241
           faninNet.addSink(Sink(gateIndex, inputPinPairs[i].
242
               first)):
           gate.inNets[i] = faninNetIndex;
243
         gate.sequential = isSequential;
245
246
247
      if (!primary output && !isInputDriver)
248
         _numberOfGates++;
249
250
251
252
253
254
    const vector<pair<int , string>> Circuit_Netlist::verilog()
255
         const
256
      vector<pair<int , string>> verilogVector( numberOfGates);
257
      int j = 0;
258
         for (size_t i = 0; i < gates.size(); i++)
259
260
         if (gates.at(i).inputDriver || gates.at(i).primary_output
261
           continue:
262
263
         const pair<int , string > indexAndName = make_pair(
             inverseTopology.at(i), gates.at(i).name);
         verilogVector[j++] = indexAndName;
264
      }
265
266
         return verilog Vector;
267
268
    int Circuit Netlist::timing arcs() const
269
270
         return timing arcs;
271
272
273
    int Circuit Netlist::timing points() const
274
275
         return timing points;
276
277
```

Listing B.21 – circuit_netlist.cpp

```
#include "include/configuration.h"

string Traits::ispd_contest_root;
string Traits::ispd_contest_benchmark;
string Traits::arrival_time_file_name;
```

Listing B.22 – configuration.cpp

```
#include "include/design constraints.h"
1
2
   // private
3
   void Design Constraints::clock(const double clock)
4
        clock = clock;
6
   bool Design_Constraints::input_delay(const string input_name
        , const Transitions < double > delay)
9
        if (_input_delays.find(input_name) != _input_delays.end()
10
       return false;
11
12
        input delays.insert(make pair(input name, delay));
13
     return true;
14
   bool Design Constraints::output delay(const string
15
       output_name, const Transitions < double > delay)
16
        if (output delays.find (output name) != output delays.
17
            end())
        return false;
18
        output delays.insert(make pair(output name, delay));
19
     return true;
20
21
   bool Design_Constraints::output_load(const string
22
       output_name, const double output_load)
23
        if (_output_loads.find(output_name) != _output_loads.end
24
            ())
       return false;
25
        _output_loads.insert(make_pair(output_name, output_load)
26
27
     return true;
28
   bool Design_Constraints::driving_cell(const string
29
       input name, const string driving cell)
30
        if ( driving cells.find(input name) != driving cells.end
31
            ())
       return false;
32
        __driving__cells.insert(make__pair(input__name, driving__cell
33
            ));
```

```
return true;
34
35
36
   bool Design Constraints::input transition(const string
37
        input_name, const Transitions < double > transition)
38
        if (_input_transitions.find(input_name) !=
39
             input transitions.end())
40
        return false;
        __input__transitions.insert(make__pair(input__name,
41
            transition));
42
      return true:
43
44
45
   // public
46
   double Design Constraints::clock() const
47
        return _clock;
49
50
   const Transitions < double > Design_Constraints::input_delay(
51
        const string input name) const
52
        return __input__delays.at(input__name);
53
54
   const Transitions <double > Design_Constraints::output_delay(
55
        const string output name) const
56
        return _output_delays.at(output_name);
57
58
   double Design_Constraints::output_load(const string
59
        output_name) const
60
        return _output_loads.at(output name);
61
62
63
   size_t Design_Constraints::output_loads_size() const
64
65
        return _output_loads.size();
67
   const string Design_Constraints::driving_cell(const string
68
        input_name) const
69
        return __driving__cells.at(input__name);
70
71
72
   const Transitions < double > Design Constraints ::
73
        input_transition(const string input_name) const
74
        return __input__transitions.at(input__name);
75
76
```

Listing B.23 – design_constraints.cpp

```
#include "include/liberty library.h"
1
2
3
   LibertyLibrary::LibertyLibrary(const double maxTransition):
4
         maxTransition (maxTransition)
5
      library.push back(vector<LibertyCellInfo>());
6
7
    // DUMMY CELL TYPE TO PRIMARY OUTPUT
      Liberty CellInfo po;
9
     po.name = "_PO_
10
     po.footprint = " PO ";
     po.pins.resize(1);
12
     po.timingArcs.resize(1);
13
     po.primaryOutput = true;
14
      library [0]. push back (po);
15
      footPrintToIndex[po.footprint] = 0;
16
     cellOptionNumber[po.name] = 0;
1.5
      cellToFootprintIndex[po.name] = footPrintToIndex[po.
18
          footprint];
19
20
   LibertyLibrary::~ LibertyLibrary()
21
22
23
24
25
   const pair <int, int > LibertyLibrary::addCellInfo(const
26
        Liberty CellInfo & cellInfo)
27
28
29
      if (footPrintToIndex.find(cellInfo.footprint) ==
          footPrintToIndex.end())
30
        library.push back(vector<LibertyCellInfo>());
31
        footPrintToIndex[cellInfo.footprint] = library.size() -
32
            1;
     }
33
34
      const int footPrintIndex = footPrintToIndex[cellInfo.
35
          footprint ]:
      const int optionIndex = library[footPrintIndex].size();
37
      library [footPrintIndex].push back(cellInfo);
38
     cellOptionNumber [cellInfo.name] = optionIndex;
39
      cellToFootprintIndex [cellInfo.name] = footPrintIndex;
40
41
      return make_pair(footPrintIndex, optionIndex);
42
```

```
43
44
   const LibertyCellInfo & LibertyLibrary::getCellInfo(const
45
        string & footPrint, const int & i) const
46
     const int footPrintIndex = footPrintToIndex.at(footPrint);
47
     return library.at(footPrintIndex).at(i);
48
49
50
   const Liberty CellInfo & Liberty Library :: get CellInfo (const
51
        string & cellName) const
52
     const int footPrintIndex = cellToFootprintIndex.at(
          cellName);
     const int optionNumber = cellOptionNumber.at(cellName);
54
     return library.at(footPrintIndex).at(optionNumber);
55
56
   const LibertyCellInfo & LibertyLibrary::getCellInfo(const
58
        int & footPrintIndex, const int & optionIndex) const
59
        return library.at(footPrintIndex).at(optionIndex);
60
61
62
   size t LibertyLibrary::number of options(const int
63
        footprint_index) const
64
        return library.at(footprint index).size();
65
66
67
   const pair < int , int > Liberty Library :: get Cell Index (const
69
        string &cellName) const
70
     const int footPrintIndex = cellToFootprintIndex.at(
71
          cellName):
     const int optionNumber = cellOptionNumber.at(cellName);
72
73
     return make pair(footPrintIndex, optionNumber);
74
75
76
77
   double LinearLibertyLookupTableInterpolator::interpolate(
78
        const LibertyLookupTable & lut, const double load, const
        double transition)
79
     double wTransition, wLoad, y1, y2, x1, x2;
80
     double t[2][2];
81
     int row1, row2, column1, column2;
     wTransition = 0.0 f;
83
84
     wLoad = 0.0 f;
85
```

```
assert (load >= 0 \&\& transition >= 0);
86
87
      row1 = lut.loadIndices.size() - 2;
88
      row2 = lut.loadIndices.size() - 1;
90
      y1 = lut.loadIndices[row1];
91
      y2 = lut.loadIndices[row2];
92
93
      // loads — rows
94
      for (size_t i = 0; i < lut.loadIndices.size() - 1; i++)
95
96
         if (load >= lut.loadIndices [i] && load <= lut.loadIndices
97
             [i + 1]
98
           row1 = i;
99
           row2 = i + 1;
100
          y1 = lut.loadIndices[row1];
          y2 = lut.loadIndices[row2];
102
103
      }
104
105
      // transitions — columns
106
      if (transition < lut.transitionIndices [0])
107
108
109
        column1 = 0;
        column2 = 1;
110
        x1 = lut.transitionIndices[column1];
111
        x2 = lut.transitionIndices[column2];
112
113
      else if (transition > lut.transitionIndices[lut.
114
           transitionIndices.size()-1]
115
        column1 = lut.transitionIndices.size() - 2;
116
117
        column2 = lut.transitionIndices.size() - 1;
        x1 = lut.transitionIndices[column1];
118
        x2 = lut.transitionIndices[column2];
119
      }
120
121
      else
122
         for (size t i = 0; i < lut.transitionIndices.size() - 1;
123
             i++)
124
           if (transition >= lut.transitionIndices[i] &&
125
               transition <= lut.transitionIndices[i + 1])
           {
126
             column1 = i;
127
             column2 = i + 1;
128
             x1 = lut.transitionIndices[column1];
129
             x2 = lut.transitionIndices[column2];
130
131
132
133
```

```
134
      //equation for interpolation (Ref - ISPD Contest: http://
135
          www.ispd.cc/contests/12/ISPD 2012 Contest Details.pdf)
           , slide 17
      wTransition = (transition - x1) * (1.0 f / (x2 - x1));
136
      wLoad = (load - y1) * (1.0 f / (y2 - y1));
137
138
      t[0][0] = lut.tableVals[row1][column1];
139
      t[0][1] = lut.tableVals[row1][column2];
140
      t[1][0] = lut.tableVals[row2][column1];
141
      t[1][1] = lut.tableVals[row2][column2];
142
143
        return ((1 - wTransition) * (1 - wLoad) * t[0][0]) + (
144
             wTransition * (1 - wLoad) * t[0][1]) + ((1 - wLoad)) * t[0][1]
             wTransition) * wLoad * t[1][0]) + (wTransition *
            wLoad * t[1][1]);
     }
145
146
147
    const int LibertyLookupTableInterpolator::
148
        DEFAULT\_DECIMAL\_PLACES = 2;
149
     const Transitions < double >
150
         LinearLibertyLookupTableInterpolator::interpolate(const
          LibertyLookupTable & rise_lut, const
         LibertyLookupTable & fall_lut, const Transitions < double
         > load, const Transitions < double > transition, Unateness
           unateness, bool is_input_driver)
151
        Transitions < double > result:
152
        double rise_delay, fall_delay;
153
        switch (unateness)
154
        {
155
156
        case NEGATIVE UNATE:
157
             rise delay = interpolate(rise lut, load.getRise(),
158
                 transition.getFall());
159
             fall_delay = interpolate(fall_lut, load.getFall(),
                 transition.getRise());
160
             if (is input driver)
161
162
                 rise delay -= interpolate (rise lut, 0.0f,
163
                      transition.getFall());
                 fall_delay -= interpolate(rise_lut, 0.0f,
164
                      transition.getRise());
165
             break;
166
        case POSITIVE UNATE:
167
             rise_delay = interpolate(rise_lut, load.getRise(),
168
                 transition.getRise());
             fall_delay = interpolate(fall_lut, load.getFall(),
169
```

```
transition.getFall());
             break:
170
         case NON UNATE:
171
             rise delay = max(interpolate(rise lut, load.getRise
172
                 (), transition.getFall()), interpolate(rise_lut,
                  load.getRise(), transition.getRise()));
             fall_delay = max(interpolate(fall_lut, load.getFall
173
                 (), transition.getRise()), interpolate(fall_lut,
                  load.getFall(), transition.getFall());
               rise\_delay = 16.0 f + 0.0390625 f * load.getRise();
174
               fall_delay = rise_delay;
175
             break:
176
         }
177
178
         result = Transitions < double > (rise_delay, fall_delay);
179
        round (result, DEFAULT_DECIMAL_PLACES);
180
         return result;
182
183
    double LibertyLibrary::getMaxTransition() const
184
185
         return maxTransition;
186
187
188
    void LibertyLookupTableInterpolator::round(Transitions<
189
        double > &transitions, const int decimal_places)
190
        return:
191
         const Transitions <int > truncated = Transitions <int > (int (
192
             transitions.getRise() * pow(10, decimal places)),
             int(transitions.getFall() * pow(10, decimal_places))
         transitions = Transitions < double > (truncated.getRise(),
193
             truncated.getFall());
         transitions /= pow(10, decimal_places);
194
195
```

Listing B.24 – liberty_library.cpp

```
#include <iostream>
1
2
   using std::cout;
   using std::cerr;
3
   using std::endl;
4
5
   #include "include/timing analysis.h"
   #include "include/parser.h"
   #include "include/circuit netlist.h"
   #include "include/spef_net.h"
9
10
   #include "include/configuration.h"
11
12 #include "include/timer.h"
```

```
#include "include/ceff_ratio_experiment.h"
13
   #include "include/slew_degradation_experiment.h"
14
15
   #include <cstdio>
16
   #include <queue>
   using std::priority_queue;
18
19
   #include <ostream>
20
   using std::ostream;
21
22
   using std::make pair;
23
24
25
26
   struct PassingArgs {
27
        string _contest_root;
28
        string contest benchmark;
        PassingArgs (string contestRoot, string contestBenchmark)
30
             : _contest_root(contestRoot), _contest_benchmark(
            contestBenchmark) {}
   };
31
32
   struct ISPDContestFiles
33
34
        string verilog;
35
        string spef;
36
        string liberty;
37
        string designConstraints;
38
        ISPDContestFiles(string contestRoot, string
39
            contestBenchmark) {
            verilog = contestRoot + "/" + contestBenchmark + "/"
40
                 + contestBenchmark + ".v";
            spef = contestRoot + "/" + contestBenchmark + "/" +
41
                contestBenchmark + ".spef";
            designConstraints = contestRoot + "/" +
42
                contestBenchmark + "/" + contestBenchmark + ".
                sdc";
            liberty = contestRoot + "/lib/contest.lib";
43
        }
44
   };
45
46
   int main(int argc, char const *argv[])
47
48
        if(argc != 3)
49
50
            cerr << "Using: " << argv[0] << " <CONTEST_ROOT> <
51
                CONTEST BENCHMARK>" << endl:
            return -1;
52
        }
53
54
        const PassingArgs args (argv [1], argv [2]);
55
        Traits::ispd_contest_root = argv[1];
```

```
Traits::ispd contest benchmark = argv[2];
57
58
        VerilogParser vp;
59
        LibertyParser lp;
60
        SpefParser sp;
61
        SDCParser dcp;
62
63
        ISPDContestFiles files (argv[1], argv[2]);
64
65
        const Circuit_Netlist netlist = vp.readFile(files.
66
             verilog);
        const LibertyLibrary library = lp.readFile(files.liberty
67
        const Parasitics parasitics = sp.readFile(files.spef);
68
        const Design_Constraints constraints = dcp.readFile(
69
             files . designConstraints);
70
        Timing_Analysis::Timing_Analysis ta(netlist, &library, &
             parasitics, &constraints);
72
        ta.set_all_gates_to_max_size();
73
        ta.full timing analysis();
74
        ta.write_timing_file("min_power.timing");
75
76
        ta.incremental timing analysis (ta.number of gates ()/2,
77
        ta.write timing file ("after change inc.timing");
78
        ta.full_timing_analysis();
79
        ta.write_timing_file("after_change.timing");
80
        bool ok = ta.check_timing_file("after_change_inc.timing"
82
            );
        assert (ok);
83
        cout << "OK!" << endl;
84
85
          cout << "number of gates" << ta.number of gates() <<
86
        endl;
          cout << "timing points</pre>
                                      " << ta.timing points size()
87
        << endl;
          cout << "timing nets</pre>
                                       " << ta.timing nets size() <<
88
         endl:
          cout << "timing arcs
                                       " << ta.timing_arcs_size() <<
89
         endl:
90
91
          cout << "gates " << endl;
92
          for (int i = 0; i < ta.number_of_gates(); ++i) {
93
               \mathrm{cout} \; << \; " \; \; \#" \; << \; \mathrm{i} \; << \; \mathrm{endl} \; ;
94
               cout << \ " \quad footprint \ index \ " << \ ta.option (i).
95
        footprint_index() << endl;
               cout << " option index
                                            " << ta.option(i).
96
        option_index() << endl;
```

```
cout << " is dont touch? " << (ta.option(i).</pre>
97
        is_dont_touch() ? "yes" : "no") << endl;
98
99
          cout << "timing points " << endl;</pre>
100
           for (int i = 0; i < ta.timing_points_size(); ++i) {
101
102
               string type;
103
               if (ta.timing point(i).is input pin())
104
                   type = "input_pin";
105
               else if(ta.timing_point(i).is_output_pin())
106
                   type = "output pin";
107
               else if (ta.timing_point(i).is_PI())
108
                   type = "PI";
109
               else if (ta.timing_point(i).is_PI_input())
110
                   type = "PI_input";
111
112
               else if (ta.timing point(i).is PO())
                   type = "PO";
113
114
    //
               else if (ta.timing_point(i).is_reg_input())
                   type = "reg input";
115
               else
116
                   type = "\_UNKNOWN ";
117
               cout << " #" << i << endl;
118
               cout << " name
                                        " << ta.timing_point(i).
119
        name() << endl;
                          gate number " << ta.timing_point(i).
               cout << "
120
        gate number() << endl;
               cout << " type
                                     " << type << endl;
121
122
123
        return 0;
124
125
```

Listing B.25 – main.cpp

```
#include "include/parser.h"
    1
    2
                                   Parser::Parser()
    3
      4
    5
    6
                                   Parser :: ~ Parser ()
      8
      9
10
11
12
                                   bool Parser::isSpecialChar(const char & c)
13
14
                                                         static const char specialChars[] =
15
                                                       { '(', ')', ',', ':', ';', '/', '#', '[', ']', '{', '}', '*', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'', '\'',
```

```
17
      for (unsigned i = 0; i < sizeof(specialChars); ++i)
18
19
        if (c == specialChars[i])
          return true;
21
      }
22
23
     return false;
24
25
26
27
    bool Parser::readLineAsTokens(istream& is, vector<string>&
28
        tokens, bool includeSpecialChars)
29
      tokens.clear();
30
31
      string line;
32
     std::getline (is, line);
33
34
      while (is && tokens.empty()) {
35
36
        string token = "";
37
38
            for (size_t i=0; i < line.size(); ++i) {
39
40
          char currChar = line[i] ;
          bool _isSpecialChar = isSpecialChar(currChar) ;
42
          if (std::isspace (currChar) || _isSpecialChar) {
43
44
          if (!token.empty()) {
45
            // Add the current token to the list of tokens
46
            tokens.push_back(token);
47
            token.clear();
48
49
50
          if (includeSpecialChars && isSpecialChar) {
51
            tokens.push_back(string(1, currChar));
52
53
          } else {
55
            // Add the char to the current token
56
            token.push_back(currChar);
57
59
        }
60
61
        if (!token.emptv())
62
          tokens.push_back(token);
63
64
65
66
        if (tokens.empty())
          // Previous line read was empty. Read the next one.
67
```

```
std::getline (is, line);
68
69
70
        // for (size_t i=0; i < tokens.size(); ++i)
71
         cout << tokens[i] << " ";
      //cout << endl ;
73
74
      return !tokens.empty();
75
76
77
78
    // VERILOG PARSER
79
    const string VerilogParser::SEQUENTIAL_CELL = "ms00f80";
80
    const string VerilogParser::INPUT_DRIVER_CELL = "in01f80";
81
    const string VerilogParser::PRIMARY_OUTPUT_CELL = "__PO__
82
    const string VerilogParser::CLOCK_NET = "ispd_clk";
83
84
    const Circuit_Netlist VerilogParser::readFile(const string
85
        filename)
86
      is.open(filename.c str(), fstream::in);
87
      string moduleName;
      bool valid = read_module(moduleName);
89
      assert (valid);
90
91
      Circuit_Netlist netlist;
93
      // cout << "Module " << moduleName << endl << endl;
94
95
      do
      {
97
        string primaryInput;
98
        valid = read primary input (primaryInput);
99
100
        if (valid)
101
102
          // cout << "Primary input: " << primaryInput << endl;
103
          if (primaryInput != CLOCK NET)
104
             vector<std::pair<string, string>> piPins;
106
             piPins.push back(make pair("a", primaryInput + " PI"
107
             piPins.push_back(make_pair("o", primaryInput));
             netlist.addCellInst(primaryInput, INPUT_DRIVER_CELL,
109
                  piPins, false, true);
110
        }
111
112
113
      while (valid);
114
115
      // cout << endl;
116
```

```
do
118
119
      {
         string primaryOutput;
120
         valid = read_primary_output(primaryOutput);
121
122
         if (valid)
123
124
           // cout << "Primary output: " << primaryOutput << endl
125
           // netlist.addNet(primaryOutput);
126
           vector<std::pair<string, string>> poPins;
127
           poPins.push_back(make_pair("i", primaryOutput));
           poPins.push back(make pair("o", primaryOutput + " PO")
129
               );
           netlist.addCellInst(primaryOutput, PRIMARY_OUTPUT_CELL
130
               , poPins, false, false, true);
         }
131
132
133
      while (valid);
134
135
      // cout << endl;
136
137
138
      do
139
         string net;
140
         valid = read_wire(net);
141
142
         if (valid)
143
144
           // cout << "Net: " << net << endl;
145
           // netlist.addNet(net);
146
147
148
149
      while (valid);
150
151
      // cout << endl;
      // cout << "Cell insts: " << std::endl;
153
154
      do
155
      {
156
         string cellType, cellInst;
157
         vector<std::pair<string, string>> pinNetPairs;
158
159
         valid = read_cell_inst(cellType, cellInst, pinNetPairs);
160
161
         if (valid)
162
163
           // cout << cellType << " " << cellInst << " ";
164
                 // for (size_t i = 0; i < pinNetPairs.size(); ++
165
```

117

```
i )
           // {
166
              cout << "(" << pinNetPairs[i].first << " " <<
167
               pinNetPairs[i].second << ") ";
           // }
168
169
           // cout << endl;
170
           const bool is Sequential = ( cellType ==
171
               SEQUENTIAL CELL );
           if (is Sequential)
172
173
           {
             for (vector < pair < string , string > >:: iterator it =
174
                  pinNetPairs.begin(); it != pinNetPairs.end(); it
             {
175
                if((*it).second = CLOCK NET)
176
177
                  pinNetPairs.erase(it);
                  break:
179
180
             }
181
           }
182
183
184
           netlist.addCellInst(cellInst, cellType, pinNetPairs,
185
                isSequential);
         }
186
187
188
189
       while (valid);
190
       is.close();
191
192
193
       for(size\_t i = 0; i < netlist.getNetsSize(); i++)
194
         const int sourceNodeIndex = netlist.getNet(i).sourceNode
195
196
         const int sinkNodeIndex = (netlist.getNet(i).sinks.empty
             () ? -1 : netlist.getNet(i).sinks.front().gate);
         if (sourceNodeIndex == -1 || sinkNodeIndex == -1)
197
           netlist.getNet(i).dummyNet = true;
198
       }
199
200
       netlist.updateTopology();
201
202
       return netlist;
203
204
205
206
    bool VerilogParser::read_module(string& moduleName)
207
208
209
```

```
vector<string> tokens;
210
211
      bool valid = readLineAsTokens(is, tokens);
212
      while (valid)
213
      {
214
215
         if (tokens.size() = 2 \&\& tokens[0] = "module")
216
217
           moduleName = tokens[1];
218
219
           break;
220
221
         valid = readLineAsTokens(is, tokens);
223
224
225
      // Read and skip the port names in the module definition
226
      // until we encounter the tokens {"Start", "PIs"}
227
      while (valid && !(tokens.size() = 2 && tokens[0] == "
228
           Start \% tokens [1] == "PIs")
230
         valid = readLineAsTokens(is, tokens);
231
         assert (valid);
232
233
234
      return valid;
235
236
237
    bool VerilogParser::read primary input(string& primaryInput)
238
239
240
      primaryInput = "";
241
      vector<string> tokens;
243
      bool valid = readLineAsTokens(is, tokens);
244
245
246
      assert (valid);
      assert (tokens.size() == 2);
247
248
      if (valid && tokens[0] == "input")
249
250
        primaryInput = tokens[1];
251
252
      }
253
      else
254
255
         assert(tokens[0] = "Start" && tokens[1] = "POs");
256
         return false;
257
258
259
      return valid;
260
```

```
261
262
    bool VerilogParser::read primary output(string&
263
         primaryOutput)
264
265
       primaryOutput = "";
266
267
       vector < string > tokens;
268
       bool valid = readLineAsTokens(is, tokens);
269
270
       assert (valid);
271
       assert (tokens.size() == 2);
273
       if (valid && tokens [0] == "output")
274
275
         primaryOutput = tokens[1];
276
277
278
       else
279
280
         assert (tokens [0] == "Start" && tokens [1] == "wires");
281
         return false;
282
283
284
       return valid;
286
287
    bool VerilogParser::read_wire(string& wire)
288
289
290
       wire = "";
291
292
293
       vector < string > tokens;
       bool valid = readLineAsTokens(is, tokens);
294
295
       assert (valid);
296
297
       assert (tokens.size() == 2);
       if (valid && tokens [0] == "wire")
299
300
         wire = tokens[1];
301
302
303
       else
304
305
         assert(tokens[0] = "Start" && (tokens[1] = "cells" ||
306
              tokens[1] == "assigns"));
         return false;
307
       }
308
309
       return valid;
310
```

```
311
312
    bool VerilogParser::read assign(pair<string, string> &
313
         assignment)
314
       vector<string> tokens;
315
       bool valid = readLineAsTokens(is, tokens);
316
317
       assert (valid);
318
       assert(tokens.size() == 4 \mid\mid tokens.size() == 2);
319
320
       if (valid && tokens[0] == "assign")
321
         assignment.first = tokens[1];
323
         assignment.second = tokens[3];
324
325
      }
326
      else
327
328
         assert (tokens [0] == "Start" && tokens [1] == "cells");
329
         return false;
330
331
222
      return valid;
333
334
    bool VerilogParser::read_cell_inst(string& cellType, string&
335
          cellInstName, vector<std::pair<string, string>>&
         pinNetPairs)
336
337
      cellType = "";
338
      cellInstName = "";
339
       pinNetPairs.clear();
340
       vector<string> tokens;
342
       bool valid = readLineAsTokens(is, tokens);
343
344
345
       assert (valid);
       if (tokens.size() == 1)
347
348
         assert (tokens [0] == "endmodule");
349
         return false;
350
351
352
       assert (tokens.size() >= 4);
353
       // We should have cellType, instName, and at least one pin
354
           -net pair
355
      cellType = tokens[0];
356
357
       cellInstName = tokens[1];
358
```

```
for (size t i = 2; i < tokens.size() - 1; i += 2)
359
360
361
        assert (tokens [i][0] = '.');
362
        // pin names start with '.'
363
        string pinName = tokens[i].substr(1); // skip the first
364
             character of tokens[i]
365
        pinNetPairs.push back(std::make pair(pinName, tokens[i +
366
              1]));
      }
367
368
369
370
      return valid;
371
372
373
374
375
    // LIBERTY PARSER
376
    // No need to parse the 3D LUTs, because they will be
377
        ignored
    void LibertyParser::_skip_lut_3D () {
378
379
      std::vector<string> tokens;
380
      bool valid = readLineAsTokens (is, tokens);
382
      assert (valid);
383
      assert (tokens [0] = "index_1");
384
      assert (tokens.size() >= 2);
385
      int size1 = tokens.size() - 1;
386
387
      valid = readLineAsTokens (is, tokens);
388
      assert (valid);
389
      assert (tokens [0] = "index_2");
390
      assert (tokens.size() >= 2);
391
      int size2 = tokens.size() - 1 ;
392
393
      valid = readLineAsTokens (is, tokens);
394
      assert (valid);
395
      assert (tokens [0] = "index 3");
396
      assert (tokens.size() >= 2);
397
      int size3 = tokens.size() - 1;
398
399
      valid = readLineAsTokens (is, tokens);
400
      assert (valid);
401
      assert (tokens.size() = 1 \&\& tokens[0] = "values");
402
403
      for (size t i=0; i < size1; ++i) {
404
        for (size_t j=0; j < size2; ++j) {
405
406
           valid = readLineAsTokens (is, tokens);
407
```

```
assert (valid);
          assert (tokens.size() = size3);
409
410
      }
412
413
414
    void LibertyParser::_begin_read_lut (LibertyLookupTable& lut
415
416
      std::vector<string> tokens ;
417
      bool valid = readLineAsTokens (is, tokens);
418
      assert (valid);
420
      assert (tokens [0] = "index_1");
421
      assert (tokens.size() >= 2);
422
423
      int size1 = tokens.size()-1;
424
      lut.loadIndices.resize(size1);
425
      for (size_t i=0; i < tokens.size()-1; ++i) {
426
427
        lut.loadIndices[i] = std::atof(tokens[i+1].c str());
428
      }
429
430
431
      valid = readLineAsTokens (is, tokens);
432
      assert (valid);
433
      assert (tokens [0] = "index 2");
434
      assert (tokens.size() \geq 2);
435
436
      int size2 = tokens.size()-1;
437
      lut.transitionIndices.resize(size2);
438
      for (size t i=0; i < tokens.size()-1; ++i) {
439
        lut.transitionIndices[i] = std::atof(tokens[i+1].c_str()
441
            ) ;
      }
442
443
      valid = readLineAsTokens (is, tokens);
444
      assert (valid);
445
      assert (tokens.size() = 1 \&\& tokens[0] = "values");
446
447
      lut.tableVals.resize(size1);
448
      for (size_t i=0; i < lut.loadIndices.size(); ++i) {
449
        valid = readLineAsTokens (is, tokens);
450
        assert (valid);
451
        assert (tokens.size() == lut.transitionIndices.size());
452
453
        lut.tableVals[i].resize(size2);
454
        for (size_t j=0; j < lut.transitionIndices.size(); ++j)
455
          lut.tableVals[i][j] = std::atof(tokens[j].c_str());
456
```

408

```
457
        }
458
459
460
461
462
463
    void LibertyParser::_begin_read_timing_info (string toPin,
464
        LibertyTimingInfo& timing) {
465
      timing.toPin = toPin ;
466
467
468
      bool finishedReading = false ;
469
      std::vector<string> tokens ;
470
      while (!finishedReading) {
471
472
        bool valid = readLineAsTokens (is, tokens);
        assert (valid);
474
        assert (tokens.size() >= 1);
475
476
        if (tokens[0] = "cell fall") {
477
           _begin_read_lut (timing.fallDelay);
478
479
        else if (tokens[0] = "cell_rise") {
480
           _begin_read_lut (timing.riseDelay);
482
        } else if (tokens[0] == "fall_transition") {
483
           _begin_read_lut (timing.fallTransition);
484
485
        } else if (tokens[0] == "rise_transition") {
486
           _begin_read_lut (timing.riseTransition);
487
488
        } else if (tokens[0] == "fall_constraint") {
489
490
          skip lut 3D(); // will ignore fall constraints
491
492
493
        } else if (tokens[0] == "rise constraint") {
           skip lut 3D(); // will ignore rise constraints
495
496
        } else if (tokens[0] == "timing_sense") {
497
           timing.timingSense = tokens[1];
498
499
        } else if (tokens[0] == "related_pin") {
500
501
           assert (tokens.size() = 2);
502
           timing.fromPin = tokens[1];
503
504
        else if (tokens[0] = "End") {
505
506
           assert (tokens.size() = 2);
507
```

```
assert (tokens [1] = "timing");
508
           finishedReading = true ;
509
510
        else if (tokens[0] = "double") {
511
           // ignore data
512
513
         } else if (tokens[0] == "related_output_pin") {
514
           // ignore data
515
516
        } else if (tokens[0] == "timing_type") {
517
          // ignore
518
        } else {
519
520
           cout << "Error: Unknown keyword: " << tokens[0] <<</pre>
521
               endl ;
           assert (false); // unknown keyword
522
        }
523
524
      }
525
526
527
528
529
530
    void LibertyParser:: begin read pin info (string pinName,
531
        LibertyCellInfo& cell, LibertyPinInfo& pin) {
532
      pin.name = pinName ;
533
      pin.isClock = false ;
534
      pin.maxCapacitance = std::numeric limits < double >::max() ;
535
536
      bool finishedReading = false;
537
538
      std::vector<string> tokens ;
      while (!finishedReading) {
540
541
         bool valid = readLineAsTokens (is, tokens);
542
543
         assert (valid);
         assert (tokens.size() >= 1);
544
545
         if (tokens[0] = "direction") {
546
547
           assert (tokens.size() = 2);
548
           if (tokens[1] == "input")
549
             pin.isInput = true ;
550
           else if (tokens[1] == "output")
551
             pin.isInput = false ;
552
           else
553
             assert (false); // undefined direction
554
555
        else if (tokens[0] = "capacitance") {
556
557
```

```
assert (tokens.size() == 2);
558
           pin.capacitance = std::atof(tokens[1].c_str());
559
560
        else if (tokens[0] = "max capacitance") {
561
562
           assert (tokens.size() == 2);
563
           pin.maxCapacitance = std::atof(tokens[1].c_str());
564
565
566
        else if (tokens[0] = "timing") {
567
568
           cell.timingArcs.push back(LibertyTimingInfo()); //
569
               add an empty TimingInfo object
           begin read timing info (pinName, cell.timingArcs.back
570
               ()); // pass the empty object to the function to
               be filled
571
        else if (tokens[0] = "clock") {
573
           pin.isClock = true ;
574
575
        else if (tokens[0] = "End") {
576
577
           assert (tokens.size() = 2);
578
579
           assert (tokens [1] = "pin");
           finishedReading = true ;
581
        else if (tokens[0] = "function") {
582
583
          // ignore data
584
585
        } else if (tokens[0] == "min_capacitance") {
586
587
          // ignore data
588
589
        } else if (tokens[0] == "nextstate type") {
590
591
592
          // ignore data
        } else {
594
           cout << "Error: Unknown keyword: " << tokens[0] <<
595
               endl :
           assert (false); // unknown keyword
596
597
        }
598
599
      }
600
601
602
603
604
    void LibertyParser::_begin_read_cell_info (string cellName,
```

```
Liberty CellInfo& cell) {
606
      cell.name = cellName ;
607
      cell.isSequential = false ;
608
      cell.dontTouch = false ;
609
610
      bool finishedReading = false;
611
612
      std::vector<string> tokens ;
613
      while (!finishedReading)
614
615
        bool valid = readLineAsTokens (is, tokens);
616
        assert (valid);
        assert (tokens.size() >= 1);
618
619
        if (tokens[0] == "cell_leakage_power") {
620
621
          assert (tokens.size() == 2);
622
          cell.leakagePower = std::atof(tokens[1].c str());
623
624
        } else if (tokens[0] == "cell_footprint") {
625
626
          assert (tokens.size() == 2);
627
          cell.footprint = tokens[1];
628
629
        else if (tokens[0] = "area") {
630
631
          assert (tokens.size() = 2);
632
          cell.area = std::atof(tokens[1].c str());
633
634
        } else if (tokens[0] == "clocked_on") {
635
636
          cell.isSequential = true ;
637
638
        else if (tokens[0] = "dont_touch") {
639
640
          cell.dontTouch = true ;
641
642
        else if (tokens[0] = "pin") {
643
644
          assert (tokens.size() == 2);
645
646
          cell.pins.push back(LibertyPinInfo()); // add empty
647
               PinInfo object
          _begin_read_pin_info (tokens[1], cell, cell.pins.back
648
               ()); // pass the new PinInfo object to be filled
        else if (tokens[0] = "End") {
650
651
          assert (tokens.size() == 3);
652
          assert (tokens[1] == "cell")
653
          assert (tokens[2] == cellName)
654
```

```
finishedReading = true ;
655
656
        else if (tokens[0] = "cell footprint") {
657
658
          // ignore data
660
        else if (tokens[0] = "ff") {
661
662
          // ignore data
663
664
        } else if (tokens[0] == "next_state") {
665
666
          // ignore data
668
        else if (tokens[0] = "dont_use") {
669
670
          // ignore data
671
        } else {
673
674
           cout << "Error: Unknown keyword: " << tokens[0] <<
675
               endl;
           assert (false); // unknown keyword
676
        }
677
678
      }
680
681
682
    // Read the default max transition defined for the library.
683
    // Return value indicates if the last read was successful or
684
         not.
    // This function must be called in the beginning before any
685
         read cell info function call.
    bool LibertyParser::read_default_max_transition (double&
686
        maxTransition) {
687
688
      maxTransition = 0.0;
      vector<string> tokens ;
690
      bool valid = readLineAsTokens (is, tokens);
691
692
      while (valid) {
693
694
         if (tokens.size() = 2 \&\& tokens[0] = "
695
             default_max_transition") {
           maxTransition = std::atof(tokens[1].c_str());
696
           return true ;
697
698
699
         valid = readLineAsTokens (is, tokens);
700
701
```

```
return false ;
703
704
705
706
707
    // Read the next standard cell definition.
708
    // Return value indicates if the last read was successful or
709
    bool LibertyParser::read_cell_info (LibertyCellInfo& cell) {
710
711
      vector<string> tokens ;
712
      bool valid = readLineAsTokens (is, tokens);
714
715
      while (valid) {
716
717
        if (tokens.size() = 2 \&\& tokens[0] = "cell") {
718
          _begin_read_cell_info (tokens[1], cell);
719
720
           return true ;
721
        }
722
723
        valid = readLineAsTokens (is, tokens);
724
725
726
      return false ;
727
728
729
    ostream& operator << (ostream& os, LibertyLookupTable& lut) {
730
731
      if (lut.loadIndices.empty() && lut.transitionIndices.empty
732
           () && lut.tableVals.empty())
733
        return os ;
734
        // We should have either all empty or none empty.
735
      assert (!lut.loadIndices.empty() && !lut.transitionIndices
736
           .empty() && !lut.tableVals.empty());
737
      assert (lut.tableVals.size() = lut.loadIndices.size());
738
      assert (lut.tableVals[0].size() = lut.transitionIndices.
739
           size());
740
      os << "\t";
741
      for (size_t i=0; i < lut.transitionIndices.size(); ++i) {
742
        os << lut.transitionIndices[i] << "\t";
743
744
      os << endl ;
745
746
747
      for (size t i=0; i < lut.loadIndices.size(); ++i) {
748
        os << lut.loadIndices[i] << "\t";
749
```

```
750
         for (size_t j=0; j < lut.transitionIndices.size(); ++j)
751
           os << lut.tableVals[i][j] << "\t";
752
753
        os << endl ;
754
755
756
757
758
      return os ;
759
760
761
    ostream& operator << (ostream& os, LibertyTimingInfo& timing)
762
763
      os << "Timing info from " << timing.fromPin << " to " <<
764
          timing.toPin << ": " << endl;
      os << "Timing sense: " << timing.timingSense << endl ;
765
766
      os << "Fall delay LUT: " << endl;
767
      os << timing.fallDelay;
768
769
      os << "Rise delay LUT: " << endl ;
770
      os << timing.riseDelay ;
771
772
      os << "Fall transition LUT: " << endl ;
773
      os << timing.fallTransition ;
774
775
      os << "Rise transition LUT: " << endl;
776
      os << timing.riseTransition ;
777
778
      return os ;
779
780
781
782
    ostream& operator << (ostream& os, LibertyPinInfo& pin) {
783
784
785
      os << "Pin " << pin.name << ":" << endl;
      os << "capacitance: " << pin.capacitance << endl ;
      os << "maxCapacitance: " << pin.maxCapacitance << endl;
787
      os << "isInput?" << (pin.isInput ? "true" : "false") <<
788
          endl:
      os << "isClock? " << (pin.isClock ? "true" : "false") <<
          endl:
      os << "End pin" << endl;
790
791
      return os ;
792
793
794
795
    ostream& operator << (ostream& os, Liberty Cell Info& cell) {
796
797
```

```
os << "Library cell " << cell.name << ": " << endl;
798
799
      os << "Footprint: " << cell.footprint << endl ;
800
      os << "Leakage power: " << cell.leakagePower << endl ;
      os << "Area: " << cell.area << endl ;
802
      os << "Sequential? " << (cell.isSequential ? "yes" : "no")
803
           << endl :
      os << "Dont-touch? " << (cell.dontTouch? "ves": "no") <<
804
           endl;
805
      os << "Cell has " << cell.pins.size() << " pins: " << endl
806
      for (size_t i=0; i < cell.pins.size(); ++i) {
        os << cell.pins[i] << endl;
808
809
810
      os << "Cell has " << cell.timingArcs.size() << " timing
811
          arcs: " << endl ;
      for (size_t i=0; i < cell.timingArcs.size(); ++i) {</pre>
812
        os << cell.timingArcs[i] << endl;
813
814
815
      os << "End of cell " << cell.name << endl << endl ;
816
817
818
      return os ;
819
820
    const LibertyLibrary LibertyParser::readFile(const string
821
        filename)
822
      is.open(filename.c_str(), fstream::in);
823
824
      double maxTransition = 0.0 f:
825
      bool valid = read_default_max_transition(maxTransition);
827
      LibertyLibrary lib (maxTransition);
828
829
830
      assert (valid);
         cout << "The default max transition defined is " <<
        maxTransition << endl ;
832
      int readCnt = 0;
833
      do {
834
        LibertyCellInfo cell;
835
        valid = read_cell_info (cell);
836
837
        if (valid) {
838
          ++readCnt ;
839
840
           // cout << cell << endl ;
841
842
           lib.addCellInfo(cell);
843
```

```
844
      } while (valid);
845
846
       // cout << "Read " << readCnt << " number of library
847
            cells " << endl ;
848
      is.close();
849
      return lib;
850
851
852
853
    // SPEF ISPD 2013
854
    // The return value indicates whether the *CONN section has
855
        been read or not
    bool SpefParserISPD2013::read_connections(SpefNetISPD2013 &
856
        net)
857
      bool terminateEarly = false;
859
      vector < string > tokens;
860
      bool valid = readLineAsTokens(is, tokens, true /*include
861
           special chars*/);
862
      // Skip the lines that are not "*CONN"
863
      while (valid && !(tokens.size() = 2 && tokens[0] = "*"
864
          && tokens [1] = "CONN")
      {
865
866
        // The following if condition checks for nets without
867
             any connections
         // This is needed for clock nets.
868
        if (tokens.size() = 2 \&\& tokens[0] = "*" \&\& tokens[1]
869
            == "END")
870
           terminateEarly = true;
871
           break:
872
873
874
         valid = readLineAsTokens(is, tokens, true /*include
             special chars*/);
      }
876
877
      assert (valid); // end of file not expected here
878
      if (terminateEarly)
880
        return false;
881
882
      while (valid)
883
884
         valid = readLineAsTokens(is, tokens, true /*include
885
             special chars*/);
886
```

```
if (tokens.size() = 2 \&\& tokens[0] = "*" \&\& tokens[1]
887
            = "CAP")
           break; // the beginning of the next section
888
889
        // Line format: "*nodeType nodeName direction"
890
         // Note that nodeName can be either a single token or 3
891
             tokens
892
         assert(tokens.size() = 4 \mid | tokens.size() = 6);
893
         assert(tokens[0] = "*");
894
895
         int tokenIndex = 1:
896
         assert (tokens [tokenIndex]. size() == 1); // should be a
898
             single character
        const char nodeType = tokens[tokenIndex++][0];
899
         assert(nodeType == 'P' || nodeType == 'I');
900
         const std::string nodeNameN1 = tokens[tokenIndex++];
901
         if (tokens[tokenIndex] == ":")
902
903
          ++tokenIndex; // skip the current token
904
           const std::string nodeNameN2 = tokens[tokenIndex++];
905
         }
906
907
         assert (tokens [tokenIndex]. size() == 1); // should be a
908
             single character
        const char direction = tokens[tokenIndex + +][0];
909
         assert (direction == 'I' || direction == 'O');
910
911
912
913
      return true;
914
915
    void SpefParserISPD2013::read capacitances (SpefNetISPD2013 &
916
         net)
917
918
919
      vector<string> tokens;
      bool valid = true;
920
      while (valid)
921
922
923
         valid = readLineAsTokens(is, tokens, true /*include
924
             special chars */);
025
         if (tokens.size() = 2 \&\& tokens[0] = "*" \&\& tokens[1]
926
             = "RES")
           break; // the beginning of the next section
927
928
        // Line format: "index nodeName cap"
929
930
         // Note that nodeName can be either a single token or 3
             tokens
```

```
931
         assert(tokens.size() == 3 \mid \mid tokens.size() == 5);
932
933
        int tokenIndex = 1;
934
935
        std::string nodeName = tokens[tokenIndex++];
936
         if (tokens[tokenIndex] == ":")
937
938
          ++tokenIndex; // skip the current token
939
           nodeName += ":" + tokens[tokenIndex++];
940
        }
941
942
        const double value = std::atof(tokens[tokenIndex++].
             c str());
        net.addCapacitor(nodeName, value);
944
         assert (value >= 0);
945
946
947
948
    void SpefParserISPD2013::read resistances (SpefNetISPD2013 &
949
        net)
950
      vector<string> tokens;
951
      bool valid = true;
952
953
        double total resistance = 0.0 f;
      while (valid)
955
         valid = readLineAsTokens(is, tokens, true /*include
956
             special chars*/);
         if (tokens.size() = 2 \&\& tokens[0] = "*" \&\& tokens[1]
            == "END")
           break; // end for this net
958
         // Line format: "index fromNodeName toNodeName res"
959
         // Note that each nodeName can be either a single token
960
             or 3 tokens
         assert (tokens. size () >= 4 \&\& tokens. size () <= 8);
961
         int tokenIndex = 1;
962
963
        std::string fromNodeName = tokens[tokenIndex++];
         if (tokens[tokenIndex] == ":")
965
          ++tokenIndex; // skip the current token
966
           fromNodeName += ":" + tokens[tokenIndex++];
967
         }
968
        std::string toNodeName = tokens[tokenIndex++];
969
         if (tokens[tokenIndex] == ":")
970
971
          ++tokenIndex; // skip the current token
          toNodeName += ":" + tokens[tokenIndex++];
973
974
        const double value = std::atof(tokens[tokenIndex++].
975
             c str());
         assert(value >= 0);
976
```

```
net.addResistor(fromNodeName, toNodeName, value);
977
              total resistance += value;
978
         net.total resistance = total resistance;
982
983
     // Read the spef data for the next net.
     // Return value indicates if the last read was successful or
985
     bool SpefParserISPD2013::read net data(SpefNetISPD2013&
986
         spefNet)
987
       vector<string> tokens;
988
989
       bool valid = readLineAsTokens(is, tokens, true /*include
990
           special chars*/);
991
       // Read until a valid D NET line is found
992
       while (valid)
993
994
         if (tokens.size() = 4 \&\& tokens[0] = "*" \&\& tokens[1]
995
             = "D NET")
996
997
                  // for (size t i = 0; i < tokens.size(); i++)
               cout << tokens[i] << " ";
998
           // cout << endl;
999
           spefNet.netName = tokens[2];
1000
           spefNet.netLumpedCap = std::atof(tokens[3].c_str());
1001
1002
1003
           bool readConns = read_connections(spefNet);
1004
           if (readConns)
1005
1006
             read capacitances (spefNet);
1007
             read resistances (spefNet);
1008
1009
1010
1011
           return true;
1012
1013
         valid = readLineAsTokens(is, tokens, true /*include
1014
             special chars*/);
1015
1016
       return false; // a valid net was not read
1017
1018
1019
     const Parasitics 2013 SpefParser ISPD 2013::readFile(const
1020
         string filename)
1021
         cout << "SPEF model is ISPD2013" << endl;
1022
```

```
is.open(filename.c str(), fstream::in);
1023
1024
       Parasitics 2013 parasitics;
       SpefNetISPD2013 spefNet;
1025
       bool valid = read net data(spefNet);
1026
1027
       int readCnt = 0;
1028
       while (valid)
1029
1030
       {
         ++readCnt;
1031
          parasitics[spefNet.netName] = spefNet;
1032
         spefNet = SpefNetISPD2013();
1033
          valid = read net data(spefNet);
1034
1035
1036
1037
     // cout << "Read " << readCnt << " nets in the spef file."
         << endl:
       is.close();
1038
       return parasitics;
1039
1040
1041
     bool SpefParserISPD2012::read_net_cap(string & net, double &
1042
          cap)
1043
        net = "";
1044
1045
        cap = 0.0;
1046
        vector<string> tokens ;
1047
        bool valid = readLineAsTokens (is, tokens);
1048
1049
         // Read until a valid D NET line is found
1050
        while (valid) {
1051
           if (tokens.size() = 3 \&\& tokens[0] = "D_NET") {
1052
1053
1054
             net = tokens[1];
             cap = std :: atof(tokens[2].c_str());
1055
             return true ;
1056
1057
1058
           valid = readLineAsTokens (is, tokens);
1059
1060
1061
        return false ;
1062
1063
1064
     const Parasitics2012 SpefParserISPD2012::readFile(const
1065
         string filename)
1066
        cout << "SPEF model is ISPD2012" << endl;
1067
       is.open(filename.c str(), fstream::in);
1068
       Parasitics 2012 parasitics;
1069
1070
       string net;
1071
```

```
double cap;
1072
1073
       bool valid = read net cap(net, cap);
1074
1075
       while (valid)
1076
1077
          SpefNetISPD2012 spefNet;
1078
          spefNet.netName = net;
1079
          spefNet.netLumpedCap = cap;
1080
          parasitics [net] = spefNet;
1081
                cout << "Lumped cap of net " << net << " is " <<
1082
              cap << endl:
          valid = read_net_cap(net, cap);
1083
       }
1084
1085
       is.close();
1086
       return parasitics;
1087
1088
1089
1090
     // SDC PARSER
1091
1092
     // Read clock definition
1093
     // Return value indicates if the last read was successful or
1094
     bool SDCParser::read_clock(string& clockName, string&
1095
         clockPort, double& period)
1096
1097
       clockName = "":
1098
       clockPort = "";
1099
       period = 0.0;
1100
1101
1102
       vector<string> tokens;
       bool valid = readLineAsTokens(is, tokens);
1103
1104
       while (valid)
1105
1106
       {
1107
          if (tokens.size() == 7 && tokens[0] == "create clock" &&
1108
               tokens[1] = "-name")
1109
1110
            clockName = tokens[2];
1111
1112
            assert (tokens [3] == "-period");
1113
            period = std::atof(tokens[4].c str());
1114
1115
            assert (tokens [5] == "get ports");
1116
            clockPort = tokens[6];
1117
1118
            break;
1119
```

```
1120
          valid = readLineAsTokens(is, tokens);
1121
1122
1123
       // Skip the next comment line to prepare for the next
1124
            stage
       bool valid2 = readLineAsTokens(is, tokens);
1125
       assert (valid2);
1126
       assert (tokens.size() == 2);
1127
       assert(tokens[0] = "input" && tokens[1] = "delays");
1128
1129
       return valid;
1130
1131
1132
1133
     // Read input delay
     // Return value indicates if the last read was successful or
1134
     bool SDCParser::read_input_delay(string& portName, double&
1135
         delay)
     {
1136
1137
       portName = "";
1138
       delay = 0.0;
1139
1140
       vector<string> tokens;
1141
       bool valid = readLineAsTokens(is, tokens);
1142
1143
       assert (valid);
1144
       assert (tokens.size() >= 2);
1145
1146
       if (valid && tokens[0] == "set_input_delay")
1147
1148
          assert (tokens.size() == 6);
1149
1150
         delay = std::atof(tokens[1].c_str());
1151
1152
          assert (tokens [2] == "get_ports");
1153
1154
         portName = tokens[3];
1155
1156
          assert(tokens[4] == "-clock");
1157
1158
1159
       else
1160
       {
1161
1162
          assert (tokens.size() == 2);
1163
         assert(tokens[0] = "input" && tokens[1] = "drivers");
1164
1165
         return false;
1166
1167
1168
```

```
1169
       return valid;
1170
1171
1172
     // Read output delay
1173
     // Return value indicates if the last read was successful or
1174
     bool SDCParser::read_output_delay(string& portName, double&
1175
         delay)
1176
1177
       portName = "":
1178
1179
       delay = 0.0;
1180
       vector<string> tokens;
1181
       bool valid = readLineAsTokens(is, tokens);
1182
1183
       assert (valid);
1184
       assert (tokens.size() >= 2);
1185
1186
       if (valid && tokens [0] == "set_output_delay")
1187
1188
          assert (tokens.size() == 6);
1189
1190
          delay = std::atof(tokens[1].c str());
1191
1192
          assert (tokens [2] == "get ports");
1193
1194
         portName = tokens[3];
1195
1196
          assert (tokens [4] == "-clock");
1197
1198
       }
1199
1200
       else
       {
1201
1202
          assert (tokens.size() == 2);
1203
          assert (tokens [0] = "output" && tokens [1] = "loads");
1204
1205
          return false;
1206
1207
       }
1208
1209
       return valid;
1210
1211
1212
     // Read driver info for the input port
1213
     // Return value indicates if the last read was successful or
1214
     bool SDCParser::read_driver_info(string& inPortName, string&
1215
           driverSize, string& driverPin, double&
          inputTransitionFall, double& inputTransitionRise)
```

```
1216
1217
       inPortName = "";
1218
       driverSize = "";
1219
       driverPin = "";
1220
       inputTransitionFall = 0.0;
1221
       inputTransitionRise = 0.0;
1222
1223
       vector < string > tokens;
1224
       bool valid = readLineAsTokens(is, tokens);
1225
1226
       assert (valid);
1227
       assert (tokens.size() >= 2);
1228
1229
       if (valid && tokens [0] == "set_driving_cell")
1230
1231
          assert (tokens.size() == 11);
1232
          assert (tokens [1] == "-lib_cell");
1233
1234
          driverSize = tokens[2];
1235
1236
          assert(tokens[3] = "-pin");
1237
          driverPin = tokens[4];
1238
1239
          assert (tokens [5] == "get ports");
1240
          inPortName = tokens [6];
1241
1242
          assert (tokens [7] == "-input transition fall");
1243
          inputTransitionFall = std::atof(tokens[8].c_str());
1244
1245
          assert (tokens [9] == "-input_transition_rise");
1246
          inputTransitionRise = std::atof(tokens[10].c_str());
1247
1248
1249
       else
1250
       {
1251
1252
1253
          assert (tokens.size() == 2);
          assert (tokens [0] = "output" && tokens [1] == "delays");
1254
1255
          return false;
1256
       }
1257
1258
       return valid;
1259
1260
1261
     // Read output load
1262
     // Return value indicates if the last read was successful or
1263
     bool SDCParser::read_output_load(string& outPortName, double
1264
         & load)
1265
```

```
1266
       outPortName = "";
1267
       load = 0.0;
1268
1269
       vector<string> tokens;
1270
       bool valid = readLineAsTokens(is, tokens);
1271
1272
       if (valid && tokens[0] == "set_load")
1273
1274
          assert (tokens.size() == 5);
1275
1276
          assert (tokens [1] == "-pin load");
1277
          load = std::atof(tokens[2].c_str());
1278
1279
1280
          assert (tokens [3] == "get_ports");
1281
          outPortName = tokens [4];
1282
1283
       else
1284
       {
1285
1286
          assert (!valid);
1287
          return false;
1288
1289
1290
       return valid;
1291
1292
1293
     const Design_Constraints SDCParser::readFile(const string
1294
          filename)
1295
        is.open(filename.c_str(), fstream::in);
1296
       string clockName;
1297
1298
       string clockPort;
       double period;
1299
       bool valid = read clock(clockName, clockPort, period);
1300
1301
1302
       assert (valid);
       // cout << "Clock " << clockName << " connected to port "
1303
            << clockPort << " has period " << period << endl;</pre>
1304
       Design_Constraints constraints;
1305
1306
       constraints.clock(period);
1307
       do
1308
1309
          string portName;
1310
          double delay;
1311
1312
          valid = read_input_delay(portName, delay);
1313
1314
          if (valid)
1315
```

```
{
1316
                  // cout << "Input port " << portName << " has
1317
                       delay " << delay << endl;
            constraints.input delay(portName, Transitions < double > (
1318
                delay, delay));
         }
1319
1320
1321
       while (valid);
1322
1323
       do
1324
1325
1326
         string portName;
         string driverSize;
1327
         string driverPin;
1328
         double inputTransitionFall;
1329
         double inputTransitionRise;
1330
1331
         valid = read_driver_info(portName, driverSize, driverPin
1332
              , inputTransitionFall , inputTransitionRise);
1333
         if (valid)
1334
1335
                  // cout << "Input port " << portName << " is
1336
                       assumed to be connected to the " <<
                       driverPin << " pin of lib cell " <<
                       driverSize << endl;
                  // cout << "This virtual driver is assumed to
1337
                       have input transitions: " <<
                       inputTransitionFall << " (fall) and " <<
                       inputTransitionRise << " (rise)" << endl;
1338
            constraints.driving cell(portName, driverSize);
1339
1340
            constraints.input_transition(portName, Transitions<
                double > (inputTransitionRise , inputTransitionFall))
         }
1341
1342
1343
       while (valid);
1344
1345
       do
1346
1347
         string portName;
1348
         double delay;
1349
1350
         valid = read_output_delay(portName, delay);
1351
1352
         if (valid)
1353
1354
                  // cout << "Output port " << portName << " has
1355
                       delay " << delay << endl;
```

```
constraints.output delay(portName, Transitions<
1356
                       double > (delay, delay));
          }
1357
1358
1359
       while (valid);
1360
1361
       do
1362
1363
          string portName;
1364
         double load;
1365
1366
          valid = read_output_load(portName, load);
1367
1368
1369
          if (valid)
1370
                  // cout << "Output port " << portName << " has
1371
                       load " << load << endl;</pre>
            constraints.output load(portName, load);
1372
          }
1373
1374
1375
       while (valid);
1376
       is.close();
1377
1378
       return constraints;
1379
1380
1381
     const Prime_Time_Output_Parser::Prime_Time_Output
1382
         Prime Time Output Parser::parse prime time output file(
         const string filename)
1383
       Prime Time Output output;
1384
1385
       vector<string> tokens;
       is.open(filename.c_str(), istream::in);
1386
       bool valid = readLineAsTokens(is, tokens, true);
1387
       while (valid)
1388
1389
          if (tokens.front() != "#" && !tokens.empty())
1390
1391
            if(tokens.size() == 9)
1392
1393
              output. pins.push back(Pin Timing());
1394
              output.\_pins.back().pin\_name = tokens.at(0) + ":" +
1395
                  tokens.at(2);
              output. pins.back().slack = Transitions < double > (atof
1396
                  (tokens.at(3).c_str()), atof(tokens.at(4).c_str
                   ()));
              output. pins.back().slew = Transitions < double > (atof(
1397
                  tokens.at(5).c_str()), atof(tokens.at(6).c_str()
              output._pins.back().arrival_time = Transitions<
1398
```

```
double > (atof(tokens.at(7).c str()), atof(tokens.
                  at(8).c_str());
                  } else if(tokens.size() == 5 || tokens.size() ==
1390
                        7)
           {
1400
              output._ports.push_back(Port_Timing());
1401
              output._ports.back().port_name = tokens.at(0);
1402
              output._ports.back().slack = Transitions < double > (
1403
                  atof(tokens.at(1).c str()), atof(tokens.at(2).
                  c_str());
              output._ports.back().slew = Transitions < double > (atof
1404
                  (tokens.at(3).c str()), atof(tokens.at(4).c str
                  ()));
                       if (tokens.size() == 7)
1405
1406
                           output._ports.back().arrival_window =
                               Transitions < double > (atof (tokens.at
                               (5).c_str()), atof(tokens.at(6).
                               c_str());
           }
1407
                  else
1408
              assert (false);
1409
1410
         valid = readLineAsTokens(is, tokens, true);
1411
1412
1413
       is.close();
1414
       return output;
1415
1416
```

Listing B.26 – parser.cpp

```
#include "include/slew_degradation_experiment.h"
1
2
   const double Slew_Degradation_Experiment::EPSILON = 0.01;
3
4
   bool Slew_Degradation_Experiment :: nearly_equals (const
5
        Transitions < double > a, const Transitions < double > b)
6
        return abs (a - b). getMax () \le
7
            Slew_Degradation_Experiment::EPSILON;
8
9
   void Slew_Degradation_Experiment::run(Timing_Analysis::
10
        Timing Analysis &ta)
11
          ta.print info();
12
13
        queue<pair<int, int>> degradation;
14
        queue<pair<int, int>> nDegradation;
15
16
        const double degradation_threshold = 0.2f;
17
```

```
18
        int yes = 0;
19
20
        int no = 0;
        for (int i = 0; i < ta.timing points size(); <math>i++)
22
            const Timing_Analysis::Timing_Point & tp = ta.
23
                 timing_point(i);
            if (tp.is_output_pin())
24
25
                 const Timing_Analysis::Timing_Net & net = tp.net
26
                     ();
                 for (int j = 0; j < \text{net.fanouts size}(); j++)
27
                     const Timing Analysis:: Timing Point & fanout
29
                          = net.to(j);
                     if (!nearly_equals(tp.slew(), fanout.slew()))
30
                          degradation.push(make_pair(i, j));
32
                         yes++;
33
                     }
34
                     else
35
                     {
36
                          nDegradation.push(make_pair(i, j));
37
                         no++;
38
39
                     }
                 }
40
41
42
43
44
        cout << yes << " degradations; " << no << " non-
45
            degradations " << endl;
46
47
        cout << "slew degradation: " << endl;</pre>
        int i = 0;
48
        while (! degradation.empty())
49
50
            pair<int, int> pts = degradation.front();
51
            degradation.pop();
53
            const Timing_Analysis::Timing_Point & tp1 = ta.
54
                 timing_point(pts.first);
            const Timing Analysis:: Timing Point & tp2 = tp1.net
                 ().to(pts.second);
56
            cout << "degradation[" << i++ << "] = " << tpl.name
57
                 () << " -> " << tp2.name() << endl;
            cout << " slew degradation = " << tp2.slew() - tp1.
58
                slew() << endl;
            cout <<
                              wire delay = " << tp2.arrival_time()
59
                 - tpl.arrival time() << endl;
            cout << '
                             driver slew = " << tpl.slew() << endl
60
```

61 62 63

64

65

66

67

68

69

70

71

72

73 74 75

76 77

78 79

80

81 82

83

84

86

87

88

89

90

92

```
cout << "
                   fanout slew = " << tp2.slew() << endl
    if ((tp2.arrival_time() - tp1.arrival_time()).getMax
        () > tp1.slew().getMax() * degradation_threshold
    {
                        wire delay ( " << tp2.arrival_time
        cout << "
            () - tpl.arrival_time() << ") is MORE than
            20% of max driver slew (" << tpl.slew() << "
            ) (20\% = " \ll tp1.slew() * 0.2 f \ll ")" \ll
            endl;
    }
    else
    {
        cout << "
                      wire delay ( " << tp2.arrival_time
            () - tpl.arrival_time() << ") is LESS than
            20% of max driver slew (" << tpl.slew() << "
            ) (20\% = " \ll tp1.slew() * 0.2 f \ll ")" \ll
            endl;
    cout << endl;
}
cout << "####" << endl;
while (!nDegradation.empty())
    pair < int , int > pts = nDegradation.front();
    nDegradation.pop();
    const Timing_Analysis::Timing_Point & tp1 = ta.
        timing point (pts. first);
    const Timing_Analysis::Timing_Point & tp2 = tp1.net
        ().to(pts.second);
    cout \ll "non-degradation[" \ll i++ \ll "] = " \ll tp1.
        name() << " -> " << tp2.name() << endl;
    \texttt{cout} << \texttt{"slew degradation} = \texttt{"} << \texttt{tp2.slew()} - \texttt{tp1}.
        slew() << endl;
    cout << '
                     wire delay = " << tp2.arrival_time()
         - tp1.arrival_time() << endl;
                   driver slew = " \ll tp1.slew() \ll endl
    cout << "
    cout << "
                   fanout slew = " \ll tp2.slew() \ll endl
    if ((tp2.arrival time() - tp1.arrival time()).getMax
        () > tp1.slew().getMax() * degradation_threshold
```

```
)
             {
93
                  cout << "
                                  wire delay ( " << tp2.arrival_time
                      () - tpl.arrival time() << ") is MORE than
                      20% of max driver slew (" << tpl.slew() << "
                      ) (20\% = " \ll tp1.slew() * 0.2 f \ll ")" \ll
                      endl;
95
             else
96
97
                  cout << "
                                  wire delay ( " << tp2.arrival_time
98
                      () - tpl.arrival time() << ") is LESS than
                      20% of max driver slew ( " << tpl. slew () << "
                      (20\% = " \ll \text{tp1.slew}) * 0.2 \text{ f} \ll ")" \ll
                      endl;
99
             cout << endl;
100
101
102
```

Listing B.27 – slew_degradation_experiment.cpp

```
#include "include/spef net.h"
1
2
   void SpefNetISPD2013::set(string name, double
3
       lumpedCapacitance, double total_resistance)
4
     this -> netName = name;
        this ->netLumpedCap = lumpedCapacitance;
6
        this->total resistance = total resistance;
7
8
   int SpefNetISPD2013::addNode(const string & name)
9
10
      if (nodeMap.find(name) != nodeMap.end())
11
12
       return nodeMap. at (name);
     const int nodeIndex = nodes.size();
13
     nodes.push_back(Node(nodeIndex, name));
     nodeMap[name] = nodeIndex;
15
     return nodeIndex;
16
17
   void SpefNetISPD2013::addResistor(const string & node1,
19
       const string & node2, const double & value)
20
     const int node1Index = addNode(node1);
21
     const int node2Index = addNode(node2);
22
     const int newResistorIndex = resistors.size();
23
      resistors.push_back(Resistor(node1Index, node2Index, value
24
          if (nodes.at (node1Index).capacitance = 0.0f)
26
```

```
nodes.at(node1Index).capacitance = nodes.at(
27
       node2Index).capacitance / 2;
   //
              nodes.at(node2Index).capacitance = nodes.at(
28
       node2Index).capacitance / 2;
         } else if (nodes.at (node2Index).capacitance = 0.0 f)
29
30
              nodes.at(node2Index).capacitance = nodes.at(
31
       nodelIndex).capacitance / 2;
              nodes.at(node1Index).capacitance = nodes.at(
       node1Index).capacitance / 2;
33
34
          if (nodes.at (node1Index).capacitance = 0.0f)
35
36
              nodes.at(node1Index).capacitance = nodes.at(
37
       node2Index).capacitance * 2;
   ////
                nodes.at(node2Index).capacitance = nodes.at(
38
       node2Index).capacitance / 2;
              this -> netLumpedCap += nodes.at(node1Index).
39
       capacitance;
          } else if (nodes.at (node2Index).capacitance = 0.0f)
40
41
              nodes.at(node2Index).capacitance = nodes.at(
42
       nodelIndex).capacitance * 2;
              this -> netLumpedCap += nodes.at(node2Index).
43
       capacitance;
44
45
          if (nodes.at (node1Index).capacitance = 0.0f)
46
47
              nodes.at(node1Index).capacitance = nodes.at(
48
       node2Index).capacitance;
              this -> netLumpedCap += nodes.at(node1Index).
49
       capacitance;
          } else if (nodes.at (node2Index).capacitance = 0.0f)
50
51
              nodes.at(node2Index).capacitance = nodes.at(
52
       nodelIndex).capacitance;
              this -> netLumpedCap += nodes.at(node1Index).
       capacitance;
54
     nodes.at(node1Index).resistors.push_back(newResistorIndex)
     nodes.at(node2Index).resistors.push_back(newResistorIndex)
57
58
   void SpefNetISPD2013::addCapacitor(const string & node,
59
       const double & value)
60
     const int nodeIndex = addNode(node);
61
     capacitors.push_back(Capacitor(nodeIndex, value));
62
```

```
nodes.at(nodeIndex).capacitance += value;
63
64
65
   ostream & operator << (ostream & out, const SpefNetISPD2013 &
66
        descriptor)
67
        for (size\_t i = 0; i < descriptor.nodes.size(); i++)
68
69
        const SpefNetISPD2013::Node & node = descriptor.nodes.at
70
            (i);
        out << "node " << node.nodeIndex << " " << node.name <<
71
            " { " << endl;
        out << "
                 capacitance " << node.capacitance << endl;
72
       out << " resistors {" << endl;
73
            for (size_t j = 0; j < node.resistors.size(); j++)
74
75
          out << " " << j << " " << descriptor.resistors[node
76
              .resistors[j]].value;
          out << endl;
77
        }
78
       out << " }" << endl;
79
        out << "}" << endl;
80
        out << endl;
81
82
     return out;
83
84
85
   int SpefNetISPD2013::getNodeIndex(const string & name) const
86
87
      for (unsigned i = 0; i < nodes.size(); i++)
88
89
        if (nodes.at(i).name == name)
90
          return i;
91
92
     return -1;
93
94
```

Listing $B.28 - spef_net.cpp$

```
#include "include/timer.h"
1
2
   const double Timer::MICRO = 1000000.0f;
3
   const string Timer::micro = "us";
4
   const double Timer::MILI = 1000.0f;
   const string Timer:: mili = "ms";
6
   const double Timer::SECOND = 1.0 f;
   const string Timer::second = "s";
   Timer::Timer()
10
11
12
```

```
13
14
   Timer::~Timer()
15
16
18
19
   void Timer::start()
20
21
        gettimeofday(&_start_time, NULL);
22
23
24
   void Timer::end()
25
26
        gettimeofday(&_stop_time, NULL);
27
        float time = (float) (_stop_time.tv_sec - _start_time.
28
            tv sec);
        time += (float) (_stop_time.tv_usec - _start_time.
29
            tv_usec) / MICRO;
        execution time.set(time, string("s"));
30
31
32
   const Timer:: Result & Timer:: value (const double
33
        time_definition)
34
        assert(time_definition == MICRO || time_definition ==
35
            MILI | time definition = SECOND);
36
        string def;
37
        if (time definition == MICRO)
38
            def = Timer:: micro;
39
        else if (time_definition == MILI)
40
            def = Timer:: mili;
41
        else if (time definition == SECOND)
42
            def = Timer::second;
43
44
        _execution_time.set(_execution_time._time *
45
            time definition, def);
        return _execution_time;
46
47
```

Listing B.29 – timer.cpp

```
#include "include/timer_interface.h"

// Function Definitions

// Get timer status
TimerInterface::getTimerStatus(const
```

```
std::string &contest root, const std::string &benchmark)
     const std::string dir = contest root + "/" + benchmark;
7
     // Get files from directory to see if there are any timer
          status
     std::vector<std::string> files;
10
      if (!getFiles(files, dir)) {
11
       return TIMER INTERFACEERROR;
12
13
14
     // Get command and perform action
15
     std::string cmd = getTimerStatusString(files);
      if (" SIZERCMD TIMERERROR " == cmd) {
17
       return TIMER_FINISHED_ERROR;
18
     } else if ("__SIZERCMD_TIMERDONE_" == cmd) {
19
        return TIMER FINISHED SUCCESS;
20
     } else if ("__TCMD_RUNTIMER_" == cmd) {
        return TIMER BUSY;
22
     } else {
23
        return TIMER_NOT_STARTED;
24
25
26
27
28
   // Write sizes and run timing analysis in blocking mode
   TimerInterface:: Status TimerInterface::
29
       runTimingAnalysisBlocking(const std::vector<std::pair<
       std::string, std::string>> &sizes, const std::string &
       contest_root, const std::string &benchmark, const
       unsigned pollingTime) {
   //cout << "runTimingAnalysisBlocking: " << contest_root <<
30
        "/" << benchmark << endl;
      if (!writeSizesForTimer(sizes, contest_root, benchmark)) {
31
       std::cout << "-E- runTimingAnalysisBlocking: problem
32
            writing sizes " << std::endl;
       return TIMER INTERFACEERROR;
33
34
     return runTimingAnalysisBlocking (contest root, benchmark,
35
          pollingTime);
36
37
    // Start timing analysis in non-blocking mode
38
   TimerInterface::Status TimerInterface::
39
       startTimingAnalysisNonBlocking(const std::vector<std::
       pair<std::string, std::string>> &sizes, const std::
       string &contest_root, const std::string &benchmark) {
      if (!writeSizesForTimer(sizes, contest_root, benchmark)) {
40
       std::cout << "-E- startTimingAnalysisNonBlocking:</pre>
41
            problem writing sizes " << std::endl;</pre>
        return TIMER INTERFACEERROR;
42
43
     return startTimingAnalysisNonBlocking(contest_root,
44
```

```
benchmark);
45
46
      Wait for given number of seconds (useful function if you
        want to wait before checking timer status after calling
        startTimingAnalysisNonBlocking)
    void TimerInterface::wait(int seconds) {
48
      std::ostringstream ostr;
49
      ostr << seconds;
50
      system(("sleep" + ostr.str()).c_str());
51
52
53
    // PRIVATE SECTION
    // Get timer status (helper function for isTimerDone)
55
    std::string TimerInterface::getTimerStatusString(const std::
56
        vector<std::string> &files) {
      std::string\ cmd = "";
57
      for (unsigned i=0; i < files.size(); ++i) {
58
              \_SIZERCMD\_TIMERERROR\_" == files[i] ||
59
               SIZERCMD TIMERDONE = files[i] ||
60
             "\_TCMD_RUNTIMER_" = files[i]) {
61
          if (cmd != "") {
62
            std::cout << "-Error- getTimerStatusString: multiple
63
                  status found " << std::endl;
            for (unsigned j=0; j<files.size(); ++j) {
64
               if ("\_SIZERCMD\_TIMERERROR\_" == files[j] ||
65
                      _SIZERCMD_TIMERDONE_" == files[j] ||
66
                     _{\text{TCMD}\_\text{RUNTIMER}\_"} = \text{files}[j])  {
                 std::cout << "
                                   Status File: " << files[j] <<
                     std::endl;
69
70
            assert (false);
71
72
          cmd = files[i];
73
74
75
      return cmd;
76
77
78
    // Checks if a file exists (returns true if it does, false
        otherwise)
    bool TimerInterface::doesFileExist(const std::string &file)
80
      std::ifstream infile(file.c str());
81
      if (!infile) {
82
83
        return false;
84
85
      infile.close();
      return true;
```

```
87
88
    // Get a list of files from given directory (used by
        getTimerStatus to check if timer is done)
    bool TimerInterface::getFiles(std::vector<std::string> &
90
        files, const std::string &dir) {
      files.clear();
91
      DIR *d = opendir(dir.c_str());
92
      if (NULL == d)  {
93
        std::cout << "-E- getFiles: could not list files in
94
             directory '" << dir << "' to get timer status" <<
             std::endl:
        return false;
96
      files.clear();
97
      dirent *f = readdir(d);
98
      while (NULL != f) {
99
         files.push_back(f->d_name);
100
         f = readdir(d);
101
102
      closedir (d);
103
      //for (unsigned i=0; i<files.size(); ++i) {
104
      // std::cout << files[i] << std::endl;
105
106
107
      return true;
108
109
    // Remove a file from the given directory (helper function
110
        used by startTimingAnalysis)
    bool TimerInterface::removeFile(const std::string &dir,
        const std::string &file) {
      if (file != "__SIZERCMD_TIMERERROR_" &&
112
           file != " SIZERCMD TIMERDONE ") {
113
        std::cout << "-E-: removeFile: You can't use this to
114
             remove \ any \ files \ other \ than \ \underline{\hspace{0.3cm}} SIZERCMD\_TIMERERROR\_
                  SIZERCMD TIMERDONE " << std::endl;
         assert (false);
115
116
      std::string filename = dir + "/" + file;
      if (doesFileExist(filename) && remove(filename.c str())) {
118
         perror(("-E- removeFile: could not remove '" + filename
119
            + "',").c_str());
        return false;
120
121
      return true;
122
123
124
    // Write sizes to a file for timing analysis call
125
    bool TimerInterface::writeSizesForTimer(const std::vector<
126
        std::pair<std::string, std::string>> &sizes, const std
         :: string &contest root, const std:: string &benchmark) {
      const std::string filename = contest_root + "/" +
127
```

```
benchmark + "/" + benchmark + ".int.sizes";
      std::ofstream ofile(filename.c_str());
128
129
      if (!ofile) {
        std::cout << "-E- could not open file '" << filename <<
130
             " ' for output " << std::endl;
        return false;
131
132
      for (unsigned i=0; i<sizes.size(); ++i)
133
        ofile << sizes[i]. first << " " << sizes[i]. second << std
134
             :: endl;
      ofile.close();
135
      return true:
136
137
138
    // Start timing analysis (does not wait for it to finish)
139
    bool TimerInterface::startTimingAnalysis(const std::string &
140
        contest root, const std::string &benchmark) {
      const std::string filename = contest_root + "/" +
141
          benchmark + "/__TCMD_RUNTIMER_";
      if (doesFileExist(filename)) {
142
        return false;
143
144
145
      // Delete previous status files
146
      removeFile(contest_root+"/"+benchmark,"
147
            _SIZERCMD_TIMERERROR_");
      removeFile(contest root+"/"+benchmark,"
148
           SIZERCMD TIMERDONE ");
149
      // Instruct the timer to start timing analysis
150
      std::ofstream ofile(filename.c_str());
151
      if (!ofile) {
152
        std::cout << "-E- startTimingAnalysis: problem
153
             instructing timer to run timing, could not write out
              '" << filename << "'" << std::endl;
        assert (false);
154
155
      ofile.close();
156
      return true;
158
159
160
    // Run timing analysis in blocking mode
161
    TimerInterface::Status TimerInterface::
162
        runTimingAnalysisBlocking(const std::string &
        contest_root, const std::string &benchmark, const
        unsigned pollingTime) {
      // Write a file out to instruct timer loop to run timing
163
      if (!startTimingAnalysis(contest_root, benchmark))
164
165
        return TIMER INTERFACEERROR;
166
```

```
// Wait till timer is done
167
      Status status = getTimerStatus(contest_root, benchmark);
168
      while (status == TIMER_BUSY) {
169
         status = getTimerStatus(contest root, benchmark);
        wait (polling Time);
172
173
      return status;
174
175
    // Start timing analysis in non-blocking mode
176
    TimerInterface::Status TimerInterface::
177
        startTimingAnalysisNonBlocking(const std::string &
        contest_root , const std::string &benchmark) {
      if (!startTimingAnalysis(contest root, benchmark))
178
         return TIMER_INTERFACEERROR;
179
      return TIMER_BUSY;
180
181
182
    // END PRIVATE SECTION
183
184
    // Function to pretty-print Status
185
    std::ostream& operator << (std::ostream &o, const
186
        TimerInterface::Status &s) {
      switch (s) {
      case TimerInterface::TIMER NOT STARTED:
188
        o << "TIMER_NOT_STARTED"; break;
189
      case TimerInterface::TIMER BUSY:
190
        o << "TIMER BUSY"; break;
      case TimerInterface::TIMER_FINISHED_SUCCESS:
192
        o << "TIMER_FINSIHED_SUCCESS"; break;
193
      case TimerInterface::TIMER FINISHED ERROR:
194
        o << "TIMER FINISHED ERROR"; break;
195
      case TimerInterface::TIMER INTERFACEERROR:
196
        o << "TIMER INTERFACEERROR"; break;
197
      default:
198
199
        break;
200
      return o;
201
202
```

Listing B.30 – timer_interface.cpp

```
#include "include/timing_analysis.h"

namespace Timing_Analysis
{
/*
TIMING ANALYSIS
```

```
9
10
11
   Timing Analysis:: Timing Analysis (const Circuit Netlist &
12
        netlist, const LibertyLibrary * lib, const Parasitics *
       parasitics, const Design_Constraints * sdc) :
        _gate_index_to_timing_point_index(netlist.getGatesSize()
       ), verilog(netlist.verilog()), sizes(verilog.size()),
         _library(lib), _parasitics(parasitics), _first_PO_index
       (-1), _total_violating_POs(0)
13
14
        target delay = Transitions < double > (sdc -> clock(), sdc ->
15
            clock());
        _max_transition = Transitions < double > (lib ->
16
            getMaxTransition(), lib->getMaxTransition());
       int timing_points, timing_arcs;
18
19
       // FORNECER PELA NETLIST (Mais eficiente)
20
       number of timing points and timing arcs (timing points,
21
            timing_arcs, netlist, lib);
22
        points.reserve(timing points);
23
       _arcs.reserve(timing_arcs);
24
       nets.reserve(netlist.getNetsSize());
25
        _options.reserve(netlist.getGatesSize());
26
27
       // Creating Timing Points & Timing Arcs
28
       for(size_t i = 0; i < netlist.getGatesSize(); i++)</pre>
29
30
            const Circuit Netlist::Logic Gate & gate = netlist.
31
                getGateT(i);
            // cout << "Gate " << gate.name << " (" << i << ")
                created!" << endl;
            const pair<int , int> cell_index = lib->getCellIndex(
33
                gate.cellType);
            const LibertyCellInfo & cell_info = lib->getCellInfo
                (cell_index.first , cell_index.second);
            const bool is_PI = gate.inputDriver;
35
            const bool is_PO = !cell_index.first || ( gate.
36
                sequential && !is PI );
            assert(i < _gate_index_to_timing_point_index.size())
38
            _gate_index_to_timing_point_index[i] =
39
                create_timing_points(i, gate, cell_index,
                cell info);
            create_timing_arcs(_gate_index_to_timing_point_index
40
                .at(i), is PI, is PO);
41
```

```
options.push back(Option(cell index.first,
42
                cell_index.second));
            if (gate. sequential | gate. inputDriver | cell index
43
                . first = 0 /* PRIMARY OUTPUT*/)
                _options.back()._dont_touch = true;
44
            // cout << " gate option: (" << cellIndex.first <<
45
                 ", " << cellIndex.second << ") " << endl;
            if(\_options.size() != i+1)
46
                cout << "error! options.size() ("<< options.
47
                    size() << ") != " << i+1 << endl;
            assert(\_options.size() = i + 1);
48
        }
49
        dirty.resize( options.size());
51
52
        // SETTING DESIGN CONSTRAINTS
53
        // INPUT DELAY && INPUT SLEW
        for (size_t i = 0; i < points.size(); i++)
56
            const Timing Point & tp = points.at(i);
57
58
            if (tp. is PI())
59
60
                const LibertyCellInfo & opt = liberty_cell_info(
61
                    tp.gate number());
                if (opt.isSequential)
                     continue;
63
                const string PI_name = tp.name();
64
                Timing\_Point & inPin = \_points.at(i - 1);
65
                inPin.arrival time(sdc->input delay(PI name));
                inPin.slew(sdc->input_transition(PI_name));
67
68
                // cout << "setting input delay " << inPin.
69
                    arrivalTime << " to pin " << inPin.name <<
                    endl:
                // cout << "setting input slew " << inPin.slew
70
                    << " to pin " << inPin.name << endl;</pre>
71
            }
73
            if (tp.is_PO())
74
75
                if (first PO index == -1)
                     _{first}PO_{index} = i;
                const LibertyCellInfo & opt = liberty_cell_info(
78
                    tp.gate_number());
                if (opt. is Sequential)
79
                    continue;
80
81
                _PO_loads.insert(make_pair(i, sdc->output_load(
82
                    tp.name()));
                // cout << "setting poLoads["<<i<<"] = " <<
83
```

```
poLoads.at(i) << endl;
84
        }
85
86
        // Create Timing Nets
        for(size_t i = 0; i < netlist.getNetsSize(); i++)</pre>
88
89
             const Circuit_Netlist::Net & net = netlist.getNetT(i
90
             const int driverTopologicIndex = netlist.
91
                 getTopologicIndex(net.sourceNode); // -1 if
                 driver is the 'source'
92
             if (driverTopologicIndex == -1)
93
94
                 const string dummy_net_name = net.name;
95
                 nets.push back(Timing Net(dummy net name, 0, 0)
96
                     );
97
             }
98
             else
99
100
                 const int timing_point_index =
101
                      _gate_index_to_timing_point_index.at(
                     driverTopologicIndex).second;
                 Timing_Point & driver_timing_point = _points.at(
102
                     timing point index);
103
                 // Just a test {
104
                 WireDelayModel * delay model = 0;
105
                 const LibertyCellInfo & opt = liberty_cell_info(
106
                     driver_timing_point.gate_number());
107
                 if (parasitics -> find (net.name) != parasitics -> end
108
                      ())
                 {
109
                     delay\_model = new
110
                          Ceff_Elmore_Slew_Degradation PURI(
                          parasitics -> at (net.name),
                          driver_timing_point.name(), opt.
                          timingArcs.size());
111
                                         delay model = new
112
                          Lumped_Elmore_Slew_Degradation(
                          parasitics -> at (net.name),
                          driver_timing_point.name(), opt.
                          timingArcs.size());
                                         delay model = new
113
                          Lumped Elmore No Slew Degradation (
                          parasitics -> at (net.name),
                          driver timing point.name(), opt.
                          timingArcs.size());
```

```
delay model = new
114
                          Ceff_Elmore_No_Slew_Degradation(
                          parasitics -> at (net.name),
                          driver timing point.name(), opt.
                          timingArcs.size());
115
                                         delay model = new
116
                          LumpedCapacitanceWireDelayModel(
                          parasitics -> at (net.name),
                          driver_timing_point.name());
117
                                         delav model = new
118
                          Ceff_Elmore_Slew_Degradation(parasitics
                          ->at(net.name), driver timing point.name
                          (), opt.timingArcs.size());
                     11
                                         delay\_model = new
119
                          Ceff Without Wire Delay And Slew Degradation
                          (parasitics -> at (net.name),
                          driver_timing_point.name(), opt.
                          timingArcs.size());
                     //
                                         delay\_model = new
120
                          Reduced Pi(parasitics -> at (net.name),
                          driver_timing_point.name(), opt.
                          timingArcs.size());
121
                 }
                 // }
122
123
                 nets.push back(Timing Net(net.name, &
124
                      driver_timing_point, delay_model));
125
                 // if (delayModel)
126
                    cout << "created net " << nets.back().</pre>
127
                     netName << " with lumped capacitance " <<
                     driverTp->load() << endl;
                 driver_timing_point.net(&(_nets.back()));
128
             }
129
130
        }
131
132
         // Now, setting the fanin edges of nodes
133
        for(size_t i = 0; i < netlist.getGatesSize(); i++)</pre>
134
135
             const Circuit Netlist::Logic Gate & gate = netlist.
136
                 getGateT(i);
137
             // cout << "gate " << gate.name << endl;
138
             const pair < size_t , size_t > timing_point_index =
139
                 _gate_index_to_timing_point_index.at(i);
             for (size t = 0; j < gate.inNets.size(); <math>j++)
140
141
142
                 const int in net topologic index = netlist.
                      get_net_topologic_index(gate.inNets.at(j));
```

```
Timing Net * in net = & nets.at(
143
                     in_net_topologic_index);
                 const int in timing point index =
145
                     timing point index.first + j;
                 Timing_Point & fanout_timing_point = _points.at(
146
                     in_timing_point_index);
147
                 in net->add fanout(&fanout timing point);
148
                 if (in_net->_wire_delay_model)
149
150
151
                     const double pin_cap = pin_capacitance(
                          in_timing_point_index);
                     in_net->_wire_delay_model->
153
                          setFanoutPinCapacitance(
                          fanout timing point.name(), pin cap);
154
                 fanout timing point.net(in net);
155
             }
156
157
        interpolator = new LinearLibertyLookupTableInterpolator
158
             ();
159
160
        for (int i = 0; i < points.size(); i++)
162
             Timing_Point & tp = _points.at(i);
163
             if(tp.is_PI_input() || tp.is_reg_input())
164
165
                 tp.logic_level(0);
166
167
             else if (tp.is input pin() || tp.is PO())
168
169
                 tp.logic_level(tp.net().from()->logic_level() +
170
               else if(tp.is_output_pin() || tp.is_PI())
171
172
                 int current index = i-1;
174
                 int current_gate = _points.at(current_index).
175
                     gate_number();
                 int max logic level = 0;
176
                 while(current_gate == tp.gate_number())
177
178
                     Timing Point & tp in = points.at(
179
                          current index);
                     max logic level = max(max logic level, tp in
180
                          .logic level());
                     current_index --;
181
                     if (current index == -1)
182
                          break:
183
```

```
current gate = points.at(current index).
184
                          gate_number();
                 tp.logic level(max logic level + 1);
             }
187
188
        }
189
190
191
        // CHECKING FIRST PO INDEX
192
        for (int i = 0; i < points.size(); i++)
193
194
             if ( i >= _first_PO_index )
196
                                     cout << _points.at(i).name()
197
                      << endl:
                 assert ( points.at(i).is PO());
199
             else
200
                 assert (! points.at(i).is PO());
201
         }
202
203
                    cout << "OK " << endl;
204
205
206
207
    const pair < size t , size t > Timing Analysis ::
208
        create_timing_points(const int i,const Circuit_Netlist::
        Logic_Gate & gate, const pair <int, int > cellIndex, const
        Liberty CellInfo & cellInfo)
209
210
211
        const bool is_primary_input = gate.inputDriver;
        const bool is_sequential = gate.sequential;
213
        const bool is primary output = !cellIndex.first || (
214
             is_sequential && !is_primary_input );
215
        const size_t firstTimingPointIndex = _points.size();
216
217
         string gateName = gate.name;
         if( is_sequential && is_primary_input )
218
             gateName = gateName.substr(0, gateName.size() -
219
                 string("_PI").size());
220
        Timing_Point_Type type;
221
        string timingPointName;
222
         // INPUT PINS
224
         if (! is sequential | | (is sequential && is primary input
225
             ) )
         {
             for (size_t j = 1; j < cellInfo.pins.size(); j++)
227
```

```
{
228
                  if ( cellInfo . pins . at ( j ) . name == "d" &&
229
                       is sequential)
                       continue;
230
                  timingPointName = gateName + ":" + cellInfo.pins
231
                       . at ( j ) . name;
                  if (is_sequential)
232
                       type = REGISTER INPUT;
233
                  else if (is primary input)
234
                      type = PI_INPUT;
235
                  else
236
                       tvpe = INPUT:
237
                  _pin_name_to_timing_point_index.insert(make_pair
239
                       (timingPointName, _points.size()));
                  _points.push_back(Timing_Point(timingPointName,
240
                      i, type));
241
         }
242
243
244
         // OUTPUT PIN
245
         if ( is_primary_input )
246
247
             type = PI;
248
             if( is_sequential )
249
                  timingPointName = gateName + ":" + cellInfo.pins
250
                       .front().name;
             else
251
                  timingPointName = gateName;
252
253
         else if ( is_primary_output )
254
255
256
             type = PO;
             if( is_sequential )
257
                  timingPointName = gateName + ":" + cellInfo.pins
258
                       . at (2) . name;
259
             else
                  timingPointName = gateName;
         }
261
         else
262
263
             tvpe = OUTPUT:
264
             timingPointName = gateName + ":" + cellInfo.pins.
265
                  front().name;
         }
266
267
         _pin_name_to_timing_point_index.insert(make_pair(
268
             timingPointName, _points.size()));
         _points.push_back(Timing_Point(timingPointName, i, type)
269
         return make_pair(firstTimingPointIndex, _points.size() -
270
```

```
1);
271
272
    void Timing Analysis::
273
        number_of_timing_points_and_timing_arcs(int &
        numberOfTimingPoints, int & numberOfTiming_Arcs, const
        Circuit_Netlist & netlist, const LibertyLibrary * lib)
274
        numberOfTimingPoints = 0;
275
        numberOfTiming\_Arcs = 0;
276
        for (size t = 0; i < netlist.getGatesSize(); <math>i++)
277
278
             const Circuit_Netlist::Logic_Gate & gate = netlist.
                 getGateT(i);
             const pair<int, int> cellIndex = lib->getCellIndex(
280
                 gate.cellType);
             const bool is PI = gate.inputDriver;
281
             const bool is_sequential = gate.sequential;
282
             const bool is PO = !cellIndex.first || (
283
                 is sequential && !is PI);
             numberOfTimingPoints += 1;
             if (!is PO)
285
286
                 numberOfTimingPoints += gate.inNets.size();
287
                 numberOfTiming Arcs += (is sequential? 1: gate
288
                     .inNets.size());
             }
289
        }
290
               cout << "number of timing points " <<
291
             numberOfTimingPoints << " netlist number " <<
             netlist.timing_points() << endl;</pre>
               assert (numberOfTimingPoints = netlist.
292
             timing points());
               cout << "number of timing arcs " <<
293
            numberOfTiming Arcs << " netlist number " << netlist
             .timing arcs() << endl;
               assert (numberOfTiming_Arcs == netlist.timing_arcs
294
             ());
295
296
297
    void Timing_Analysis::create_timing_arcs(const pair<size_t,</pre>
298
        size t> tpIndexes, const bool is pi, const bool is po)
299
        if ( is_pi )
300
301
             // cout << " PI timing arc " << points.at(tpIndexes
302
                 .first).name << " -> " << points.at(tpIndexes.
                 second).name << endl;
             _arcs.push_back(Timing_Arc(&_points.at(tpIndexes.
303
                 first), & points.at(tpIndexes.second), 0,
                 _points.at(tpIndexes.first).gate_number()));
```

```
points.at(tpIndexes.first).arc(& arcs.back());
304
             assert(_arcs.back().from() == &_points.at(tpIndexes.
305
                 first) && &_arcs.back().to() == &_points.at(
                 tpIndexes.second));
             // cout << " PI timing arc OK" << endl;
306
        }
307
        else
308
309
             if (!is po)
310
             {
311
                 for(size_t j = tpIndexes.first; j < tpIndexes.</pre>
312
                     second: i++)
                 {
                     // cout << " timing arc " << points.at(j).
314
                         name << " -> " << points.at(tpIndexes.
                         second).name << endl;
                     arcs.push back(Timing Arc(& points.at(j), &
315
                          _points.at(tpIndexes.second), j-
                         tpIndexes.first, _points.at(j).
                         gate number());
                     _points.at(j).arc(&_arcs.back());
316
                     assert ( arcs.back().from() = & points.at(j)
317
                          && &_arcs.back().to() == &_points.at(
                          tpIndexes.second));
                     // cout << " timing arc OK" << endl;
318
                 }
319
            }
320
        }
321
322
323
    Timing_Analysis::~Timing_Analysis()
324
325
326
327
328
    void Timing Analysis::initialize timing data()
329
330
        std::fill(_dirty.begin(), _dirty.end(), false);
331
        _slew_violations = numeric_limits<Transitions<double>
             >::zero();
        _capacitance_violations = numeric_limits<Transitions<
333
             double> >::zero();
        _total_negative_slack = numeric_limits<Transitions<
334
             double> >::zero();
        _critical_path = numeric_limits<Transitions<double> >::
335
             zero():
        total violating POs = 0;
336
337
338
    void Timing_Analysis::full_timing_analysis()
339
340
        initialize_timing_data();
341
```

```
342
        for (size_t i = 0; i < points.size(); i++)
343
             update timing(i);
        for(size\_t i = 0; i < \_points.size(); i++)
346
347
             size_t n = points. size() - i - 1;
348
             update_slacks(n);
350
351
352
353
    typedef priority_queue<Timing_Point*, vector<Timing_Point*>,
         ita comparator> ita priority queue;
355
356
    Timing Analysis::incremental timing analysis
357
    Enfilera o timing point de saà da da porta que estÃ;
359
        trocando de opção;
    Enfilera os timing points de saAda das portas que sA£o
360
        fanins da porta que estÃ; trocando de opção;
361
    Processamento da fila (até esvaziar):
362
        Atualiza informação de timing;
363
        Se alterou arrival time ou slew:
364
             Enfilera os timing points de saAda das portas
365
                 fanouts da porta que estÃ; sendo processada.
366
    Atualiza Slack nas sa Adas prim A; rias
367
368
    */
369
370
371
    void Timing_Analysis::incremental_timing_analysis(int
        gate_number, int new_option)
372
        int tp_index = _gate_index_to_timing_point_index.at(
373
            gate number).second;
        Timing_Point * timing_point = &_points.at(tp_index);
375
        assert (timing_point->is_output_pin());
376
        assert (timing_point -> gate_number() == gate_number);
377
        ita_priority_queue pq;
378
379
        _total_negative_slack = numeric_limits<Transitions<
380
             double> >::zero();
         critical path = numeric limits<Transitions<double> >::
381
             zero();
382
        set < Timing_Point *> inserted;
383
        if (inserted.insert (timing_point).second)
384
385
```

```
pq.push(timing point);
386
             assert (option (timing_point -> gate_number(),
387
                 new option));
         }
389
         //input nodes must be inserted only when the size
390
             changes, i.e., when the input capacitance of the
             gate is changed
         int input pin index = tp index - 1;
391
         while (input_pin_index >= 0 && _points.at (input_pin_index
392
             ).gate number() == timing point->gate number())
         {
393
             Timing_Point * fanin = _points.at(input_pin_index).
                 net().from();
             if(inserted.insert(fanin).second)
395
                 pg.push(fanin);
396
             input pin index --;
397
         }
398
399
         while (!pq.empty())
400
401
             Timing Point * tp = pq.top();
402
403
             assert(tp->is_output_pin() || tp->is_PI());
404
405
             pq.pop();
407
             Transitions < double > slew 0 = tp -> slew ();
408
             Transitions < double > arrival time0 = tp->arrival time
409
                 ();
410
             update_timing_points(tp);
411
412
             Transitions < double > slewF = tp->slew();
413
             Transitions < double > arrival timeF = tp->arrival time
414
                  ();
415
416
             const bool changed = abs(slewF - slew0).getMax() >
                 Traits::STD_THRESHOLD || abs(arrival_timeF -
                 arrival time0).getMax() > Traits::STD THRESHOLD;
             if (changed)
417
418
                  for (int i = 0; i < tp \rightarrow net(). fanouts size(); i
419
                      ++)
                  {
420
                      Timing Point * input tp of fanout = &tp->net
421
                          ().to(i);
                      Timing_Point * output_tp_of_fanout = &tp->
422
                          net().to(i).arc().to();
                      if (input_tp_of_fanout->is_input_pin() &&
423
                          inserted.insert (output tp of fanout).
                          second)
```

```
pq.push(output tp of fanout);
424
                 }
425
             }
426
        }
427
428
         for (int i = points.size() - 1; i \ge first_PO_index;
429
             update_slacks(i);
430
        }
431
432
433
434
    void Timing_Analysis::update_timing_points(const
435
        Timing Point *output timing point)
436
437
        unsigned output timing point index = output timing point
438
              - &_points.front();
         unsigned input_timing_point_index =
439
             output timing point index -1;
440
         dirty.at( points.at(output timing point index).
441
             gate_number()) = false;
442
443
         while (input_timing_point_index >= 0 &&
444
             output timing point->gate number() == points.at(
             input_timing_point_index).gate_number())
445
             this->update timing(input timing point index);
446
             input_timing_point_index --;
447
448
449
450
         this -> update_timing(output_timing_point_index);
451
452
    bool Timing_Analysis::option(const int gate_index, const int
453
         option number)
454
        const Liberty CellInfo & old cell info =
455
             liberty cell info(gate index);
        const Option & gate_option = _options.at(gate_index);
456
         if (!gate option. dont touch)
457
458
             _options.at(gate_index)._option_index =
459
                 option number;
             const Liberty CellInfo & new cell info =
460
                 liberty_cell_info(gate_index);
461
             // UPDATE FANINS OUTPUT LOADS
462
463
             const pair < size_t , size_t > timing_points =
                 __gate__index__to__timing__point__index . at (gate__index)
```

```
for(size_t timing_point_index = timing_points.first;
464
                  timing point index <= timing points.second;
                 timing point index++)
             {
465
                 Timing_Point & timing_point = _points.at(
466
                     timing_point_index);
467
                 if (timing point. is input pin())
468
469
                     // IF SEQUENTIAL, INPUT PIN NUMBER = 2
470
                     const int pin number = timing point.arc().
471
                          arc_number() + 1; /* +1 porque o
                          primeiro é o pino de saà da */
                     const double old_pin_capacitance =
472
                          old cell info.pins.at(pin number).
                          capacitance;
                     const double new_pin_capacitance =
473
                          new_cell_info.pins.at(pin_number).
                          capacitance;
                     Timing_Net & in_net = timing_point.net();
474
                     if (in net.wire delay model())
475
                          in_net.wire_delay_model()->
476
                              setFanoutPinCapacitance(timing_point
                              .name(), new pin capacitance -
                              old_pin_capacitance);
                 }
477
478
479
480
             return true;
481
        return false;
482
483
484
    void Timing Analysis::set all gates to max size()
485
486
        for (int i = 0; i < points.size(); i++)
487
             option (points.at(i).gate number(), 0);
488
489
490
    void Timing Analysis::set all gates to min size()
491
492
        for (int i = 0; i < points.size(); i++)
493
494
             if (_points.at(i).is_PO() || _points.at(i).is_PI())
495
                 continue:
496
             const int gate_number = _points.at(i).gate_number();
497
             const int number_of_options = _library->
498
                 number_of_options(_options.at(gate_number).
                 _footprint_index);
             option (gate number, number of options -1);
499
        }
500
```

```
501
502
    void Timing Analysis:: update slacks (const int
503
        timing point index)
504
        Timing_Point & timing_point = _points.at(
505
             timing_point_index);
        Timing_Net & net = timing_point.net();
506
507
        Transitions < double > required_time = numeric_limits <
508
             Transitions < double > :: max();
509
         if( timing_point.is_PI_input() || timing_point.
             is reg input() ) // doesn't matter
             return:
511
         if ( timing_point.is_input_pin() )
512
             required time = (timing point.arc().to().
513
                 required_time() - timing_point.arc().delay()).
                 getReversed();
         else if (timing point.is PO())
514
             required_time = _target_delay;
515
         else if( timing_point.is_output_pin() || timing_point.
516
             is PI())
517
518
             for (size t i = 0; i < net.fanouts size(); i++)
519
                 const Transitions < double > interconnect delay =
520
                     net.to(i).arrival_time() - timing_point.
                      arrival_time();
                 required time = min(required time, net.to(i).
521
                     required_time() - interconnect_delay);
522
             slew violations += max(numeric limits < Transitions <
523
                 double > :: zero(), timing point.slew() -
                 max transition);
        }
524
525
526
         if (timing point.update slack (required time).getMin() < 0
             && timing_point.is_PO())
527
             total violating POs++;
528
             _total_negative_slack -= timing_point.slack();
529
        }
530
531
532
533
    void Timing Analysis:: update timing (const int
534
        timing point index)
535
        Timing_Point & timing_point = _points.at(
536
             timing point index);
537
```

```
if(timing_point.is_input_pin() || timing_point.
538
             is_PI_input() || timing_point.is_reg_input())
539
         {
             Timing Point & output_pin = timing_point.arc().to();
             assert (output_pin.gate_number() == timing_point.
                 gate_number());
             Timing_Arc & timing_arc = timing_point.arc();
542
             assert(timing_arc.gate_number() == timing_point.
543
                 gate number());
             Timing_Net & output_net = output_pin.net();
544
             const bool is_the_first_input_pin_of_a_gate = !
545
                  dirty.at(output pin.gate number());
             const LibertyCellInfo & cell_info =
                 liberty cell info(timing point.gate number());
547
             if ( is_the_first_input_pin_of_a_gate )
548
549
                 assert (output_pin.gate_number() < _dirty.size())
                  _dirty[output_pin.gate_number()] = true;
551
                 output_pin.clear_timing_info();
552
                 output net.wire delay model()->clear();
553
             }
554
555
             const Transitions < double > ceff by this timing arc =
556
                 output_net.wire_delay_model()->simulate(
                 cell info, timing arc.arc number(), timing point
                 .slew(), timing_point.is_PI_input());
             output_pin.ceff(max(output_pin.ceff()),
557
                 ceff by this timing arc));
558
                            if (_max_ceff.find(output_pin.name())
559
                 == max ceff.end())
                                 _{\text{max\_ceff}}[\text{output\_pin.name}()] =
560
                 ceff by this timing arc;
                            else
561
                                 \max_{\text{ceff}} [\text{output\_pin.name}()] = \max
562
                 ( max ceff.at(output pin.name()),
                 ceff_by_this_timing_arc);
                            if ( min ceff. find (output pin.name())
563
                 == min ceff.end())
                                 _min_ceff[output_pin.name()] =
564
                 ceff by this timing arc;
                            else
565
                                 _min_ceff[output_pin.name()] = max
566
                 (_min_ceff.at(output_pin.name()),
                 ceff by this timing arc);
567
             const Transitions < double >
568
                 current_arc_delay_at_output_pin =
                 calculate timing arc delay (timing arc,
                 timing_point.slew(), ceff_by_this_timing_arc);
```

```
const Transitions < double >
569
                 current_arc_slew_at_output_pin = output_net.
                 wire delay model()->root slew(timing arc.
                 arc number());
570
            timing_arc.delay(current_arc_delay_at_output_pin);
571
            timing_arc.slew(current_arc_slew_at_output_pin);
572
573
            // SETTING OUTPUT SLEW AND ARRIVAL TIME
574
            const Transitions < double > max_arrival_time = max(
575
                 output_pin.arrival_time(), timing_point.
                 arrival_time().getReversed() + timing arc.delav
                 ());
            const Transitions < double > max slew = max(output pin.
576
                 slew(), timing_arc.slew());
577
            output pin.arrival time(max arrival time); //
578
                 NEGATIVE UNATE
            output pin.slew(max slew);
579
580
                            assert (output pin.arrival time().
581
                 getRise() >= timing point.arrival time().getFall
                 () + timing_arc.delay().getRise());
                            assert (output_pin.arrival_time().
582
                 getFall() >= timing point.arrival time().getRise
                 () + timing_arc.delay().getFall());
583
                            assert (output pin.slew().getRise() >=
584
                 timing_arc.slew().getRise());
                            assert (output pin.slew().getFall() >=
                 timing_arc.slew().getFall());
586
            // SETTING OUTPUT PIN VIOLATIONS
587
             if ( is_the_first_input_pin_of_a_gate )
589
                 const LibertyCellInfo & cell info =
590
                     liberty_cell_info(output_pin.gate_number());
591
                 capacitance violations += max(numeric limits <
                     Transitions < double > >::zero(), (
                     ceff by this timing arc - cell info.pins.
                     front().maxCapacitance));
            }
592
593
594
        else if (timing_point.is_output_pin() || timing_point.
595
            is_PI())
        {
596
                            timing point.ceff( max ceff.at(
597
                 timing point.name());
            Timing_Net & output_net = timing_point.net();
598
599
            for (size_t i = 0; i < output_net.fanouts_size(); i
600
```

```
++)
601
                 Timing Point & fanout timing point = output net.
602
                     to(i);
603
                 int fanout number = &fanout timing point - &
604
                     _points.front();
605
                 fanout timing point.arrival time(timing point.
606
                     arrival_time() + output_net.wire_delay_model
                     ()->delay_at_fanout_node(fanout_timing_point
                     .name()));
                 fanout_timing_point.slew(output_net.
607
                     wire delay model()->slew at fanout node(
                     fanout_timing_point.name()));
608
609
                                     assert (fanout_timing_point.
610
                     arrival time().getRise() >= timing point.
                     arrival time().getRise());
                                     assert (fanout timing point.
611
                     arrival time().getFall() >= timing point.
                     arrival_time().getFall());
                                     assert (fanout_timing_point.
612
                     slew().getRise() >= timing point.slew().
                     getRise());
                                     assert (fanout timing point.
613
                     slew().getFall() >= timing point.slew().
                     getFall());
             }
614
        }
615
        else if (timing_point.is_PO())
616
617
             _critical_path = max(_critical_path, timing_point.
618
                 arrival time());
        }
619
620
621
622
    const Transitions < double > Timing Analysis ::
623
        calculate timing arc delay (const Timing Arc & timing arc
         const Transitions < double > transition, const
        Transitions < double > ceff)
624
        const LibertyCellInfo & cellInfo = liberty_cell_info(
625
             timing_arc.gate_number());
        const LibertyLookupTable & fallLUT = cellInfo.timingArcs
626
             .at(timing_arc.arc_number()).fallDelay;
        const LibertyLookupTable & riseLUT = cellInfo.timingArcs
627
             . at (timing_arc.arc_number()).riseDelay;
        return interpolator -> interpolate (riseLUT, fallLUT, ceff
628
             , transition, cellInfo.isSequential ? NON_UNATE :
```

```
NEGATIVE UNATE, timing arc.from()->is PI input());
629
630
    const Liberty CellInfo & Timing Analysis:: liberty cell info (
631
         const int gate_index) const
632
         return _library->getCellInfo(_options.at(gate_index).
633
             _footprint_index, _options.at(gate index).
             option index);
634
635
    void Timing Analysis::print info()
636
         // for (size t i = 0; i < nodes. size(); i++)
638
         // {
639
             Node & node = nodes.at(i);
640
             const bool primaryOutput = !(nodesOptions[i].
             footprintIndex);
             const LibertyCellInfo & cellInfo = library ->
642
             getCellInfo(nodesOptions[i].footprintIndex,
             nodesOptions[i].optionIndex);
             if (primaryOutput | | (node.sequential && !node.
643
             inputDriver)) // PRIMARY OUTPUT
644
               TimingPoint & o = node.timingPoints.front();
645
               cout << "PO "<< o.name << " " << o.slack <<
646
              o.slew << " " << o.arrivalTime << endl;
647
             else
648
649
               TimingPoint & o = node.timingPoints.back();
650
               if (!node.sequential | | (node.sequential && node.
651
             inputDriver))
                  cout << node.name << endl;</pre>
653
                  \texttt{cout} \ << \ "-- \ "<< \ \texttt{o.name} \ << \ " \ \ \texttt{net} \ " \ << \ \texttt{o.net}->
654
             netName << " " << o.slack << " " << o.slew << " " <<
              o.arrivalTime << endl;
655
               if (!node.inputDriver)
656
657
                  for (size_t j = 0; j < nodes.at(i).timingPoints.
658
             size() -1 ; j++)
659
                    TimingPoint & tp = nodes.at(i).timingPoints.at
660
             (j);
                    cout <<"-- "<< tp.name << " net " << tp.net->
661
             netName << tp.slack << " " << tp.slew << " " << tp.
             arrivalTime << endl;
662
663
               }
664
```

665 666

667 668

669

670

671

672

673

674

675

676

677

678 679 680

681

682

684

685

686

687 688 689

690 691

692 693

694

695 696

697

698

699

700 701

702 703 704

705

```
// }
// printCircuitInfo();
GRAPH INFO
   printf("| %u Timing Points\n", unsigned(_points.size()))
printf("| %u Timing Arcs\n", unsigned(_arcs.size()));
printf(" | %u Timing Nets\n", unsigned(_nets.size()));
printf("
   n \setminus n \setminus n");
TIMING INFO
   printf(">>>> Timing Points Infos (pins)\n");
queue<int> ports;
queue<int> sequentials;
        cout << "Ceff" << endl;
        for (size t i = 0; i < points. size(); i++)
           if ( points.at(i).is PI() || points.at(i).
   is_output_pin())
               cout << "ceff" << points.at(i).name
   () << " = " << points.at(i).ceff() << endl;
        cout << "##" << endl;
queue<int> pins;
for(size\_t i = 0 ; i < \_points.size(); i++)
   const Timing_Point & tp = _points.at(i);
   const Liberty CellInfo & cellInfo = liberty cell info
      (tp.gate_number());
   if (tp.is PI() && cellInfo.isSequential)
      // cout << tp.name << " PI and sequential" <<
          endl;
      sequentials.push(i);
      continue:
   }
   if (tp.is input pin())
      pins.push(i);
```

```
continue;
706
707
708
                 tp.is_output_pin() || (tp.is_PO() && cellInfo.
709
                 isSequential))
710
                 printf("\%s \%f \%f \%f \%f \%f \%f \land n", tp.name().c\_str
711
                      (), tp.slack().getRise(), tp.slack().getFall
                      (), tp.slew().getRise(), tp.slew().getFall()
                      , tp.arrival_time().getRise(), tp.
                      arrival_time().getFall());
                 while (!pins.empty())
712
                      const Timing Point & iPin = points.at(pins.
714
                          front());
                      pins.pop();
715
                      printf("%s %f %f %f %f %f %f\n", iPin.name()
716
                          .c_str(), iPin.slack().getRise(), iPin.
                          slack().getFall(), iPin.slew().getRise()
                          , iPin.slew().getFall(), iPin.
                          arrival_time().getRise(), iPin.
                          arrival time().getFall());
717
             }
718
719
720
             if (!cellInfo.isSequential && (tp.is PI() || tp.
721
                 is PO())
                 ports.push(i);
722
723
             if (tp.is_PO() && cellInfo.isSequential)
724
725
                 const int reg = sequentials.front();
726
727
                 sequentials.pop();
                 const Timing_Point & regTp = _points.at(reg);
728
                 printf("%s %f %f %f %f %f %f\n", regTp.name().
729
                     c_str(), regTp.slack().getRise(), regTp.
                      slack().getFall(), regTp.slew().getRise(),
                     regTp.slew().getFall(), regTp.arrival_time()
                      .getRise(), regTp.arrival time().getFall());
             }
730
731
732
         printf("\n>>>> Timing Points Infos (ports)\n");
733
         while (!ports.empty())
734
735
             const int tp_index = ports.front();
736
             ports.pop();
737
             const Timing_Point & tp = _points.at(tp_index);
738
             printf("\%s~\%f~\%f~\%f~\%f\ \ \ \ \ \ \ tp.name().c\_str()~,~tp.
739
                 slack().getRise(), tp.slack().getFall(), tp.slew
                 ().getRise(), tp.slew().getFall());
```

```
}
740
741
        printf("
742
            n \setminus n \setminus n");
743
744
745
    void Timing Analysis::print circuit info()
746
747
        748
            TIMING INFO
            cout << " | Critical Path Values = " << _critical_path <<
749
             " / " << _target_delay << endl;
        cout << \ " \ | \ Slew \ Violations = \ " << \ \_slew\_violations <<
750
            endl:
        cout << " | Capacitance Violations = " <<
751
            _capacitance_violations << endl;
        cout << " | Total Negative Slack = " <<
752
             _total_negative_slack << endl;
        printf("
753
            n \setminus n \setminus n");
754
755
    void Timing Analysis::report timing()
756
757
        stack<int> current_gate;
758
759
760
        bool done = false;
761
        int previous gate = -1;
762
763
        int i = 0;
764
        int k = 0;
765
        do {
766
767
             if (! points.at(i).is input pin())
                 i++;
769
                 continue:
770
771
772
             current_gate.push(_points.at(i).gate_number());
773
             if (previous_gate != current_gate.top())
774
             {
775
                 cout << endl;
776
                 cout << "timing info for cell '"<< current_gate.</pre>
777
                     top() <<"'," << endl;
                 cout <<
778
                     " << endl;
```

```
779
             cout << endl;
780
             cout << "from pin\tto pin\tarc rise\tarc fall\tsense</pre>
781
                  " << endl:
             previous_gate = current_gate.top();
782
783
             k = 1;
784
             while (_points.at(i+k).gate_number() == previous_gate
785
786
                 Timing_Point & timing_point = \_points.at(i+k-1);
787
                 Timing Arc & arc = timing point.arc();
788
                 Timing_Point & to_pin = arc.to();
                 cout << timing_point.name() << " \ t " << to_pin.
790
                      name() << "\t "<<arc.delay().getRise()<<"\t"
                      << arc.delay().getFall() << endl;</pre>
                 k++:
792
             cout << endl;</pre>
793
794
             k = 1;
795
             while (points.at(i+k).gate number() = previous gate
796
                 )
797
                 cout << "from pin\tslack r\tslack f\tarrival r\
798
                      tarrival_f\ttrans_r\ttrans_f" << endl;
                 Timing Point & timing point = points.at(i+k-1);
799
                 cout << timing_point.name() << "\t" <<</pre>
800
                      timing_point.slack().getRise() << "\t"<<
                      timing point.slack().getFall()<<"\t" <<
                      timing_point.arrival_time().getRise() << "\t
                      " << timing_point.arrival_time().getFall()
                      << "\t" << timing point.slew().getRise() <<</pre>
                      "\t" << timing_point.slew().getFall() <<
                      endl;
                 cout << endl;
801
                 k++;
802
             }
803
805
             cout << "to_pin\tslack_r\tslack_f" << endl;</pre>
806
             Timing_Point & timing_point = _points.at(i+k);
807
             cout << timing point.name() << "\t" << timing point.
                 slack().getRise() << "\t"<< timing_point.slack()</pre>
                  . getFall() << " \ t " << endl;
809
             i += k;
810
811
812
         } while(i < _points.size());</pre>
813
814
815
```

```
816
    void Timing_Analysis::print_effective_capacitances()
817
818
                    cout << "-- Effective Capacitances" << endl;
819
                    for (vector < Timing_Point > :: iterator it =
820
             _points.begin(); it != _points.end(); it++)
821
                        const Timing_Point & tp = (*it);
822
                        if ( max ceff. find (tp.name()) != max ceff.
823
             end())
                            cout << tp.name() << " " << tp.ceff().
824
             getRise() << " " << tp.ceff().getFall() << endl;</pre>
                    cout << "--" << endl;
826
827
828
    set <int > Timing Analysis::timing points in longest path()
829
830
         int max_path_PO = _first_PO_index;
831
832
         for(int i = _first_PO_index + 1; i < _points.size(); i
833
             ++)
         {
834
             const Timing_Point & tp = _points.at(i);
835
             if (tp.logic_level() > _points.at (max_path_PO).
836
                  logic_level())
                 \max \text{ path } PO = i;
837
838
               cout << "longest path size = " << _points.at(</pre>
839
             max path PO).logic level() << endl;
840
         int current = max_path_PO;
841
         stack<int> path;
842
         set < int > longest_path;
843
         while (!_points.at(current).is_PI())
844
845
             path.push(current);
846
847
             longest path.insert(current);
             const Timing_Point & tp = _points.at(current);
             if (tp.is PO() || tp.is input pin())
849
             {
850
                  const int input_index = tp.net().from() - &
851
                      points [0];
                  current = input_index;
852
              else if (tp.is_output_pin())
853
854
                  int input index = current - 1;
855
                  int max size input = input index;
856
                  input index --;
857
                  while (_points.at(input_index).gate_number() ==
858
                      tp.gate number())
859
```

```
if ( points.at (input index).logic level() >
860
                           _points.at(max_size_input).logic_level()
                           max size input = input index;
861
                       input_index --;
862
863
                  current = max_size_input;
864
865
              else
866
                  assert (false);
867
868
         path.push(current);
869
         longest_path.insert(current);
871
872
                while (!path.empty())
873
874
                    const int index = path.top();
                    path.pop();
876
877
                    const Timing_Point & tp = _points.at(index);
878
                    cout << tp.name();
879
                    if (tp. is_PI())
880
                         cout << " PI";
881
                    else if (tp.is PO())
882
                         cout << " PO";
884
                    if (!path.empty())
885
                         cout << " -> ";
886
887
                    else
                         cout << ";";
889
                cout << endl;
890
891
         return longest_path;
892
893
    set <int > Timing_Analysis::timing_points_in_critical_path()
894
895
         int max_path_PO = _first_PO_index;
897
         for(int i = _first_PO_index + 1; i < _points.size(); i</pre>
898
         {
899
             const Timing_Point & tp = _points.at(i);
900
              if (tp.arrival_time().getMax() > _points.at(
901
                  max_path_PO).arrival_time().getMax())
                  \max \text{ path } PO = i;
902
903
         int current = max path PO;
904
         set < int > critical_path;
905
906
         stack<int> path;
         while (!_points.at(current).is_PI())
907
```

```
{
908
              critical_path.insert(current);
909
910
              path.push(current);
              const Timing Point & tp = points.at(current);
911
              if(tp.is_PO() || tp.is_input_pin())
912
913
                  const int input_index = tp.net().from() - &
914
                       _points[0];
                  current = input index;
915
               else if(tp.is_output_pin())
916
917
                  int input index = current - 1;
918
                  int max_size_input = input_index;
                  input index --;
920
                  while (_points.at (input_index).gate_number() ==
921
                       tp.gate_number())
922
                       if (_points.at(input_index).arrival_time().
923
                            getMax() > _points.at(max_size_input).
                            arrival time().getMax())
                            max_size_input = input_index;
924
                       input index --;
925
926
                  current = max_size_input;
927
928
              }
              else
929
                  assert (false);
930
931
         critical_path.insert(current);
932
         path.push(current);
933
934
935
                \operatorname{cout} << \operatorname{"critical path} (" << \operatorname{\_critical path} << ")
936
              size = " << critical_path.size() << endl;</pre>
                while (!path.empty())
937
938
                     const int index = path.top();
939
940
                     path.pop();
                     const Timing Point & tp = points.at(index);
942
                     cout << tp.name();
943
                     if(tp.is_PI())
944
                         cout << " PI";
945
                     else if (tp.is_PO())
946
                         cout << " PO";
947
948
                     if (!path.emptv())
949
                         cout << " -> ";
950
                     else
951
                         cout << ";";
952
953
                cout << endl;
954
```

```
return critical_path;
955
956
957
    bool Timing Analysis:: has timing violations()
958
959
        return total negative slack.getFall() != 0.0f ||
960
             _total_negative_slack.getRise() != 0.0f;
961
962
    pair < pair < int , int >, pair < Transitions < double >, Transitions <
963
        double >> Timing Analysis::check ceffs (double
        precision)
964
        const string ceff file = Traits::ispd contest root + "/"
965
             + Traits::ispd_contest_benchmark + "/" + Traits::
             ispd_contest_benchmark + ".ceff";
         fstream in:
966
         in.open(ceff_file.c_str(), fstream::in);
967
968
        string pin name;
969
         double rise, fall;
970
        Transitions < double > ceff;
971
972
         int first_point_index = numeric_limits<int >::max();
973
974
        int first logic level = numeric limits<int>::max();
        Transitions < double > tool_ceff , pt_ceff;
976
        while (!in.eof())
977
978
             in >> pin name;
979
             in >> rise;
980
             in >> fall;
981
             ceff.set(rise, fall);
982
             size t slash position = pin name. find first of('/');
984
             if (slash position != string::npos)
985
986
987
                 pin name.replace(slash position, 1, ":");
                 assert (_pin_name_to_timing_point_index.find(
                     pin name) != pin name to timing point index
                      . end());
                 const Timing_Point & tp = _points.at(
989
                      pin name to timing point index.at(pin name)
                      );
aan
                 Transitions < double > ceff error;
991
                 ceff error = abs(tp.ceff() - ceff) / max(abs(tp.
                      ceff()), abs(ceff));
                                     if(tp.name() = "g2412 u1:o")
993
                                         cout << "g2412_u1:o ceff "
994
                      << tp.ceff() << " pt ceff " << ceff << endl
```

995

996

998

999 1000

1001

1002

1003

1004

1005

1006

1007

1008 1009

1010 1011

1012

1013 1014 1015

1016

1017 1018

1019

1020

1021

1022 1023

1024 1025

1026

1027

1028

1029

1030 1031 1032

1033

```
if (ceff_error.getMax() >= precision)
                cout << "pin " << pin name << " ceff " << tp
                    .ceff() << " pt ceff " << ceff << " CEFF
                     ERROR > " << precision *100 << "% = " <<
                     ceff_error << endl;
                if(tp.logic_level() < first_logic_level)</pre>
                    first\_point\_index = &tp - &\_points.at(0)
                    cout << "new first logic level " << tp.
                         logic_level() << "(old = " <<
                         first logic level << ")" << endl;
                     first_logic_level = tp.logic_level();
                    tool ceff = tp.ceff();
                    pt\_ceff = ceff;
                }
            }
        }
    return make_pair(make_pair(first_point_index,
        first_logic_level), make_pair(tool_ceff, pt_ceff));
// PRIMETIME CALLING
bool Timing Analysis::validate with prime time()
    const string timing_file = Traits::ispd_contest_root + "
        /" + Traits::ispd contest benchmark + "/" + Traits::
        ispd contest_benchmark + ".timing";
    get sizes vector();
    const unsigned pollingTime = 1;
              cout << "Running timing analysis" << endl;
    TimerInterface :: Status s = TimerInterface ::
        runTimingAnalysisBlocking(_sizes, Traits::
        ispd contest root, Traits::ispd contest benchmark,
        pollingTime);
         if(s != 2)
              cout << "Timing analysis finished with status:
         " << s << endl;
    return check timing file (timing file);
void Timing_Analysis::call_prime_time()
```

```
1034
         const string timing_file = Traits::ispd_contest_root +
1035
             /" + Traits::ispd_contest_benchmark + "/" + Traits::
             ispd contest benchmark + ".timing";
1036
         get_sizes_vector();
1037
1038
         initialize_timing_data();
1039
         const unsigned pollingTime = 1;
1040
1041
         cout << "Running timing analysis" << endl;
1042
1043
         TimerInterface::Status s = TimerInterface::
1044
             runTimingAnalysisBlocking ( sizes,
                                                   Traits::
             ispd_contest_root, Traits::ispd_contest_benchmark,
             pollingTime);
1045
         cout << "Timing analysis finished with status: " << s <<
              endl;
1046
         cout << "Reading Timing Information" << endl;</pre>
1047
         Prime_Time_Output_Parser prime_time_parser;
1048
         const Prime Time Output Parser::Prime Time Output
1049
             prime_time_output = prime_time_parser.
             parse_prime_time_output_file(timing_file);
1050
         cout << "Setting Timing Information" << endl;</pre>
1051
1052
         for(size_t i = 0; i < prime_time_output.pins_size(); i</pre>
1053
             ++)
1054
             const Prime_Time_Output_Parser::Pin_Timing
1055
                  pin_timing = prime_time_output.pin(i);
             Timing Point & timing point = points.at(
1056
                  _pin_name_to_timing_point_index.at(pin_timing.
                  pin name));
             timing point.slack(pin timing.slack);
1057
             timing_point.slew(pin_timing.slew);
1058
1059
             timing point.arrival time(pin timing.arrival time);
1060
              if (timing point.is PO() /* pode ser o pino d de um
1061
                  registrador */)
1062
                  critical path = max(critical path,
1063
                      timing_point.arrival_time());
                  if (timing_point.slack().getMin() < 0)
1064
1065
                      _total_negative_slack -= timing_point.slack
1066
                           ();
                      total violating POs++;
1067
1068
             }
1069
1070
```

```
}
1071
1072
         for (size t i = 0; i < prime time output.ports size(); i
1073
              ++)
         {
1074
              const Prime_Time_Output_Parser::Port_Timing
1075
                  port_timing = prime_time_output.port(i);
              Timing_Point & timing_point = _points.at(
1076
                  pin name to timing point index.at(port timing.
                  port_name));
1077
              timing point.slack(port timing.slack);
1078
              timing_point.slew(port_timing.slew);
1079
              timing point.arrival time(port timing.arrival window
1080
                  );
1081
                             cout << "port timing " << timing point
1082
                   << endl:
1083
              if (timing point. is PO())
1084
1085
                  timing point.arrival time (target delay -
1086
                       timing_point.slack());
                  _critical_path = max(_critical_path,
1087
                       target delay - timing point.slack());
                  if (timing_point.slack().getMin() < 0)</pre>
1088
1089
                       total negative slack -= timing point.slack
1090
                       total violating POs++;
1091
                  }
1092
             }
1093
         }
1094
1095
1096
1097
     void Timing_Analysis::write_sizes_file(const string filename
1098
1099
         get sizes vector();
1100
         fstream out:
1101
         out.open(filename.c_str(), fstream::out);
1102
1103
         for (size t i = 0; i < sizes.size(); i++)
1104
              out << _sizes.at(i).first << "\t" << _sizes.at(i).
1105
                  second:
              if(i < \_sizes.size() - 1)
1106
                  out << endl;
1107
1108
         out.close();
1109
1110
1111
```

```
1112 | void Timing Analysis:: write timing file (const std:: string
         filename)
1113
1114
         queue<int> ports;
1115
         queue<int> sequentials;
1116
         queue<int> pins;
1117
1118
1119
         fstream out;
         out.open(filename.c_str(), fstream::out);
1120
         out << "# pin timing" << endl;
1121
1122
1123
         for(size\_t i = 0 ; i < \_points.size(); i++)
1124
1125
              const Timing_Point & tp = _points.at(i);
1126
              const Liberty CellInfo & cellInfo = liberty cell info
1127
                  (tp.gate_number());
1128
              if (tp.is PI() && cellInfo.isSequential)
1129
1130
                  sequentials.push(i);
1131
                  continue;
1132
1133
1134
              if (tp.is_input_pin() )
1135
1136
1137
                  pins.push(i);
1138
                  continue;
1139
              }
1140
1141
              if (tp.is output pin() | (tp.is PO() && cellInfo.
1142
                  isSequential))
              {
1143
                  out << tp.name() << " " << tp.slack().getRise()
1144
                       << " " << tp.slack().getFall() << " " << tp</pre>
                       .slew().getRise() << " " << tp.slew().
                       getFall() << " " << tp.arrival_time().
                       getRise() << " " << tp.arrival time().
                       getFall() << endl;
                  while (!pins.empty())
1145
1146
                       const Timing_Point & iPin = _points.at(pins.
1147
                           front());
1148
                       pins.pop();
                      out << iPin.name() << " " << iPin.slack().
1149
                           getRise() << " " << iPin.slack().getFall
                           () << " " << iPin.slew().getRise() << "
                             << iPin.slew().getFall() << " " <<</pre>
                           iPin.arrival_time().getRise() << " " <<
                           iPin.arrival_time().getFall() << endl;
```

```
}
1150
1151
1152
1153
              if (!cellInfo.isSequential && (tp.is_PI() || tp.
1154
                  is PO())
                  ports.push(i);
1155
1156
              if (tp.is PO() && cellInfo.isSequential)
1157
1158
                  const int reg = sequentials.front();
1159
                  sequentials.pop();
1160
                  const Timing_Point & regTp = _points.at(reg);
1161
                  out << regTp.name() << " " << regTp.slack().
1162
                      getRise() << " " << regTp.slack().getFall()</pre>
                      << " " << regTp.slew().getRise() << " " <<
                      regTp.slew().getFall() << " " << regTp.
                      arrival_time().getRise() << " " << regTp.
                      arrival_time().getFall() << endl;
1163
             }
         }
1164
1165
         out << "# port timing" << endl;
1166
1167
         while (! ports.empty())
1168
1169
             const int tp index = ports.front();
1170
              ports.pop();
1171
              const Timing_Point & tp = _points.at(tp_index);
1172
              out << tp.name() << " " << tp.slack().getRise() <<
1173
                  " " << tp.slack().getFall() << " " << tp.slew().
                  getRise() << " " << tp.slew().getFall() << endl;
         }
1174
1175
         out.close();
1176
1177
1178
1179
     double Timing Analysis::pin capacitance(const int
         timing_point_index) const
1180
         const LibertyCellInfo & opt = liberty_cell_info(_points.
1181
              at(timing_point_index).gate_number());
         const Timing Point & timing point = points.at(
1182
              timing_point_index);
         if ( timing_point.is_input_pin() || timing_point.
1183
             is_PI_input() || timing_point.is_reg_input() )
1184
             const int pin_number = _points.at(timing_point_index
1185
                  ).arc().arc number();
             return opt.pins.at(pin_number+1).capacitance;
1186
1187
         else if ( _points.at(timing_point_index).is_PO() )
1188
```

```
1189
              if (opt. is Sequential)
1190
                  return opt.pins.at(2).capacitance;
1191
              return PO loads.at(timing point index);
1192
1193
         assert (false);
1194
         return -1;
1195
1196
1197
     const Option & Timing_Analysis::option(const int gate_number
1198
1199
         return __options.at(gate__number);
1200
1201
1202
1203
     size_t Timing_Analysis::number_of_options(const int
         gate index)
1204
1205
         return _library -> number_of_options (_options . at (
             gate index). footprint index);
1206
1207
     void Timing_Analysis::get_sizes_vector()
1208
1209
1210
         vector<pair<int, string> >::iterator verilog iterator =
              _verilog.begin();
         vector<pair<string, string> >::iterator sizes iterator =
1211
               _sizes.begin();
         for(; verilog_iterator != _verilog.end() &&
1212
              sizes iterator != sizes.end(); verilog iterator++,
              sizes_iterator++)
         {
1213
              const pair<int, string> & cell = (*verilog iterator)
1214
              const Liberty CellInfo & opt = liberty cell info (cell
1215
                  . first):
              const pair<string , string > new_item(cell.second , opt
1216
                  . name);
              (*sizes_iterator) = new_item;
1217
1218
         }
1219
1220
     bool Timing Analysis::check timing file(const string
1221
         timing_file)
1222
         Prime Time Output Parser prime time parser;
1223
         const Prime Time Output Parser:: Prime Time Output
1224
              prime time output = prime time parser.
              parse prime time output file(timing file);
1225
1226
         fstream out;
         string file = timing_file + ".err";
1227
```

```
out.open(file.c str(), fstream::out);
1228
1229
         Transitions < double > average pin slack error =
1230
              numeric limits<Transitions<double> >::zero();
         Transitions < double > average pin slew error =
1231
              numeric_limits<Transitions<double> >::zero();
         Transitions < double > average_pin_arrival_time_error =
1232
              numeric limits < Transitions < double > >:: zero();
1233
         Transitions < double > average_port_slack_error =
1234
              numeric_limits<Transitions<double> >::zero();
         Transitions < double > average port slew error =
1235
              numeric_limits<Transitions<double> >::zero();
1236
         Transitions < double > max_slack_error = numeric_limits <
1237
              Transitions < double > >:: min();
         Transitions < double > max slew error = numeric limits <
1238
              Transitions < double > :: min();
         Transitions < double > max_arrival_time_error =
1239
              numeric limits < Transitions < double > >::min();
1240
         Transitions < double > min slack error = numeric limits <
1241
              Transitions < double > :: max();
         Transitions < double > min_slew_error = numeric_limits <
1242
              Transitions < double > >:: max();
         Transitions < double > min_arrival_time_error =
1243
              numeric limits<Transitions<double> >::max();
1244
         Transitions < int > worst_pin_index(-1, -1);
1245
1246
         Transitions < double > critical_path = numeric_limits <
1247
              Transitions < double > :: min();
1248
1249
         for(size_t i = 0; i < prime_time_output.pins_size(); i</pre>
             ++)
         {
1250
              const Prime_Time_Output_Parser::Pin_Timing
1251
                  pin timing = prime time output.pin(i);
              const Timing_Point & timing_point = _points.at(
1252
                  pin name to timing point index.at(pin timing.
                  pin_name));
1253
              Transitions < double > pin slack error = (timing point.
1254
                  slack()/pin\_timing.slack) -1;
              Transitions < double > pin_slew_error = (timing_point.
1255
                  slew()/pin\_timing.slew) -1;
              Transitions < double > pin_arrival_time_error = (
1256
                  timing_point.arrival_time()/pin_timing.
                  arrival time) -1;
1257
              if (timing point. is output pin() || timing point.
1258
                  is PO())
```

```
out << timing point.logic level() << "\t" <<
1259
                      pin_arrival_time_error.getMax() << endl;</pre>
1260
              if (timing point. is PO())
1261
                  critical_path = max(critical_path, pin_timing.
1262
                      arrival time);
1263
              if (pin arrival time error getRise() >
1264
                  max arrival time error.getRise())
                  worst_pin_index.set(i, worst_pin_index.getFall()
1265
                      );
1266
              if (pin_arrival_time_error.getFall() >
1267
                  max arrival time error.getFall())
                  worst_pin_index.set(worst_pin_index.getRise(), i
1268
                      );
1269
             max_slack_error = max(max_slack_error,
1270
                  pin_slack_error);
             max slew error = max(max slew error, pin slew error)
1271
             max arrival time error = max(max arrival time error,
1272
                   pin_arrival_time_error);
1273
1274
             min slack error = min(min slack error,
                  pin_slack_error);
             min slew error = min(min slew error, pin slew error)
1275
             min_arrival_time_error = min(min_arrival_time_error,
1276
                   pin arrival time error);
1277
             average_pin_slack_error += pin_slack_error;
1278
1279
             average pin slew error += pin slew error;
             average_pin_arrival_time_error +=
1280
                  pin_arrival_time_error;
         }
1281
1282
1283
         average pin slack error /= prime time output.pins size()
         average pin slew error /= prime time output.pins size();
1284
         average_pin_arrival_time_error /= prime_time_output.
1285
             pins_size();
1286
         for(size_t i = 0; i < prime_time_output.ports_size(); i</pre>
1287
             ++)
1288
             const Prime Time Output Parser::Port Timing
1289
                  port_timing = prime_time_output.port(i);
             const Timing_Point & timing_point = _points.at(
1290
                  __pin__name__to__timing__point__index.at(port__timing.
                  port name));
1291
```

1328

```
Transitions < double > port_slack_error = 1 -
1292
                  timing_point.slack() / port_timing.slack;
1293
              Transitions < double > port_slew_error = 1 -
                  timing_point.slew() / port_timing.slew;
1294
              if (timing point. is PO())
1295
1296
                  Transitions < double > arrival_time = _target_delay
1297
                       - port timing.slack;
                  Transitions < double > port_arrival_time_error = (
1298
                      timing_point.arrival_time() / arrival_time)
1299
                  critical path = max(critical path, arrival time)
1300
                  out << timing_point.logic_level() << "\t" <<
1301
                       port arrival time error.getMax() << endl;
              }
1302
1303
1304
              average_port_slack_error += port_slack_error;
              average_port_slew_error += port_slew_error;
1305
1306
              max_slack_error = max(max_slack_error,
1307
                  port_slack_error);
1308
              max slew error = max(max slew error, port slew error
                  );
1309
              min_slack_error = min(min_slack_error,
1310
                  port_slack_error);
              min slew error = min(min slew error, port slew error
1311
                  );
1312
         }
1313
1314
         out.close();
1315
1316
         average_port_slack_error /= prime_time_output.ports_size
1317
              ();
         average_port_slew_error /= prime_time_output.ports_size
1318
              ();
1319
         cout << "max slack error " << max_slack_error << endl;</pre>
1320
         cout << "max slew error " << max slew error << endl;</pre>
1321
         cout << "max arrival error " << max_arrival_time_error</pre>
1322
             << endl:
1323
         cout << "min slack error " << min_slack_error << endl;</pre>
1324
         cout << "min slew error " << min_slew_error << endl;</pre>
1325
         cout << "min arrival error " << min arrival time error
1326
             << endl:
1327
```

```
if (max arrival time error.getMax() > Traits::
1329
              STD THRESHOLD
                   || max slack error.getMax() > Traits::
1330
                       STD THRESHOLD
                      max_slew_error.getMax() > Traits::
1331
                       STD THRESHOLD)
              return false;
1332
1333
1334
          return true;
1335
1336
     int Option::footprint index() const
1337
1338
          return footprint index;
1339
1340
1341
1342
     int Option::option index() const
1343
          return _option_index;
1344
1345
1346
     bool Option::is dont touch() const
1347
1348
          return __dont__touch;
1349
1350
1351
     bool ita comparator::operator()(Timing Point *a,
1352
         Timing Point *b)
1353
          return a->logic level() < b->logic level();
1354
1355
1356
1357
```

Listing B.31 – timing analysis.cpp

```
#include "include/timing arc.h"
1
2
   namespace Timing Analysis
3
4
5
6
        std::ostream &operator << (std::ostream &out, const
            Timing_Arc &ta)
            return out << ta.from()->name() << " -> " << ta.to()</pre>
8
                 . name();
        }
9
10
        void Timing_Arc::clear()
11
12
            _delay = numeric_limits<Transitions<double> >::zero
13
                 ();
```

```
_slew = numeric_limits<Transitions<double> >::zero()
;
;
}
[15]
[16]
[17]
]
```

Listing B.32 – timing_arc.cpp

```
#include "include/timing_net.h"
1
2
3
   namespace Timing_Analysis
4
5
6
        const std::string Timing_Net::name() const
             return name;
9
10
11
        std::ostream & operator << (std::ostream &out, const
12
            Timing_Net &tn)
13
            out << tn._name;
14
             return out;
15
        }
16
17
18
```

Listing B.33 – timing net.cpp

```
#include "include/timing_point.h"
1
2
   namespace Timing_Analysis {
3
   Timing Point::Timing Point(std::string name, const size t
        gate_number, Timing_Point_Type type): _name(name), _net
        (0)\;,\;\; \_arc\,(0)\;,\;\; \_slack\,(0.0\,f\,,\;\; 0.0\,f)\;,\;\; \_slew\,(0.0\,f\,,\;\; 0.0\,f)\;,
        _arrival_time(0.0f, 0.0f), _gate_number(gate_number),
        _type(type), _logic_level(0)
6
             if (type == REGISTER_INPUT)
7
                 \_slew = Transitions < double > (80.0 f, 80.0 f);
9
10
        double Timing Point::load() const
12
             return _net->_wire_delay_model->lumped_capacitance()
13
        }
15
```

```
Transitions < double > Timing Point :: ceff() const
16
17
            return ceff;
18
20
        const Transitions < double > Timing_Point :: update_slack(
21
            const Transitions < double > required_time)
        {
22
            slack = required time - arrival time;
23
            return _slack;
24
25
26
        void Timing_Point::clear_timing_info()
28
            slack =
                     numeric_limits<Transitions<double> >::zero
29
                 ();
            slew = numeric limits<Transitions<double> >::zero()
30
            _arrival_time = numeric_limits<Transitions<double>
31
                 >::zero();
            _ceff = numeric_limits<Transitions<double> >::min();
32
        }
33
3/
        std::ostream & operator << (std::ostream &out, const
35
            Timing Point &tp)
            return out << tp._name << " slack " << tp._slack <<
37
                 " slew " << tp._slew << " arrival " << tp.
                arrival time;
        }
39
40
41
42
```

Listing B.34 – timing_point.cpp

```
#include "include/wire delay model.h"
  LinearLibertyLookupTableInterpolator WireDelayModel::
2
       interpolator;
  const Transitions <double > LumpedCapacitanceWireDelayModel::
4
       simulate (const Liberty CellInfo & cellInfo, const int
       input, const Transitions < double > slew, bool
       is input driver)
5
       Unateness unateness = NEGATIVE UNATE;
6
7
       if (cellInfo.isSequential)
           unateness = NON UNATE;
8
       _slew = WireDelayModel::interpolator.interpolate(
9
           cellInfo.timingArcs.at(input).riseTransition,
```

```
cellInfo.timingArcs.at(input).fallTransition,
            Transitions < double > (_lumped_capacitance,
            _lumped_capacitance), slew, unateness);
        delay = WireDelayModel::interpolator.interpolate(
10
            cellInfo.timingArcs.at(input).riseDelay, cellInfo.
            timingArcs.at(input).fallDelay, Transitions<double>(
            _lumped_capacitance, _lumped_capacitance), slew,
            unateness, is_input_driver);
        \max slew = \max(\max slew, slew);
11
        return Transitions < double > (_lumped_capacitance,
12
            lumped capacitance);
13
14
   // Any fanout node has the same delay and slew
15
   const Transitions < double > Lumped Capacitance Wire Delay Model ::
16
        delay_at_fanout_node(const string fanout_node_name)
        return numeric_limits<Transitions<double> >::zero();
17
18
   const Transitions < double > Lumped Capacitance Wire Delay Model ::
19
        slew_at_fanout_node(const string fanout_node_name) const
        return _max_slew;
20
21
22
   Transitions < double > Lumped Capacitance Wire Delay Model ::
23
        root delay (int arc number)
24
        return _delay;
26
   Transitions < double > Lumped Capacitance Wire Delay Model ::
28
        root slew(int arc number)
29
        return slew;
30
31
32
   void LumpedCapacitanceWireDelayModel::clear()
33
        // NÃfO FAZ NADA
35
        max slew = numeric limits<Transitions<double> >::min();
36
37
38
39
   RC_Tree_Wire_Delay_Model::RC_Tree_Wire_Delay_Model(const
40
        SpefNetISPD2013 & descriptor, const string rootNode,
        const size_t arcs_size, const bool dummyEdge) :
        WireDelayModel(descriptor.netLumpedCap, descriptor.
        total_resistance), _nodes(descriptor.nodesSize()),
        _nodes_names(descriptor.nodesSize()), _slews(arcs_size,
        vector < Transitions < double > > (descriptor.nodesSize())),
         delays (arcs size, vector < Transitions < double > > (
```

```
41
      if (dummyEdge)
42
        return;
44
      // criar um vetor de fanouts com referÃancia para os
45
          timing points de seus fanouts
46
      const int rootIndex = descriptor.getNodeIndex(rootNode);
47
      const SpefNetISPD2013:: Node & root = descriptor.getNode(
48
          rootIndex):
     queue<NodeAndResistor> q:
49
      vector<bool> added(descriptor.resistorsSize(), false);
        vector < bool > nodes added ( nodes.size (), false);
51
52
      for (unsigned i = 0; i < root.resistors.size(); i++)
53
        const int resistorIndex = root.resistors[i];
        const SpefNetISPD2013:: Resistor & resistor = descriptor.
56
            getResistor(resistorIndex);
       q.push(NodeAndResistor(resistor.getOtherNode(rootIndex),
57
             resistorIndex));
            nodes_added.at(resistor.getOtherNode(rootIndex)) =
58
            added.at(resistorIndex) = true;
59
60
      int neighbourhood;
61
        vector < int > topology(\_nodes.size(), -1);
62
      vector <int > reverse Topology (topology);
63
        _nodes[0].nodeCapacitance.set(root.capacitance, root.
65
            capacitance);
      topology[0] = rootIndex;
66
        _nodes_names[0] = rootNode;
      reverseTopology[rootIndex] = 0;
68
      int counter = 1:
69
70
71
      while (!q.empty())
        const int & n = q.front().nodeIndex;
        const int & r = q.front().resistorIndex;
74
       q.pop();
76
        const SpefNetISPD2013::Node & nDescriptor = descriptor.
            getNode(n);
        const SpefNetISPD2013::Resistor & rDescriptor =
78
            descriptor.getResistor(r);
79
            nodes names [counter] = nDescriptor.name;
80
            _nodes [counter].parent = reverseTopology[rDescriptor
81
                .getOtherNode(nDescriptor.nodeIndex)];
            nodes [counter]. nodeCapacitance.set(nDescriptor.
82
```

descriptor.nodesSize()))

```
capacitance, nDescriptor.capacitance);
             _nodes [ counter ] . resistance . set (rDescriptor . value ,
83
                 rDescriptor.value);
        topology [counter] = n;
        reverseTopology[n] = counter;
86
87
        neighbourhood = 0;
88
        for (unsigned i = 0; i < nDescriptor.resistors.size(); i
89
             ++)
        {
90
                    (!added.at(nDescriptor.resistors[i]))
91
92
             const SpefNetISPD2013:: Resistor & resistor =
93
                 descriptor.getResistor(nDescriptor.resistors[i])
                      if (!nodes added.at(resistor.getOtherNode(
                          nDescriptor.nodeIndex)))
                      {
95
                          q.push(NodeAndResistor(resistor.
96
                              getOtherNode(nDescriptor.nodeIndex),
                               nDescriptor.resistors[i]));
                          nodes_added.at(resistor.getOtherNode(
97
                              nDescriptor.nodeIndex)) = true;
98
             added[nDescriptor.resistors[i]] = true;
             neighbourhood++;
100
           }
101
        }
102
103
             _nodes [counter]. sink = (neighbourhood == 0);
104
105
             node name to node number[nDescriptor.name] =
106
                 counter;
107
        counter++;
108
      }
109
110
        IBM_update_downstream_capacitances();
        IBM initialize effective capacitances();
112
113
114
115
    const Transitions < double > Ceff_Elmore_Slew_Degradation_PURI
116
        :: simulate (const Liberty CellInfo & cellInfo, const int
        input, const Transitions < double > slew, bool
        is input driver)
117
        Transitions < double > ceff = run IBM algorithm (cellInfo,
118
             input, slew, is_input_driver);
           for (int i = 1; i < delays.at(input).size(); i++)
119
120
```

```
delays.at(input).at(i) *= log(2);
121
122
123
         return ceff;
124
125
126
    void RC_Tree_Wire_Delay_Model::IBM_update_slews(const
127
         Liberty CellInfo & cellInfo, const int input, const
         Transitions < double > slew, bool is input driver)
128
         nodes[0]. delay.set(0.0f, 0.0f);
129
130
         _delays.at(input).front() = _nodes[0].delay;
         \_slews.at(input).front() = \_nodes[0].slew;
132
133
         for (size_t i = 1; i < _nodes.size(); i++)</pre>
134
135
             Transitions < double > & t_0_to_1 = _nodes[i].delay;
136
             Transitions < double > & s_0 = _nodes [_nodes [i].parent
137
                 l. slew;
             Transitions < double > & r_1 = _nodes[i].resistance;
138
             Transitions < double > & ceff 1 = nodes [i].
139
                 effectiveCapacitance;
             Transitions < double > & s_1 = nodes[i].slew;
140
141
             t_0_{t_0} = \_nodes[\_nodes[i].parent].delay + r_1 *
142
                 ceff 1;
143
             const Transitions <double> x = r_1 * ceff_1 / s_0;
144
             s 1 = s 0 / (1 - x * (1 - \exp(-1/x)));
145
146
147
             delays.at(input).at(i) = t 0 to 1;
148
             \_slews.at(input).at(i) = s\_1;
150
151
152
153
    void RC_Tree_Wire_Delay_Model::
154
        IBM update effective capacitances()
155
         vector<bool> initialized (_nodes.size(), false);
156
         for (int j = nodes. size() - 1; j > 0; j--)
157
158
             RC_Tree_Wire_Delay_Model::Node & node_j = _nodes.at(
159
                 j);
             if (node_j.sink)
160
                 node j.effectiveCapacitance = node j.
161
                      nodeCapacitance;
162
             const Transitions < double > & c_tot_j = node_j.
163
                 totalCapacitance;
```

```
const Transitions < double > & ceff j = node j.
164
                 effectiveCapacitance;
             const Transitions < double > & r_j = node_j.resistance;
165
             const Transitions < double > & s i = nodes [node j.
166
                 parent].slew;
167
168
             const Transitions < double > x = 2 * r_j * ceff_j / s_i
169
             const Transitions <double> y = 1 - exp(-1/x);
170
171
172
             // x = 2 * r_j * ceff_j / s_i
             // y = 1 - e^{(-1/x)}
174
             // shielding_factor = 1-x*y
175
             const Transitions < double > shielding_factor = 1 - x *
176
                  у;
177
             assert(shielding_factor.getRise() > 0.0 f &&
178
                 shielding factor.getRise() < 1.0f);
             assert (shielding_factor.getFall() > 0.0 f &&
179
                 shielding factor.getFall() < 1.0f);
180
             if (!initialized.at(node_j.parent))
181
         {
182
                 _nodes.at(node_j.parent).effectiveCapacitance =
                      nodes.at(node j.parent).nodeCapacitance;
                  initialized.at(node_j.parent) = true;
184
        }
185
186
             _nodes.at(node_j.parent).effectiveCapacitance +=
187
                 shielding_factor * c_tot_j;
188
189
190
    void RC Tree Wire Delay Model::
191
        IBM_update_downstream_capacitances()
192
         for (size_t i = 0; i < \_nodes.size(); i++)
      {
194
             Node & node = nodes[i];
195
        node.totalCapacitance = node.nodeCapacitance;
196
      }
197
         for (size_t i = \_nodes. size() - 1; i > 0; i--)
198
199
             Node & node = nodes[i];
200
             nodes [node.parent].totalCapacitance += node.
201
                 totalCapacitance;
202
203
204
    void RC_Tree_Wire_Delay_Model::
```

```
IBM initialize effective capacitances()
206
        for (size t i = 0; i < nodes.size(); i++)
207
             Node & node = nodes[i];
209
             node.effectiveCapacitance = node.totalCapacitance;
210
211
212
213
    const Transitions < double > RC_Tree_Wire_Delay_Model::
214
        run_IBM_algorithm(const LibertyCellInfo &cellInfo, const
         int input, const Transitions < double > slew, bool
        is_input_driver)
215
216
        IBM_update_downstream_capacitances();
        IBM initialize effective capacitances();
217
        //forwardIterate();
218
        Transitions < double > error;
219
220
        Transitions < double > current source slew, old source slew
221
        Transitions < double > current source ceff , old source ceff
222
        int i = 0;
223
224
        _nodes[0].slew = RC_Tree_Wire_Delay_Model::interpolator.
225
             interpolate (cellInfo.timingArcs.at(input).
             riseTransition, cellInfo.timingArcs.at(input).
             fallTransition, \_nodes[0].totalCapacitance, slew, (
             cellInfo.isSequential?NON UNATE:NEGATIVE UNATE));
        current_source_slew = _nodes[0].slew;
226
        current_source_ceff = _nodes[0].totalCapacitance;
227
228
        do
        {
230
231
232
             IBM_update_slews(cellInfo, input, slew,
233
                 is_input_driver);
             IBM update effective capacitances();
234
             nodes [0]. slew = RC Tree Wire Delay Model::
235
                 interpolator.interpolate(cellInfo.timingArcs.at(
                 input).riseTransition, cellInfo.timingArcs.at(
                 input).fallTransition, _nodes[0].
                 effectiveCapacitance, slew, (cellInfo.
                 isSequential?NON_UNATE:NEGATIVE_UNATE));
             old source slew = current source slew;
237
             current source slew = nodes[0].slew;
238
239
240
             old_source_ceff = current_source_ceff;
241
```

```
current source ceff = nodes [0]. effective Capacitance
242
243
             i++;
245
             error = abs(old_source_slew - current_source_slew) /
246
                  max(abs(old_source_slew), abs(
                 current source slew));
               error = abs(old source ceff - current source ceff)
247
          / max(abs(old_source_ceff), abs(current_source_ceff));
248
249
250
         while (error.getRise() > Traits::STD THRESHOLD || error.
251
             getFall() > Traits::STD_THRESHOLD);
252
         return nodes.front().effectiveCapacitance;
253
254
255
256
257
258
    void RC_Tree_Wire_Delay_Model::setFanoutPinCapacitance(const
259
          string fanoutNameAndPin, const double pinCapacitance)
260
        __nodes.at(__node__name__to__node__number.at(fanoutNameAndPin)
261
             ).nodeCapacitance += pinCapacitance;
        _nodes.at(_node_name_to_node_number.at(fanoutNameAndPin)
262
             ).sink = true;
         lumped capacitance += pinCapacitance;
263
264
265
    Transitions < double > RC Tree Wire Delay Model::root delay(int
266
         arc number)
267
         return delays.at(arc number).front();
268
269
270
    Transitions < double > RC_Tree_Wire_Delay_Model::root_slew(int
271
        arc number)
272
         return __slews.at(arc__number).front();
273
274
275
    void RC_Tree_Wire_Delay_Model::clear()
276
277
           std::fill(_max_delays.begin(), _max_delays.end(),
278
        numeric limits < Transitions < double > :: zero());
           std::fill(_max_slews.begin(), _max_slews.end(),
279
        numeric_limits<Transitions<double> >::zero());
280
281
```

```
void Reduced Pi::reduce to pi model(double &c near, double &
        r, double &c_far)
283
        const int number of nodes = nodes.size();
285
        std::vector<double> y1(number_of_nodes, 0.0);
286
        std::vector<double> y2(number_of_nodes, 0.0);
287
        std::vector<double> y3(number_of_nodes, 0.0);
288
289
        // Compute pi-model of the RC Tree.
290
        for ( int n = number_of_nodes - 1; n > 0; n— ) { // n >
291
              0 skips root node
             const Node &node = _nodes[n];
293
             const double C = node.nodeCapacitance.getMax();
294
             const double R = node.resistance.getMax();
295
             const double yD1 = y1[n];
297
             const double yD2 = y2[n];
298
             const double yD3 = y3[n];
299
300
             const double yU1 = yD1 + C;
301
             const double yU2 = yD2 - R * (pow(yD1, 2.0) + C*yD1 +
302
                  (1.0/3.0)*pow(C, 2.0);
             const double yU3 = yD3 - R * (2*yD1*yD2 + C*yD2) +
303
                 pow(R, 2.0) * (pow(yD1, 3.0) + (4.0/3.0) *C*pow(yD1)
304
                     (2.0) + (2.0/3.0)*pow(C, 2.0)*yD1 +
                     (2.0/15.0)*pow(C,3.0);
305
            y1[node.parent] += yU1;
306
             y2 [node.parent] += yU2;
307
            y3[node.parent] += yU3;
308
309
             //cout << "Resistor: " << clsNodeNames[node.
310
                 propParent ] << " -> " << clsNodeNames[n] << "\n
                 ۳;
311
312
        } // end for
        c near = pow(y2[0],2.0) / y3[0];
314
        c far = y1[0] - c near;
315
        r = -pow(y3[0], 2.0)/pow(y2[0], 3.0);
316
317
318
    double WireDelayModel::lumped_capacitance() const
319
320
        return lumped capacitance;
321
322
323
    double WireDelayModel::total_resistance() const
324
325
        return _total_resistance;
326
```

```
327
328
329
    const Transitions < double > Reduced Pi::simulate(const
330
        Liberty CellInfo &cellInfo, const int input, const
        Transitions < double > slew, bool is_input_driver)
331
332
        reduce to pi model(c1, r, c2);
333
334
           assert (_c1 + _c2 == _lumped_capacitance);
335
        std::vector<Node> nodes(2);
336
337
        Node & C1 = nodes.front();
338
        Node & C2 = nodes.back();
339
340
        C1.parent = -1;
        C1.nodeCapacitance.set(_c1, _c1);
342
        C1.totalCapacitance.set(_c1+_c2, _c1+_c2);
343
        C1. effective Capacitance = C1. total Capacitance;
344
        C1. resistance. set (0.0 f, 0.0 f);
346
3/17
        const Transitions < double > driver_delay =
348
             RC Tree Wire Delay Model::interpolator.interpolate(
             cellInfo.timingArcs.at(input).riseTransition,
             cellInfo.timingArcs.at(input).fallTransition, C1.
             totalCapacitance, slew, (cellInfo.isSequential?
            NON UNATE: NEGATIVE UNATE));
        const Transitions < double > driver resistance =
349
             driver_delay / C1.totalCapacitance;
        C1.effectiveCapacitance = \_c1 + (driver\_resistance / (
350
             driver resistance + r)) * c2;
351
        C1.slew = RC Tree Wire Delay Model::interpolator.
352
             interpolate (cellInfo.timingArcs.at(input).
             riseTransition, cellInfo.timingArcs.at(input).
             fallTransition, C1.totalCapacitance, slew, (cellInfo
             .isSequential?NON_UNATE:NEGATIVE_UNATE));
        C1. delay. set (0.0f, 0.0f);
353
354
        C2.parent = 0;
355
        C2. nodeCapacitance. set (c2, c2);
356
        C2.totalCapacitance = C2.nodeCapacitance;
357
        C2. effective Capacitance = C2. total Capacitance;
358
        C2. resistance. set (r, r);
359
        C2. slew. set (0.0 f, 0.0 f);
360
        C2. delay. set (0.0f, 0.0f);
361
362
363
364
        bool converged;
365
```

```
Transitions < double > prev source slew,
366
             current_source_slew;
367
         current source slew = C1. slew;
        do
368
369
             // UPDATE SLEWS
370
             Transitions <double> & t_0_to_1 = C2. delay;
371
             Transitions <double > & s_0 = C1.slew;
372
             Transitions < double > & r 1 = C2. resistance;
373
             Transitions < double > & ceff_1 = C2.
374
                  effectiveCapacitance;
             Transitions < double > & s 1 = C2. slew:
375
             t_0_{t_0} = C1.delay + r_1 * ceff_1;
             const Transitions \langle double \rangle x = r 1 * ceff 1 / s 0;
377
             s_1 = s_0 / (1 - x * (1 - \exp(-1/x)));
378
379
             // UPDATE CEFF
380
             C2. effective Capacitance = C2. node Capacitance;
381
382
             const Transitions < double > & c tot j = C2.
383
                  totalCapacitance;
             const Transitions < double > & ceff j = C2.
384
                 effectiveCapacitance;
             const Transitions < double > & r_j = C2.resistance;
385
386
             const Transitions < double > & s i = C1. slew;
             const Transitions <double> z = 2 * r j * ceff j / s i
388
             const Transitions <double> y = 1 - exp(-1/z);
389
390
             const Transitions < double > shielding_factor = 1 - z *
391
                  у;
392
393
             assert (shielding_factor.getRise() > 0.0 f &&
                 shielding_factor.getRise() < 1.0f);
             assert (shielding factor.getFall() > 0.0 f &&
394
                 shielding_factor.getFall() < 1.0f);
395
             C1. effective Capacitance = C1. node Capacitance;
396
             C1. effective Capacitance += shielding factor *
397
                 c\_tot\_j;
398
             prev source slew = current source slew;
399
             C1.slew = RC_Tree_Wire_Delay_Model::interpolator.
400
                  interpolate (cellInfo.timingArcs.at(input).
                  riseTransition, cellInfo.timingArcs.at(input).
                  fallTransition, C1.effectiveCapacitance, slew,
                  cellInfo.isSequential?NON_UNATE:NEGATIVE_UNATE))
             current_source_slew = C1.slew;
401
402
             const Transitions < double > error = abs(
403
```

```
prev_source_slew - current_source_slew) / max(
                 abs(prev_source_slew), abs(current_source_slew))
             converged = error.getMin() < 0.01f;
        } while (!converged);
405
406
        _slews.at(input).front() = C1.slew;
407
        \_slew\_fanout = C2.slew;
408
        delay fanout = C2.delay;
409
410
        return C1. effective Capacitance;
411
419
413
414
    const Transitions < double > Reduced_Pi::delay_at_fanout_node(
415
        const string fanout_node_name) const
416
        return _delay_fanout;
417
418
419
    const Transitions < double > Reduced Pi::slew at fanout node (
420
        const string fanout node name) const
421
        return _slew_fanout;
422
423
424
425
    const Transitions < double > Lumped Elmore Slew Degradation ::
426
        simulate (const Liberty CellInfo &cellInfo, const int
        input, const Transitions < double > slew, bool
        is_input_driver)
427
        IBM update downstream capacitances();
428
        IBM initialize_effective_capacitances();
429
        _nodes[0].slew = RC_Tree_Wire_Delay_Model::interpolator.
430
             interpolate (cellInfo.timingArcs.at(input).
             riseTransition, cellInfo.timingArcs.at(input).
             fallTransition , \_nodes[0].totalCapacitance , slew , (
             cellInfo.isSequential?NON\_UNATE:NEGATIVE\_UNATE));
        IBM update slews (cellInfo, input, slew, is input driver)
431
432
           for (int i = 1; i < delays.at(input).size(); <math>i++)
433
434
               \_delays.at(input).at(i) *= log(2);
435
436
        return nodes.front().effectiveCapacitance;
437
438
439
    const Transitions < double > RC_Tree_Wire_Delay_Model::
440
        delay at fanout node (const string fanout node name)
        const
```

```
441
         int fanout_index = __node__name__to__node__number.at(
442
             fanout node name);
         Transitions < double > max_delay = _delays.front().at(
444
             fanout index);
         for (int i = 1; i < delays.size(); i++)
445
446
             max delay = max(max delay, delays.at(i).at(
447
                 fanout_index));
448
        return max delay;
449
    const Transitions < double > RC Tree Wire Delay Model::
451
        slew_at_fanout_node(const string fanout_node_name) const
452
         int fanout index = node name to node number.at(
453
             fanout_node_name);
         Transitions < double > max slew = slews.front().at(
454
             fanout index);
         for(int i = 1; i < \_slews.size(); i++)
455
456
             \max_{\text{slew}} = \max(\max_{\text{slew}}, \text{slews.at(i).at(}
457
                 fanout_index));
458
        return max_slew;
460
461
462
    const Transitions <double > Lumped Elmore No Slew Degradation
463
         :: simulate (const Liberty CellInfo &cellInfo, const int
        input, const Transitions < double > slew, bool
        is input driver)
464
        IBM update downstream capacitances();
465
        IBM initialize effective capacitances();
466
        _nodes[0].slew = RC_Tree_Wire_Delay_Model::interpolator.
467
             interpolate (cellInfo.timingArcs.at(input).
             riseTransition, cellInfo.timingArcs.at(input).
             fallTransition, _nodes[0].totalCapacitance, slew, (
             cellInfo.isSequential?NON UNATE:NEGATIVE UNATE));
        IBM_update_slews(cellInfo, input, slew, is_input_driver)
468
             ;
469
        std::fill(_slews.at(input).begin(), _slews.at(input).end
470
             (), _slews.at(input).front());
         return nodes.front().effectiveCapacitance;
472
473
474
475
    const Transitions < double > Ceff_Elmore_No_Slew_Degradation ::
```

```
simulate (const Liberty CellInfo &cellInfo, const int
        input, const Transitions < double > slew, bool
        is input driver)
        Transitions < double > ceff = run IBM algorithm (cellInfo,
             input, slew, is_input_driver);
479
        std::fill(_slews.at(input).begin(), _slews.at(input).end
480
             (), slews.at(input).front());
481
        return ceff;
482
483
485
    const Transitions < double >
486
        Ceff_Without_Wire_Delay_And_Slew_Degradation::simulate(
        const LibertyCellInfo &cellInfo, const int input, const
        Transitions < double > slew, bool is_input_driver)
487
        IBM update downstream capacitances();
488
        IBM_initialize_effective_capacitances();
489
        //forwardIterate();
490
        Transitions < double > error;
491
492
493
        Transitions < double > current source slew, old source slew
        int i = 0;
494
495
        _nodes[0].slew = RC_Tree_Wire_Delay_Model::interpolator.
496
             interpolate (cellInfo.timingArcs.at(input).
             riseTransition, cellInfo.timingArcs.at(input).
             fallTransition, _nodes[0].totalCapacitance, slew, (
             cellInfo.isSequential?NON UNATE:NEGATIVE UNATE));
497
        current_source_slew = _nodes[0].slew;
498
        do
499
        {
500
             IBM update slews (cellInfo, input, slew,
501
                 is_input_driver);
             IBM update effective capacitances();
502
             nodes [0]. slew = RC Tree Wire Delay Model::
503
                 interpolator.interpolate(cellInfo.timingArcs.at(
                 input).riseTransition, cellInfo.timingArcs.at(
                 input).fallTransition, _nodes[0].
                 effectiveCapacitance, slew, (cellInfo.
                 isSequential?NON_UNATE:NEGATIVE_UNATE));
504
             old source slew = current source slew;
505
             current source slew = nodes [0]. slew;
506
507
508
             error = abs(old_source_slew - current_source_slew)
509
```

```
max(abs(current source slew), abs(
                 old_source_slew));
511
         while (error.getRise() > Traits::STD_THRESHOLD/100 ||
512
             error.getFall() > Traits::STD_THRESHOLD/100);
513
         std::fill(_delays.at(input).begin(), _delays.at(input).
514
             end(), numeric limits<Transitions<double> >::zero())
        std::fill(_slews.at(input).begin(), _slews.at(input).end
515
             (), slews.at(input).front());
         return __nodes.front().effectiveCapacitance;
517
518
519
    const Transitions <double > Ceff Elmore Slew Degradation ::
520
        simulate (const Liberty CellInfo & cellInfo, const int
        input, const Transitions < double > slew, bool
        is input driver)
521
        Transitions < double > ceff = run IBM algorithm (cellInfo,
522
             input, slew, is_input_driver);
         Transitions < double > root_slew = _slews.at(input).front()
523
524
         vector < Transitions < double >> ceff elmore delays ( delays.
525
             at(input).size());
526
           for (int i = 0; i < slews[input].size(); i++)
527
528
               ceff_elmore_delays.at(i) = _delays[input][i];
529
530
531
532
         for (int i = 1; i < nodes. size(); i++)
533
534
535
             Node & node = nodes.at(i);
             Node & parent = _nodes.at(node.parent);
536
             node.delay = parent.delay + node.resistance * node.
537
                 totalCapacitance;
538
             delays[input][i] = node.delay;
539
        }
540
541
542
           for (int i = 0; i < slews[input].size(); i++)
543
544
                 Transitions < double > degradation = slews.at(
545
        input).at(i);
                 Transitions < double > degradation = slews[input]
           - root slew;
```

```
Transitions < double > degradation = _delays.at(input
547
         ).at(i) * log(4);
548
                if (_nodes.at(i).sink)
549
                 cout << "root slew = " << root_slew << ",
550
        leaf slew = " << _slews.at(input).at(i) << endl;</pre>
551
                 _slews.at(input).at(i) = sqrt(root_slew *
552
         root slew + degradation * degradation);
                 _slews.at(input).at(i) = root_slew;
553
554
                    slews[input][i] = ( slews[input][i] +
555
        root_slew) / 2;
                _{\text{delays}[input][i]} *= \log(2);
556
557
          }
558
559
           _delays[input] = ceff_elmore_delays;
560
561
562
563
         return ceff;
564
565
```

Listing B.35 – wire_delay_model.cpp