

Министерство образования Республики Беларусь
Учреждение образования
БЕЛОРУССКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ ИНФОРМАТИКИ
И РАДИОЭЛЕКТРОНИКИ

Факультет компьютерных систем и сетей

Кафедра электронных вычислительных машин

ОТЧЁТ
по лабораторной работе № 4
на тему:
«Исследование работы регистров»

Студенты гр.450502

Литвинчук А.И.
Бельская А.П.

Преподаватель

Горченко А.С.

Минск 2026

1 ЦЕЛЬ РАБОТЫ

Целью работы является исследование работы параллельных и последовательных регистров.

2 ТЕОРЕТИЧЕСКИЕ СВЕДЕНИЯ

2.1 Параллельные регистры

Параллельные регистры - это устройства, предназначенные для записи, хранения и выдачи информации, представленной в виде двоичных кодов. Для хранения каждого двоичного разряда в регистре используется одна триггерная ячейка. Для запоминания многоразрядных слов необходимое число триггеров объединяют вместе и рассматривают как единый функциональный узел - регистр. Если регистр построен на триггерах-защелках, то его называют регистр-защелка. Типовыми внешними связями регистра являются информационные входы $D_0 - D_n$. Вход сигнала записи (или загрузки) C , вход сброса R и выходы триггеров: прямые $Q_0 - Q_n$ и инверсные $\bar{Q}_0 - \bar{Q}_n$. В упрощенном варианте регистр может не иметь входа сброса и инверсных выходов.

На рисунок 2.1.1 показана схема четырехразрядного регистра, выполненного на D-триггерах и логических элементах 2И. При подаче управляющего сигнала $Y_1=1$ цифровой код, установленный на информационных входах $D_0 - D_3$, записывается в соответствующие разряды четырех D-триггеров. При $Y_1=Y_2=0$ цифровой код хранится в регистре, а при $Y_2=1$ происходит параллельное считывание кода, т.е. передача его на выходы $Q_0 - Q_3$.




Рисунок 2.1.1 - Четырехразрядный параллельный регистр

Выпускаемые промышленностью регистры иногда объединяются на кристалле микросхемы с другими узлами, совместно с которыми регистры обычно используются в схемах цифровой аппаратуры. Такой интегральной 2 микросхемой является 4-разрядный параллельный регистр К155ИР15, условное графическое обозначение которого приведено на рисунке 2.1.2.




Рисунок 2.1.2 – Условное графическое обозначение регистра К555ИР15

Микросхема имеет следующие входы: тактовый С, информационные D0 - D3, управления загрузкой P1 и P2, сброса R и считывания выходных данных E1 и E2. Операция загрузки происходит синхронно с фронтом тактового импульса на входе С, если на входах P1 и P2 одновременно присутствует сигнал логического 0. Хранящийся в регистре цифровой код может быть считан с выходов Q0 - Q3, если на входы управления считыванием E1 и E2 одновременно подан сигнал логического 0. Выходными каскадами данной микросхемы являются буферные логические элементы с тремя логическими состояниями. Если хотя бы на одном из входов присутствует сигнал логической 1, выходы находятся в высокоимпедансном состоянии (Z-состояние) и считывание информации запрещено. Это позволяет подключать выходы регистра непосредственно к шине данных микропроцессорных устройств. Режимы работы регистра К155ИР15 при различных значениях входных сигналов приведено в таблице 2.1.

Режим работы	Вход							Выход
	$E1$	$E2$	R	C	$P1$	$P2$	Dn	Qn
Сброс	0	0	1	×	×	×	×	0
Параллельная загрузка	0	0	0	↑	0	0	0	0
	0	0	0	↑	0	0	1	0
Хранение	0	0	0	×	1	0	×	q_n
	0	0	0	×	0	1	×	q_n
Запрет считывания	1	0	×	×	×	×	×	Z
	0	1	×	×	×	×	×	Z

Таблица 2.1 – Таблица истинности для параллельного регистра

Символ X обозначает безразличное состояние входа; символ ↑ обозначает фронт тактового сигнала.

2.2 Регистр сдвига

Регистр сдвига (shift register) это регистр, содержимое которого при подаче управляющего сигнала на тактовый вход С может сдвигаться в сторону старших или младших разрядов. Схема сдвигающего регистра из цепочки JK триггеров показана на рисунке 2.2.1.




Рисунок 2.2.1 – Схема регистра сдвига

Пусть левый по схеме триггер соответствует младшему разряду регистра, а правый триггер - старшему разряду. Тогда вход каждого триггера (кроме левого) подключен к выходу соседнего младшего триггера. Когда на все входы С триггеров поступает срез входного тактового импульса, выход каждого триггера Q_i принимает состояние предыдущего каскада и, таким образом, информация, содержащаяся в регистре, сдвигается на один разряд в

сторону старших разрядов. Триггер младшего разряда принимает при этом состояние последовательного входа D. Информация, поступившая на вход D схемы, появится на ее выходе Q(m-1) через m тактов.

Существенным является то, что схема построена на двухступенчатых триггерах. Если использовать триггеры с потенциальным управлением, то при активном уровне сигнала C все триггеры будут открыты для записи, и сигнал D успеет пройти столько триггеров, сколько позволит длительность сигнала C.

Часто требуются более сложные регистры: с параллельной синхронной записью информации, реверсивные, с параллельно-последовательной записью. Такие регистры называются универсальными. Примером универсального регистра служит интегральная микросхема K555ИР11, условное графическое обозначение которой показано на рисунке 2.2.2.

Регистр K555ИР11 может работать в следующих режимах (таблица 2.2.1): сброс, хранение данных, сдвиг влево, сдвиг вправо, и параллельная загрузка. Микросхема имеет входы: тактовый (C), параллельной загрузки (D0 - D3), выбора режима работы (S0 и S1), асинхронного сброса (R). Данные также могут поступать в регистр в последовательном коде на входы DL (при сдвиге влево) и DR (при сдвиге вправо). Все операции кроме сброса выполняются в регистре синхронно по фронту тактовых импульсов. Внутренний код регистра может быть прочитан на выходах Q0 - Q3.




Рисунок 2.2.2 – Условное графическое обозначение регистра сдвига

<i>Режим работы</i>	<i>Вход</i>							<i>Выход</i>			
	<i>R</i>	<i>C</i>	<i>S1</i>	<i>S0</i>	<i>DR</i>	<i>DL</i>	<i>Dn</i>	<i>Q0</i>	<i>Q1</i>	<i>Q2</i>	<i>Q3</i>
Сброс	0	×	×	×	×	×	×	0	0	0	0
Хранение	1	×	0	0	×	×	×	q ₀	q ₁	q ₂	q ₃
Сдвиг влево	1	↑	1	0	×	0	×	q ₁	q ₂	q ₃	0
	1	↑	1	0	×	1	×	q ₁	q ₂	q ₃	1
Сдвиг вправо	1	↑	0	1	0	×	×	0	q ₀	q ₁	q ₂
	1	↑	0	1	1	×	×	1	q ₀	q ₁	q ₂
Параллельная загрузка	1	↑	1	1	×	×	d _n	d ₀	d ₁	d ₂	d ₃

Рисунок. 2.2.3 – Таблица режимов работы регистра K555ИР11

Символ X обозначает безразличное состояние входа; символ ↑ обозначает фронт тактового сигнала.

Области применения сдвиговых регистров весьма разнообразны. В двоичной арифметике сдвиг числа на один разряд влево соответствует умножению его на 2, а сдвиг на один разряд вправо - делению пополам. В аппаратуре передачи данных универсальные регистры преобразуют параллельный код в последовательный и обратно. Передача данных последовательным кодом по сравнению с параллельной передачей существенно экономит число линий связи, однако при этом увеличивается время обмена.

3 ХОД РАБОТЫ

3.1 Исследование работы параллельного регистра

Исследуем работу параллельного регистра в статическом режиме. Имеем таблицу истинности и диаграмму состояний параллельного регистра в режимах параллельной загрузки и хранения.

Таблица истинности параллельного регистра

	R	E2	E1	P2	P1	D3	D2	D1	D0	C	Q3	Q2	Q1	Q0
Шаг 1	0	0	0	0	0	0	1	1	0	ЛГ	0	1	1	0
Шаг 2	0	0	0	1	0	0	1	1	0	ЛГ	0	1	1	0
Шаг 3	0	0	0	0	1	0	1	1	0	ЛГ	0	1	1	0
Шаг 4	0	0	0	1	1	0	1	1	0	ЛГ	0	1	1	0

Рисунок 3.1.1 - Таблица истинности параллельного регистра в режимах параллельной загрузки и хранения

Диаграмма состояний параллельного регистра




Рисунок 3.1.2 - Диаграмма состояний параллельного регистра в режиме управления выходом

На основании полученных данных можем сделать вывод, что при комбинации сигналов $P1=0$ и $P2=0$ происходит параллельная загрузка регистра (первый такт). При остальных комбинациях сигналов нет влияния на состояние выходных сигналов $Q0 - Q3$, то есть регистр находится в режиме хранения информации.

Получим таблицу истинности и диаграмму состояний параллельного регистра в режиме управления выходом регистра.

Таблица истинности параллельного регистра

	R	E2	E1	P2	P1	D3	D2	D1	D0	C	Q3	Q2	Q1	Q0
Шаг 1	0	0	0	0	0	0	1	1	0	ЛГ	0	1	1	0
Шаг 2	0	1	0	0	0	0	1	1	0	ЛГ	0	0	0	0
Шаг 3	0	0	1	0	0	0	1	1	0	ЛГ	0	0	0	0
Шаг 4	0	1	1	0	0	0	1	1	0	ЛГ	0	0	0	0

Рисунок 3.1.3 - Таблица истинности параллельного регистра в режиме управления выходом

Диаграмма состояний параллельного регистра




Рисунок 3.1.5 - Диаграмма состояний параллельного регистра в режиме управления выходом

Таким образом, при значениях сигналов $E1=0$ и $E2=0$ разрешено считывание состояний регистра с его выходов $Q0 - Q3$. В иных случаях запрещено.

Рассмотрим работу параллельного регистра в динамическом режиме.

Устанавливаем последовательные значения сигналов, соответствующих режимам сдвига вправо, сдвига влево, параллельной загрузки, сброса.

Диаграмма состояний параллельного регистра




Рисунок 3.1.6 - Диаграмма состояний параллельного регистра в динамическом режиме

Наблюдаем изменение состояние параллельного регистра в режиме параллельной загрузки при значениях сигналов $R=P1=P2=E1=E2=0$. Изменение состояний параллельного регистра в режиме сброса происходит при значениях $R=1$, $E1=E2=0$, $P1=P2=0$.

Таким образом можем сделать вывод, что изменения происходят при переходе сигнала из состояния логической 1 в состояние логического 0 на тактовом входе С.

3.2 Исследование работы регистра сдвига

Исследуем работу регистра сдвига в статическом режиме.

Имеем таблицу истинности и диаграмму состояний регистра сдвига в режиме сдвига вправо.

Таблица истинности регистра сдвига

	R	S1	S0	DR	DL	D3	D2	D1	D0	C	Q3	Q2	Q1	Q0
Шар 1	1	0	1	1	0	0	0	0	0	ЛГ	0	0	0	1
Шар 2	1	0	1	0	0	0	0	0	0	ЛГ	0	0	1	0
Шар 3	1	0	1	0	0	0	0	0	0	ЛГ	0	1	0	0
Шар 4	1	0	1	0	0	0	0	0	0	ЛГ	1	0	0	0

Рисунок 3.2.7 - Таблица истинности регистра сдвига в режиме сдвига вправо

Диаграмма состояний регистра сдвига




Рисунок 3.2.8 - Диаграмма состояний регистра сдвига в режиме сдвига вправо

Полученные данные в таблице истинности и диаграмме состояний об изменениях значения на выходах Q0 - Q3 позволяет определить направление смещения логической единицы, записанной на первом такте: от младшего разряда к старшему, то есть вправо ($Q3 \leftarrow Q2 \leftarrow Q1 \leftarrow Q0$).

Исследуем работу регистра сдвига в режиме сдвига влево.

Таблица истинности регистра сдвига

	R	S1	S0	DR	DL	D3	D2	D1	D0	C	Q3	Q2	Q1	Q0
Шаг 1	1	1	0	0	1	0	0	0	0	ЛГ	1	0	0	0
Шаг 2	1	1	0	0	0	0	0	0	0	ЛГ	0	1	0	0
Шаг 3	1	1	0	0	0	0	0	0	0	ЛГ	0	0	1	0
Шаг 4	1	1	0	0	0	0	0	0	0	ЛГ	0	0	0	1

Таблица 3.2.9 - Таблица истинности регистра сдвига в режиме сдвига влево

Диаграмма состояний регистра сдвига




Рисунок 3.2.10 - Диаграмма состояний регистра сдвига в режиме сдвига влево

Из данных таблицы истинности и диаграммы состояний регистра сдвига следует, что логическая 1, записанная на первом такте, смещается от старшего разряда к младшему, то есть влево ($Q3 \rightarrow Q2 \rightarrow Q1 \rightarrow Q0$).

Исследуем работу регистра в режиме параллельной загрузки.

Таблица истинности регистра сдвига

	R	S1	S0	DR	DL	D3	D2	D1	D0	C	Q3	Q2	Q1	Q0
Шаг 1	1	1	1	0	0	0	1	0	1	ЛГ	0	1	0	1
Шаг 2	1	1	1	0	0	1	1	1	1	ЛГ	1	1	1	1
Шаг 3	1	1	1	0	0	0	0	1	0	ЛГ	0	0	1	0
Шаг 4	1	1	1	0	0	0	0	1	0	ЛГ	0	0	1	0

Рисунок 3.2.11 - Таблица истинности регистра сдвига в режиме параллельной загрузки

Диаграмма состояний регистра сдвига




Рисунок 3.2.12 - Диаграмма состояний регистра сдвига в режиме параллельной загрузки

Значения выходных сигналов регистра после переключения соответствуют сигналам на входах параллельной загрузки: $Q0=D0$, $Q1=D1$, $Q2=D2$, $Q3=D3$.

Дальше исследуем работу регистра сдвига в режиме хранения - устанавливаем режим, загрузив в регистр цифровой код 1010.

Таблица истинности регистра сдвига

	R	S1	S0	DR	DL	D3	D2	D1	D0	C	Q3	Q2	Q1	Q0
Шар 1	1	0	0	1	1	0	1	0	1	ЛГ	1	0	1	0
Шар 2	1	0	0	1	1	1	1	1	1	ЛГ	1	0	1	0
Шар 3	1	0	0	1	1	0	0	1	0	ЛГ	1	0	1	0
Шар 4	1	0	0	1	1	0	0	1	0	ЛГ	1	0	1	0

Рисунок 3.2.13 - Таблица истинности регистра сдвига в режиме хранения

Диаграмма состояний регистра сдвига




Рисунок 3.2.4. - Диаграмма состояний регистра сдвига в режиме хранения

Из таблицы истинности и диаграммы состояний получаем, что первоначально занесенный код сохранился: комбинация 1010 пришла на выход без изменений.

Для установки режима хранения устанавливаем значения сигналов $S0=S1=0$ и $DR=DL=1$.

Исследуем работу регистра сдвига в динамическом режиме.

Диаграмма состояний регистра сдвига




Рисунок 3.2.14 - Диаграмма состояний регистра сдвига в динамическом режиме

Тактирование происходит по перепаду из нуля в единицу.

Вывод

В ходе лабораторной работы были изучены принципы функционирования параллельного регистра и регистра сдвига. Для параллельного регистра установлено, что параллельная запись данных возможна только при подаче логических нулей на входы P1 и P2 и при наличии фронта тактового сигнала C; во всех остальных сочетаниях управляющих сигналов регистр переходит в режим хранения. Чтение данных управляется входами E1 и E2: при $E1=E2=0$ информация передаётся на выходы Q0–Q3, а при других состояниях выходы переходят в высокоимпедансное состояние. Динамические испытания показали, что переключение состояний параллельного регистра происходит по спаду тактового импульса на входе C.

В регистре сдвига выявлено, что при сдвиге вправо логическая единица передвигается от младшего бита к старшему, а при сдвиге влево — от старшего к младшему. Параллельная загрузка осуществляется синхронно по фронту тактового сигнала, а режим хранения обеспечивает сохранение ранее записанного кода (например, код 1010 остался без изменений). Смена состояний в регистре сдвига происходит по положительному фронту тактового сигнала C, а сброс выполняется асинхронно.