

Министерство образования Республики Беларусь
Учреждение образования
«Белорусский государственный университет информатики и
радиоэлектроники»

Кафедра электронных вычислительных машин

Лабораторная работа №2
«Исследование работы комбинационных схем»

Студенты группы 450502

Бурш А.П.
Новицкий Е.Ю.
Спирин Н.Д.

Преподаватель

Горченко А.С.

Минск 2026

1. ЦЕЛЬ РАБОТЫ

Исследование работы шифратора, дешифратора, мультиплексора, сумматора и компаратора.

2 ТЕОРИТИЧЕСКИЕ СВЕДЕНИЯ

2.1 Шифратор

Шифратором (Coder - CD) $M \times N$ называют комбинационное устройство с M входами и N выходами, преобразующее M -разрядный унитарный код в N -разрядный двоичный код.

Шифраторы классифицируют по ряду признаков.

По числу входов различают:

- полные шифраторы, число входов которых $M = 2^n$;
- неполные шифраторы, имеющих число входов $M < 2^n$.

По уровням входных и выходных сигналов выделяют:

- шифраторы высокого уровня, активные сигналы на входах и выходах которых имеют уровень логической единицы;
- шифраторы низкого уровня, активные входные и выходные сигналы которых соответствуют уровню логического нуля.

По функциональной значимости входов шифраторы разделяют на две группы:

- шифраторы с равнозначными функциями входов, в которых все входы равноценны и при подаче на любой из них активного уровня сигнала на выходе формируется двоичный код. В таких шифраторах нельзя подавать несколько входных сигналов одновременно от разных источников, т. е. должна соблюдаться очередность подачи сигналов от разных источников. Если на один из входов шифратора подан сигнал, остальные входы шифратора должны быть заблокированы;

- приоритетные шифраторы, в которых возможна одновременная подача на входы сигналов от разных источников, однако только один из них, имеющий больший приоритет, выполнит функцию формирования выходного кода. Как правило, наивысший приоритет назначается входу с самым высоким порядковым номером.

На рис. 2.1 приведено условное графическое обозначение приоритетного шифратора низкого уровня K555IB1.




Рисунок 2.1 - Условное графическое обозначение шифратора K555ИВ1

Данная интегральная микросхема имеет следующий набор входных и выходных сигналов:

- восемь информационных входов X0, X1 ... ,X7;
- три информационных выхода Y0, Y1, Y2;
- вход E разрешения работы данной шифратора;
- выход E0 разрешения работы других шифраторов при каскадировании;
- выходной сигнал группового переноса G.

Работа дешифратора разрешена при подаче нуля на вход разрешения E (enable). При этом на выходах кода Y0, Y1, Y2 формируется инверсный двоичный код номера активной входной линии. При одновременном поступлении нескольких входных сигналов формируется выходной код, соответствующий входу с наибольшим номером. То есть старшие входы имеют приоритет перед младшими. Поэтому такой шифратор называется приоритетным. При отсутствии входных сигналов формируется выходной код 111. Единичный сигнал на входе E запрещает работу шифратора (все выходные сигналы устанавливаются в единицу).

На выходе G вырабатывается нуль при приходе любого активного входного сигнала. Это позволяет отличить ситуацию поступления сигнала на вход X0 от ситуации отсутствия сигналов на всех входах.

Выход E0 становится нулевым при отсутствии входных сигналов, если при этом разрешена работа шифратора нулевым сигналом на входе E. Работа устройства иллюстрируется таблицей состояний табл. 2.1.

Таблица 2.1 – Таблица состояний шифратора

Входы								Выходы					
E	X7	X6	X5	X4	X3	X2	X1	X0	Y2	Y1	Y0	G	E0
1	×	×	×	×	×	×	×	×	1	1	1	1	1
0	1	1	1	1	1	1	1	1	1	1	1	1	0
0	1	1	1	1	1	1	1	0	1	1	1	0	1
0	1	1	1	1	1	1	0	×	1	1	0	0	1

0	1	1	1	1	1	0	×	×	1	0	1	0	1
0	1	1	1	1	0	×	×	×	1	0	0	0	1
0	1	1	1	0	×	×	×	×	0	1	1	0	1
0	1	1	0	×	×	×	×	×	0	1	0	0	1
0	1	0	×	×	×	×	×	×	0	0	1	0	1
0	0	×	×	×	×	×	×	×	0	0	0	0	1

Примечание: символ x указывает на то, что состояние соответствующего сигнала не имеет значения, т.е. не влияет на состояние выходного кода.

Состояние выходных сигналов G и EO шифратора описывается следующими уравнениями:

$$G = EI \vee \overline{EI} \cdot X_0 \cdot X_1 \cdot X_2 \cdot X_3 \cdot X_4 \cdot X_5 \cdot X_6 \cdot X_7,$$

$$EO = \overline{EI} \cdot \overline{X_0} \cdot \overline{X_1} \cdot \overline{X_2} \cdot \overline{X_3} \cdot \overline{X_4} \cdot \overline{X_5} \cdot \overline{X_6} \cdot \overline{X_7}.$$

Сигналы EI и EO используются для наращивания разрядности шифратора. На рис. 2.2 приведена схема построения шифратора 16x4 на основе двух шифраторов 8x3.

Стандартное применение шифраторов состоит в сокращении количества сигналов. Например, в случае шифратора K555ИБ1 информация о восьми входных сигналах сворачивается в три выходных сигнала. Это очень удобно, например, при передаче данных по информационным каналам.




Рисунок 2.2 - Схема построения шифратора 16x4

Стандартное применение шифраторов состоит в сокращении количества сигналов. Например, в случае шифратора K555ИБ1 информация о восьми входных сигналах сворачивается в три выходных сигнала. Это очень удобно,

например, при передаче данных по информационным каналам.

2.2 Дешифратор

Дешифратором (Decoder - DC) $M \times N$ называют комбинационное устройство с M входами и N выходами, преобразующее M -разрядный двоичный код в N -разрядный унитарный код. В дешифраторах высокого уровня унитарный код содержит единственную единицу, в дешифраторах низкого уровня - единственный ноль.

Максимальное число выходов $N = 2^M$ соответствует всем возможным наборам сигналов на входе дешифратора или M -разрядным двоичным кодам. Дешифратор с максимальным числом $N = 2^M$ выходов называется полным, а с числом выходов $N < 2^M$ - неполным. Например, дешифратор, имеющий 4 входа и 10 выходов, будет неполным, а дешифратор, имеющий 2 входа и 4 выхода, будет полным.

На рисунке 3.3 приведено условное обозначение дешифратора 2×4 типа К531ИД14.




Рисунок 2.3 - Условное обозначение дешифратора 2×4

На входы X_0 , X_1 , можно подать 4 комбинации логических уровней: 00, 01, 10, 11. Схема имеет 4 выхода, на одном из которых формируется нулевой сигнал, а на остальных единичный. Номер этого единственного выхода, на котором формируется нулевой уровень, соответствует числу M , определяемому состоянием входов X_0 , X_1 , следующим образом:

$$M = 2^1 \cdot X_1 + 2^0 \cdot X_0.$$

Выходные сигналы дешифратора описываются соотношениями, представленными в формулах:

$$Y_0 = \neg X_1 \wedge \neg X_0, Y_1 = \neg X_1 \wedge X_0, Y_2 = X_1 \wedge \neg X_0, Y_3 = X_1 \wedge X_0.$$

Помимо информационных входов дешифратор может иметь дополнительные входы управления Е. Сигналы на этих входах разрешают функционирование дешифратора или переводят его в пассивное состояние, при котором, независимо от сигналов на информационных входах, на всех выходах установится единичный сигнал. Можно сказать, что существует некоторая функция разрешения, значение которой определяется состояниями управляющих входов.

Разрешающий вход дешифратора может быть прямым или инверсным. У дешифраторов с прямым разрешающим входом активным уровнем является уровень логической единицы, у дешифраторов с инверсным входом - уровень логического нуля. Дешифратор, представленный на рисунке 2.3, имеет один инверсный вход управления.

Формирование выходных сигналов в этом дешифраторе с учетом сигнала управления описывается формулами:

$$Y0 = E \wedge \overline{X1} \wedge \overline{X0}, Y1 = E \wedge \overline{X1} \wedge X0, Y2 = E \wedge X1 \wedge \overline{X0}, Y3 = E \wedge X1 \wedge X0.$$

Существуют дешифраторы с несколькими входами управления. Для таких дешифраторов функция разрешения, как правило, представляет собой конъюнкцию всех разрешающих сигналов управления. Например, для дешифратора КР555ИД7 с одним прямым входом управления Е1 и двумя инверсными Е2 и Е3 функция Е рассчитывается по формуле:

$$E = E1 \wedge \overline{E2} \wedge \overline{E3}.$$

Работа дешифратора описывается с помощью таблицы 3.2:

Таблица 2.2 – Таблица состояний дешифратора

Входы			Выходы			
Е	X1	X0	Y3	Y2	Y1	Y0
1	×	×	1	1	1	1
0	0	0	1	1	1	0
0	0	1	1	1	0	1
0	1	0	1	0	1	1
0	1	1	0	1	1	1

На рисунке 2.4 приведена схема наращивания разрядности дешифратора. Для построения дешифратора 3×8 на основе двух полных дешифраторов 2×4 нужно соединить параллельно их входы X0 и X1. Входной сигнал X2 подключается непосредственно к входу разрешения Е младшего дешифратора и через инвертор к входу разрешения Е старшего дешифратора.




Рисунок 2.4 - Схема построения дешифратора 3×8 на основе 2×4

В зависимости от состояния сигнала X_2 только один из выходных дешифраторов будет реагировать на комбинацию сигналов на входах X_0 и X_1 . Только выбранный дешифратор сформирует единицу на одном из своих выходов, номер которого определяется сигналами X_0 и X_1 . Например, если на входах $X_2 X_1 X_0$ присутствует число 101, то единичный сигнал в разряде X_2 запретит работу младшего дешифратора и на его выходах установятся единичные сигналы. На вход разрешения старшего дешифратора единичный сигнал X_2 поступает после инвертирования и разрешает его работу. В результате нулевой уровень появится на выходе Y_5 .

2.3 Мультиплексор

Мультиплексором (Multiplexer - MUX) $M \times 1$ называют комбинационное устройство с M информационными $X_0, X_1, \dots, X_m$, K адресными $A_0, A_1, \dots, A_k$ входами и одним выходом Y , которое осуществляет передачу сигнала с заданного адресным кодом информационного входа на его выход.

Кроме информационных и адресных входов, мультиплексор содержит вход разрешения, при подаче на который активного уровня мультиплексор переходит в активное состояние. Если на вход разрешения подан пассивный уровень, мультиплексор перейдет в пассивное состояние, при котором сигнал на выходе сохраняет постоянное значение независимо от значений информационных и адресных сигналов.

В зависимости от соотношения числа информационных входов M и числа адресных входов K мультиплексоры делятся на полные и неполные. Если выполняется условие $M = 2^K$, то мультиплексор будет полным. Если это условие не выполняется, то мультиплексор будет неполным.

Число информационных входов у мультиплексоров обычно 2, 4, 8 или 16. На рисунке 3.5 представлен мультиплексор 4×1 с инверсным входом

разрешения Е и прямым выходом Y, представляющий собой половину микросхемы мультиплексора КР555КП2.




Рисунок 2.5 – Условное обозначение мультиплексора 4×1

Выражение для выходной функции такого мультиплексора можно записать в виде:

$$Y = E \wedge (X0 \wedge \bar{A0} \wedge \bar{A1} \wedge X1 \wedge A0 \wedge \bar{A1} \wedge X2 \wedge \bar{A0} \wedge A1 \wedge X3 \wedge A0 \wedge A1)$$

где X0, X1, X2, X3 – информационные входы мультиплексора; A0, A1 – адресные входы мультиплексора; E – вход разрешения.

Работа мультиплексора описывается таблицей состояний (см. таблицу 2.3).

Таблица 2.3 – Таблица истинности мультиплексора

E	A1	A0	X3	X2	X1	X0	Y
1	×	×	×	×	×	×	0
0	0	0	×	×	×	0	0
0	0	0	×	×	×	1	1
0	0	1	×	×	0	×	0
0	0	1	×	×	1	×	1
0	1	0	×	0	×	×	0
0	1	0	×	1	×	×	1
0	1	1	0	×	×	×	0
0	1	1	1	×	×	×	1

Примечание: символ х указывает на то, что состояние соответствующего сигнала не имеет значения, т.е. не влияет на состояние выхода.

Микросхемы мультиплексоров можно объединять для увеличения количества каналов. Например, два 4-канальных мультиплексора легко объединяются в 8-канальный с помощью инвертора на входах разрешения и элемента 2И-НЕ для объединения выходных сигналов. Такая схема каскадирования показана на рисунке 2.6.




Рисунок 2.6 – Схема каскадирования мультиплексоров

Мультиплексоры нашли широкое применение в вычислительной технике в качестве коммутаторов цифровых сигналов. Они используются в компьютерах и микропроцессорных контроллерах для коммутации адресных входов динамических оперативных запоминающих устройств, в узлах объединения или разветвления шин и т.д.

На базе мультиплексоров можно построить различные комбинационные устройства с минимальным числом дополнительных элементов логики. Такой подход используется, например, в микросхемах с программируемой логикой - программируемых логических матрицах.

2.4 Сумматор

Сумматоры предназначены для выполнения арифметических операций сложения и вычитания как двоичных, так и десятичных чисел. Приведем основные классификационные признаки сумматоров.

По виду выполняемой операции можно выделить две группы сумматоров:

- сумматоры, выполняющие сложение положительных чисел без учета знака числа.
- сумматоры, выполняющие операцию сложения положительных и отрицательных чисел. Такие устройства называют сумматорами-вычитателями. Они могут работать в режиме алгебраического суммирования с учетом знака и вычитания чисел.

По используемой системе счисления сумматоры подразделяются на:

- двоичные сумматоры, выполняющие операции над двоичными числами.
- десятичные сумматоры, выполняющие операции над десятичными числами.

По последовательности выполнения операции во времени выделяют:

- параллельные сумматоры, в которых все разряды складываемых чисел подаются на входы сумматора одновременно.
- последовательные сумматоры, на входы которых разряды складываемых чисел подаются последовательно во времени.

Среди двоичных сумматоров различают одноразрядные и многоразрядные сумматоры. Одноразрядные сумматоры служат основой для построения многоразрядных. Многоразрядные сумматоры подразделяются на сумматоры с последовательным и параллельным переносом.

Полным одноразрядным сумматором называется комбинационное устройство с тремя входами и двумя выходами, выполняющее сложение трех одноразрядных чисел по правилам двоичной арифметики.

Полным одноразрядным сумматором, представленный на рисунке 3.7, называют комбинационное устройство с тремя входами и двумя выходами, выполняющее сложение трех одноразрядных чисел по правилам двоичной арифметики.




Рисунок 2.7 – Условное графическое обозначение полного одноразрядного сумматора

На входы сумматора поступают сигналы A_i , B_i i -го разряда и сигнал C_i перенос из предыдущего разряда, с выхода снимаются сигналы текущего разряда суммы S и переноса C_{i+1} в следующий разряд. Работа одноразрядного полного сумматора описывается таблицей состояний (см. таблицу 2.4).

Таблица 2.4 – Таблица состояний одноразрядного полного сумматора

Входы			Выходы	
C_i	B_i	A_i	C_{i+1}	S_i
0	0	0	0	0
0	0	1	0	1
C_i	B_i	A_i	C_{i+1}	S_i

0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

Выходной сигнал переноса формируется в соответствии с выражением:

$$C_{i+1} = A_i \wedge B_i \vee B_i \wedge C_i \vee C_i \wedge A_i.$$

Полные одноразрядные сумматоры используются для построения многоразрядных сумматоров. На рисунке 2.8 приведена схема соединения двух одноразрядных полных сумматоров для получения двухразрядного полного сумматора. Выход переноса предыдущего одноразрядного сумматора соединяется с входом переноса предыдущего.

Полученный сумматор называется сумматором с последовательным переносом. Сумматор с последовательным переносом имеет низкое быстродействие, так как сигналы суммы и переноса старшего разряда появятся только после того, как последовательно сформируются сигналы переноса всех предыдущих разрядов.




Рисунок 2.8 - Схема увеличения разрядности сумматора

Для увеличения быстродействия многоразрядного сумматора применяется схема ускоренного переноса, которая в соответствии с состоянием сигналов на информационных входах и входного переноса формирует выходной сигнал переноса. Такой сумматор называется сумматором с параллельным переносом. На этом принципе построен четырехразрядный сумматор К155ИМ3 (см. рисунок 2.9).




Рисунок 2.9 – Условное обозначение четырехразрядного сумматора

Путем соединения выводов переноса C_0 , C_4 четырехразрядного сумматоров в последовательную цепь можно построить сумматоры с разрядностью 8, 12, 16 и т.д. Такой многоразрядный сумматор называется сумматором с последовательным групповым переносом.

2.5 Компаратор

Цифровым компаратором называется комбинационное устройство, предназначенное для сравнения кодов двух двоичных чисел и формирования результата сравнения в виде цифровых сигналов.

Компараторы делятся на две группы:

- схемы проверки равнозначности кодов
- схемы сравнения кодов.

Схемы проверки равнозначности кодов имеют на входе две переменные A и B , каждая из которых содержит M двоичных разрядов, и один выход Y . При сравнении на равенство осуществляется поразрядное сравнение двух чисел, что позволяет затем сформировать на выходе всей схемы активный сигнал $Y=1$ при равенстве входных чисел.

Функционирование схемы по каждому разряду подчиняется таблице истинности (см. таблицу 2.5). В этой таблице A_i и B_i являются i -тыми разрядами многоразрядных двоичных чисел A и B , а Y_i – результатом сравнения разрядов с номером i .

Таблица 2.5 – Таблица истинности поразрядного сравнения

A_i	B_i	Y_i
0	0	1
0	1	0
1	0	0
1	1	1

Многоразрядные двоичные числа будут равны, если выполняется равенство в каждом разряде, то есть $Y_i=1$ для каждого разряда. Чтобы сформировать окончательный результат сравнения многоразрядных чисел достаточно вычислить конъюнкцию по формуле:

$$Y = Y_1 \wedge Y_2 \wedge \dots \wedge Y_M,$$

где M – число разрядов в сравниваемых числах, Y – результат сравнения.

Только при поразрядном равенстве выходной сигнал Y будет равен логической единице.

Для построения многоразрядных схем сравнения используют элементы «исключающее ИЛИ». Эти элементы реализуют функцию:

$$d_i = A_i \wedge B_i \vee A_i \wedge \bar{B}_i.$$

Если сравнивать выражение (3.16) с таблицей 3.5, то можно заметить соотношения $d_i = Y_i$. Отсюда следует, что

$$Y = \bar{d}_1 \wedge \bar{d}_2 \wedge \dots \wedge \bar{d}_M = \bar{d}_1 \vee \bar{d}_2 \vee \dots \vee \bar{d}_M.$$

На рисунке 2.10 показана схема проверки на равенство, построенная на элементах «исключающее ИЛИ» в соответствии с выражением.




Рисунок 2.10 – Схема сравнения на равенство

Схемы сравнения выполняют более сложный логический анализ входных кодов и на выходе формируют три выходных сигнала, соответствующие результатам сравнения: $A > B$, $A = B$ или $A < B$. Примером служит интегральная микросхема цифрового компаратора К555СП1.

Помимо восьми входов для сравниваемых кодов (два четырехразрядных слова, обозначаемых $A_0 \dots A_3$ и $B_0 \dots B_3$) компаратор К555СП1 имеет три управляющих входа для наращивания разрядности $I(A < B)$, $I(A > B)$, $I(A = B)$ и три выхода результирующих сигналов $(A > B)$, $(A < B)$, $(A = B)$.

Условное графическое изображение компаратора приведено на рисунке 2.11.




Рисунок 2.11 – Условно графическое изображение компаратора

Работа четырехразрядного компаратора описывается таблицей истинности (таблица 2.6).

Таблица 2.6 – Таблица истинности четырехразрядного компаратора

Входы сравниваемых кодов				Входы наращивания			Выходы		
A3,B3	A2,B2	A1,B1	A0,B0	I(A>B)	I(A<B)	I(A=B)	A>B	A<B	A=B
A3>B3	×	×	×	×	×	×	1	0	0
A3<B3	×	×	×	×	×	×	0	1	0
A3=B3	A2>B2	×	×	×	×	×	1	0	0
A3=B3	A2<B2	×	×	×	×	×	0	1	0
A3=B3	A2=B2	A1>B1	×	×	×	×	1	0	0
A3=B3	A2=B2	A1<B1	×	×	×	×	0	1	0
A3=B3	A2=B2	A1=B1	A0>B0	×	×	×	1	0	0
A3=B3	A2=B2	A1=B1	A0<B0	×	×	×	0	1	0
A3=B3	A2=B2	A1=B1	A0=B0	1	0	0	1	0	0
A3=B3	A2=B2	A1=B1	A0=B0	0	1	0	0	1	0
A3=B3	A2=B2	A1=B1	A0=B0	×	×	1	0	0	1
A3=B3	A2=B2	A1=B1	A0=B0	1	1	0	0	0	0
A3=B3	A2=B2	A1=B1	A0=B0	0	0	0	1	1	0

Примечание: символ x указывает на то, что состояние соответствующих сигналов не влияет на состояние выхода.

В том случае, когда используется одиночная микросхема (разрядность входных кодов не более четырех), для ее правильной работы на вход I(A=B)

следует подавать сигнал «1», а на выходы $I(A>B)$ и $I(A<B)$ – сигнал «0». Если сравниваются коды с разрядностью более четырех, то выходы компаратора младших разрядов подключаются к одноименным входам компаратора старших разрядов сравниваемых чисел. Выходами всего многоразрядного компаратора кодов являются выходы компаратора самых старших сравниваемых разрядов.

На рисунке 2.12 показана схема построения 12-разрядного компаратора на основе четырехразрядных компараторов.




Рисунок 2.12 – Каскадирование цифровых компараторов

Основным применением цифровых компараторов в вычислительной технике является селектирование адреса, то есть сравнение цифрового кода на шине адреса с заданным базовым адресом. При их совпадении на выходе компаратора появляется сигнал, разрешающий работу адресуемого устройства.

3 ХОД РАБОТЫ

3.1 Исследование работы шифратора

Логические состояния входов и выходов шифратора при “Е” равно нулю.

Таблица истинности шифратора

	E	X7	X6	X5	X4	X3	X2	X1	X0	Y2	Y1	Y0	G	E0
Шар 1	0	1	1	1	1	1	1	1	1	1	1	1	1	0
Шар 2	0	1	1	1	1	1	1	1	0	1	1	1	0	1
Шар 3	0	1	1	1	1	1	1	0	1	1	1	0	0	1
Шар 4	0	1	1	1	1	1	0	1	1	1	0	1	0	1
Шар 5	0	1	1	1	1	0	1	1	1	1	0	0	0	1
Шар 6	0	1	1	1	0	1	1	1	1	0	1	1	0	1
Шар 7	0	1	1	0	1	1	1	1	1	0	1	0	0	1
Шар 8	0	1	0	1	1	1	1	1	1	0	0	1	0	1
Шар 9	0	0	1	1	1	1	1	1	1	0	0	0	0	1

Рисунок 3.1 -Таблица истинности шифратора E=0

Диаграмма состояний шифратора




Рисунок 3.2 – Диаграмма состояний шифратора при E=0

Логические состояния входов и выходов шифратора при “E” равном нулю.

Таблица истинности шифратора

	E	X7	X6	X5	X4	X3	X2	X1	X0	Y2	Y1	Y0	G	E0
Шаг 1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
Шаг 2	1	1	1	1	1	1	1	1	0	1	1	1	1	1
Шаг 3	1	1	1	1	1	1	1	0	1	1	1	1	1	1
Шаг 4	1	1	1	1	1	1	0	1	1	1	1	1	1	1
Шаг 5	1	1	1	1	1	0	1	1	1	1	1	1	1	1
Шаг 6	1	1	1	1	0	1	1	1	1	1	1	1	1	1
Шаг 7	1	1	1	0	1	1	1	1	1	1	1	1	1	1
Шаг 8	1	1	0	1	1	1	1	1	1	1	1	1	1	1
Шаг 9	1	0	1	1	1	1	1	1	1	1	1	1	1	1

Рисунок 3.3 -Таблица истинности шифратора E=1

Диаграмма состояний шифратора




Рисунок 3.4 – Диаграмма состояний шифратора при E=1

По таблице истинности и диаграмме состояний можно определить, что активным сигналом “Е” является 0, активный сигнал G появляется при любом активном входном сигнале, а активный сигнал ЕО возникает при отсутствии сигнала на входе.

Возьмём для проверки шифратора на приоритетность входы X3 и X6 и установим логический сигнал 0 для входа Е. На основе ранее полученных таблиц истинности, получаем, что при $X3 = 0$, $E = 0$ и остальных входах шифратора X0 – X2 и X4 – X7 равных единице, на выходах Y1, Y2, G, ЕО будут формироваться логические сигналы 1, 0, 0, 0 и 1 соответственно. При $X6 = 0$, $E = 0$ и при логической единице на остальных входах шифратора X0 – X5 и X7 на выходах будут Y2, Y1, Y0, G, ЕО будут сигналы будут формироваться логические сигналы 0, 0, 1, 0 и 1 соответственно.

Таблица истинности шифратора

	E	X7	X6	X5	X4	X3	X2	X1	X0	Y2	Y1	Y0	G	E0
Шаг 1	0	1	1	1	1	1	1	1	1	1	1	1	1	0
Шаг 2	0	1	0	1	1	0	1	1	1	0	0	1	0	1
Шаг 3														
Шаг 4														
Шаг 5														
Шаг 6														
Шаг 7														
Шаг 8														
Шаг 9														

Рисунок 3.5 – Таблица истинности шифратора для определения приоритетности

Диаграмма состояний шифратора




Рисунок 3.6 – Диаграмма состояний шифратора для определения приоритетности

Определяем по составленной выше таблице истинности, можно сделать вывод, что приоритетными являются старшие входы.

3.2 Исследование работы дешифратора

Таблица истинности дешифратора

	E	X1	X0	Y3	Y2	Y1	Y0
Шаг 1	0	0	0	1	1	1	0
Шаг 2	0	0	1	1	1	0	1
Шаг 3	0	1	0	1	0	1	1
Шаг 4	0	1	1	0	1	1	1
Шаг 5	1	0	0	1	1	1	1
Шаг 6	1	0	1	1	1	1	1
Шаг 7	1	1	0	1	1	1	1
Шаг 8	1	1	1	1	1	1	1

Рисунок 3.7 – Таблица истинности дешифратора

Диаграмма состояний шифратора




Рисунок 3.8 – Диаграмма состояний дешифратора

Так как только при «E=0» выходы дешифратора имеют однозначные значения, делаем вывод, что для данного входа активный сигнал — это 0.

3.3 Исследование работы мультиплексора

Логические состояния входов и выходов шифратора при “E” равном нулю и единице.

Таблица истинности мультиплексора

	E	A1	A0	X3	X2	X1	X0	Y
Шаг 1	0	0	0	0	0	0	1	= X0
Шаг 2	0	0	1	0	0	1	0	= X1
Шаг 3	0	1	0	0	1	0	0	= X2
Шаг 4	0	1	1	1	0	0	0	= X3
Шаг 5	1	0	0	0	0	0	1	--
Шаг 6	1	0	1	0	0	1	0	--
Шаг 7	1	1	0	0	1	0	0	--
Шаг 8	1	1	1	1	0	0	0	--

Рисунок 3.9 – Таблица истинности мультиплексора

Диаграмма состояний мультиплексора




Рисунок 3.10 – Диаграмма состояний мультиплексора

Согласно таблице истинности и диаграмме, вход «Е» активен при «0», так как только тогда выход мультиплексора повторяет сигнал с информационного входа.

3.4 Исследование работы сумматора

Таблица истинности сумматора

	C0	A3	A2	A1	A0	B3	B2	B1	B0	S3	S2	S1	S0	C4
Шар 1	0	0	0	1	0	0	1	0	0	0	1	1	0	0
Шар 2	0	1	0	0	1	1	1	0	0	0	1	0	1	1
Шар 3	0	0	0	1	1	0	1	1	0	1	0	0	1	0
Шар 4	0	1	0	1	1	0	1	1	1	0	0	1	0	1
Шар 5	0	1	1	1	1	1	1	1	1	1	1	1	0	1
Шар 6	1	0	0	1	1	0	1	0	1	1	0	0	1	0
Шар 7	1	0	0	1	0	1	0	0	0	1	0	1	1	0
Шар 8	1	1	0	0	1	0	0	1	1	1	1	0	1	0
Шар 9	1	1	1	1	0	1	1	1	0	1	1	0	1	1
Шар 10	1	1	1	1	1	1	1	1	1	1	1	1	1	1

Рисунок 3.11 – Таблица истинности сумматора

Диаграмма состояний сумматора




Рисунок 3.12 – Диаграмма состояний сумматора

Полученные данные были проверены с помощью приведённого уравнения:

$$\begin{aligned}
 C0 + 2^0(A0 + B0) + 2^1(A1 + B1) + 2^2(A2 + B2) + 2^3(A3 + B3) &= \\
 = 2^0S0 + 2^1S1 + 2^2S2 + 2^3S3 + 2^4C4 &= \\
 0 + 0010 + 0100 &= 0110 \\
 0 + 1001 + 1101 &= 10110 \\
 0 + 0101 + 0110 &= 1011 \\
 0 + 1011 + 0111 &= 10010 \\
 0 + 1111 + 1111 &= 11110 \\
 1 + 0011 + 0101 &= 1001 \\
 1 + 0010 + 1000 &= 1011 \\
 1 + 1001 + 0011 &= 1101 \\
 1 + 1110 + 1110 &= 11101 \\
 1 + 1111 + 1111 &= 11111
 \end{aligned}$$

3.5 Исследование работы компаратора

Таблица истинности цифрового компаратора

	A3	A2	A1	A0	B3	B2	B1	B0	I(A>B)	I(A=B)	I(A<B)	A>B	A=B	A<B
War 1	1	0	0	0	0	0	0	0	1	1	1	1	0	0
War 2	0	0	0	0	1	0	0	0	0	0	0	0	0	1
War 3	0	1	0	0	0	0	0	0	1	1	1	1	0	0
War 4	0	0	0	0	0	1	0	0	0	0	0	0	0	1
War 5	0	0	1	0	0	0	0	0	1	1	1	1	0	0
War 6	0	0	0	0	0	0	1	0	0	0	0	0	0	1
War 7	0	0	0	1	0	0	0	0	1	1	1	1	0	0
War 8	0	0	0	0	0	0	0	1	0	0	0	0	0	1
War 9	0	0	0	0	0	0	0	0	1	0	0	1	0	0
War 10	0	0	0	0	0	0	0	0	0	0	1	0	0	1
War 11	0	0	0	0	0	0	0	0	0	1	0	0	1	0
War 12	0	0	0	0	0	0	0	0	1	1	1	0	1	0
War 13	0	0	0	0	0	0	0	0	1	0	1	0	0	0
War 14	0	0	0	0	0	0	0	0	0	0	0	1	0	1

Рисунок 3.13 – Таблица истинности компаратора

Диаграмма состояний цифрового компаратора




Рисунок 3.14 – Диаграмма состояний компаратора

Как следует из таблицы истинности, сравнение пяти разрядов осуществляется путем подачи старших 4 бит на компаратор и использования результата сравнения младшего бита в качестве управляющего сигнала.

4 ВЫВОД

В ходе лабораторной работы были экспериментально изучены ключевые комбинационные устройства цифровой электроники. Построение таблиц истинности и временных диаграмм позволило наглядно подтвердить логику работы шифратора, дешифратора, мультиплексора, сумматора и компаратора.

Особое внимание было уделено определению активных уровней управляющих сигналов, исследованию приоритетов работы шифратора, а также освоению метода каскадирования компаратора для увеличения разрядности сравниваемых чисел.