

Министерство образования Республики Беларусь
Учреждение образования
БЕЛОРУССКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ ИНФОРМАТИКИ
И РАДИОЭЛЕКТРОНИКИ

Факультет компьютерных систем и сетей

Кафедра электронных вычислительных машин

ОТЧЁТ
по лабораторной работе № 3
на тему:
Исследование работы триггеров

Студенты гр.450502

Бурш А.П.
Новицкий Е.Ю
Спирин Н.Д.

Преподаватель

Горченко А.С.

Минск 2026

1 ЦЕЛЬ РАБОТЫ

Целью работы является исследование работы RS-триггера, JK-триггера и D-триггера.

2 ТЕОРЕТИЧЕСКИЕ СВЕДЕНИЯ

Триггером называется простейшее устройство, имеющее два устойчивых состояния, переход между которыми происходит в результате процессов, обусловленных наличием в электрической цепи триггера цепей положительной обратной связи.

Два устойчивых состояния триггера обозначаются $Q = 1$ и $Q = 0$. В каком из этих состояний окажется триггер, зависит от состояния сигналов на входах триггера и от его предыдущего состояния, иными словами триггер имеет память. Можно сказать, что триггер является элементарной ячейкой памяти.

Тип триггера определяется алгоритмом его работы. В зависимости от алгоритма работы, триггер может иметь установочные, информационные и управляющие входы. Установочные входы устанавливают состояние триггера независимо от состояния других входов. Входы управления разрешают запись данных, подающихся на информационные входы.

Если триггер не имеет входов синхронизации, то его называют асинхронным. В этом случае его поведение однозначно определяется в момент прихода активного сигнала на информационный вход. В зависимости от устройства входных цепей триггер будет изменять своё состояние или под действием уровня входного сигнала или под действием фронта этого сигнала.

Если триггер имеет хотя бы один вход синхронизации, то он считается синхронным. У такого триггера имеются информационные входы, приём информации по которым происходит в момент активного состояния синхросигнала. При этом триггер может иметь и другие информационные входы, которые асинхронно определяют его поведение.

Асинхронный RS-триггер является базовым при создании более сложных триггеров. В простейшем случае асинхронный RS-триггер имеет два входа: S (Set) – вход установки триггера в единичное состояние. R (Reset) – вход установки триггера в нулевое состояние. Активный сигнал по входу S в момент появления заставляет триггер перейти в единичное состояние. Активный сигнал по входу R в момент появления заставляет триггер перейти в нулевое состояние.

На рисунке 2.1 приведена схема асинхронного RS – триггера, построенного на логических элементах И-НЕ.




Рисунок 2.1 – Схема асинхронного RS – триггера, построенного на логических элементах И-НЕ

Будем считать выход элемента D1 прямым выходом триггера Q. По заданному положению прямого выхода определим положение входов установки триггера в нуль (R) и в единицу (S). Если предположить, что сигнал логической единицы присутствует на верхнем входе, то состояние выходного сигнала элемента D1 будет зависеть от сигнала на выходе элемента D2. Следовательно, единица на верхнем входе не заставляет схему непременно менять своё состояние. Это пассивный уровень сигнала на верхнем входе.

Если выход элемента D1 имеет нулевое состояние и на верхний вход поступит нулевой логический сигнал, то на выходе элемента D1 спустя время задержки одного элемента $t_{зд}$ появится логическая единица независимо от состояния сигнала на нижнем входе системы. Сформированная на выходе D1 единица, поступая на верхний вход элемента D2 приведёт к появлению нуля на выходе D2 спустя время задержки $t_{зд}$. То есть через время $2t_{зд}$ триггер перейдет в новое, единичное состояние.

Таким образом, активным сигналом на верхнем входе является логический нуль, этот вход является входом установки S, поскольку приводит к появлению логической единицы на прямом выходе – Q. Поскольку схема симметрична, можно предположить, что нижний вход схемы является входом сброса триггера в нуль – R, причём активным сигналом для этого входа также является логический нуль. Временная диаграмма работы RS-триггера с учётом задержки сигнала в элементах приведена на рисунке 2.2.




Рисунок 2.2 – Временная диаграмма работы RS-триггера с учётом задержки сигнала в элементах

Для RS-триггера комбинация $S=0$ и $R=0$ является запрещенной. После такой комбинации информационных сигналов состояние триггера будет неопределенным: на его выходе Q может быть 0 или 1. Существуют разновидности RS-триггеров, называемые Е-, R- и S-триггерами, для которых сочетание $S=R=1$ не является запрещенным. Е-триггер для $S=R=1$ не изменяет своего состояния ($Q_{n+1} = Q_n$). S-триггер при $S=R=1$ устанавливается в состояние $Q=1$, а R-триггер в этом случае устанавливается в состояние $Q=0$. На рисунке 2.3 приведено условное графическое изображение RS-триггера, где символами инверсии показано, что активным сигналом для входов S и R является нулевой логический уровень.




Рисунок 2.3 – Условное графическое изображение RS-триггера

Поведение триггера можно определить сокращённой таблицей истинности 2.4, в которой сигналы на входах R и S определены для момента времени n , а состояние триггера определяется для следующего момента времени, который определяют как $n+1$.

Таблица 2.4 – Таблица истинности RS-триггера

S_n	R_n	Q_{n+1}	Примечание
0	0	-	запрещено
0	1	1	запись единицы
1	0	0	запись с нуля
1	1	Q_n	хранение

Поведение триггера также можно описать таблицей переходов 2.5. Эта таблица определяет значения сигналов на входах, при которых происходит переход триггера из исходного состояния Q_n в состояние Q_{n+1} , а значения сигналов в момент времени «п» на его входах – в столбцах S_n и R_n .

Таблица 2.5 – Таблица переходов

Q_n	S_n	R_n	Q_{n+1}
0	1	x	0
0	0	1	1
1	1	0	0
1	x	1	1

Рассмотрим принцип построения матрицы переходов для первой строки таблицы. Чтобы из нулевого исходного состояния триггер перешёл в нулевое, необходимо чтобы состояние сигнала S_n на входе S было пассивным, а состояние сигнала на входе R не имеет значения. Это объясняется тем, что при пассивном сигнале на входе R триггер просто сохранит своё исходное состояние, а при активном сигнале на этом входе происходит запись нуля в триггер. Но при этом в любом случае конечное состояние триггера будет равным нулю, то есть будет равно требуемому значению. Произвольное состояние сигнала помечено в таблице символом x.

JK-триггер имеет два информационных входа J и K, предназначенные для установки его выхода в логическое состояние 1 или 0. В интегральной схемотехнике JK-триггеры обычно выполняются синхронными, поэтому сигналы на информационных входах влияют на состояние JK-триггера только при поступлении тактового сигнала на его вход синхронизации C.

На рисунке 3.6 показан один из вариантов построения синхронного двухступенчатого JK-триггера.

Схема состоит из основного RS-триггера на логических элементах D3, D4 и дополнительного – на логических элементах D7, D8. Логические элементы D1 и D2 обеспечивают синхронизацию основного триггера, а элементы D5 и D6 – синхронизацию дополнительного триггера. Основной триггер тактируется потенциалом логической 1, поступающим на вход C.

Логический элемент D9 инвертирует тактовый сигнал, поэтому дополнительный триггер тактируется потенциалом логического 0.




Рисунок 2.6 – Схема синхронного двухступенчатого JK-триггера

Рассмотрим работу триггера при разных комбинациях входного сигнала. Пусть в исходном положении триггер находится в нулевом состоянии. Тогда на одном из входов элементов D1 и D2 будут, соответственно, логическая 1 и логический 0. При отсутствии входного тактового импульса, т.е. при $C=0$, элементы D1 и D2 закрыты независимо от того, какие сигналы будут на остальных их входах.

Пусть на вход J подан сигнал логической 1 ($J = 1$), а на входе K присутствует логический 0 ($K=0$). Тогда с приходом импульса синхронизации $C=1$ элемент D1 откроется, а элемент D2 останется закрытым. Одновременно с этим закроются оба элемента D5 и D6 сигналом логического 0, снимаемым с выхода инвертора D9. Сигнал логического нуля с выхода открытого элемента D1 установил основной триггер в состояние 1, а на входе элемента D6 – сигнал логического 0. Эти сигналы никак не повлияют на состояние дополнительного триггера, так как во время действия импульса синхронизации $C=1$ элементы D5 и D6 закрыты нулевым потенциалом с выхода инвертора D9. По окончании импульса синхронизации элементы D1 и D2 закроются, а на выходе элемента D9 и, следовательно, входах элементов D5 и D6 появится логическая 1. Так как основной триггер находится в состоянии 1, то откроется элемент D5 и установит дополнительный триггер в состояние 1 ($Q=1$).

Аналогично можно показать, что при $J=0$ и $K=1$ с приходом импульса

синхронизации, триггер установится в состояние логического нуля: $Q=0$. Таким образом, в триггере данного типа изменение выходного сигнала происходит только в моменты, когда потенциал на входе синхронизации C переходит из 1 в 0. Поэтому говорят, что эти триггеры тактируются срезом тактового импульса в отличие от триггеров, тактируемых потенциалом.

Временная диаграмма работы JK-триггера показана на рисунке 2.7.




Рисунок 2.7 – Временная диаграмма работы JK-триггера

Работа JK-триггеров описывается таблицей истинности 2.8 и таблицей переходов 2.9.

Таблица 2.8 – Таблица истинности JK-триггера

J_n	K_n	Q_{n+1}	Примечание
0	0	Q_n	хранение
0	1	0	запись с нуля
1	0	1	запись единицы
1	1	$\underline{Q_n}$	счетный режим

Таблица 2.9 – Таблица переходов JK-триггера

Q_n	J_n	K_n	Q_{n+1}
0	0	×	0
0	0	×	1
1	×	1	0
1	×	0	1

В отличие от RS-триггера, в JK-триггере наличие $J=K=1$ приводит к переходу выхода Q триггера в противоположное состояние. Эта особенность JK-триггера используется на практике – при объединении входов J и K получается так называемый Т-триггер, или счётный триггер, который изменяет состояние выхода по фронту импульса на входе C . Т-триггер может иметь подготовительный вход T (точка объединения входов J и K). Сигнал на этом входе разрешает (при $T=1$) или запрещает (при $T=0$) срабатывание триггера от фронтов импульсов на входе C .

Чтобы расширить функциональные возможности JK-триггера, его снабжают асинхронными входами R и S , которые имеют приоритет по отношению к другим входам. На рисунке 2.10 представлен JK-триггер К555ТВ9. При подаче логического нуля на вход S триггер асинхронно устанавливается в единичное состояние, а при подаче логического нуля на вход R – в нулевое состояние.




Рисунок 2.10 – Условное графическое обозначение JK-триггера

D-триггер или триггер задержки (delay) относится к синхронным триггерам. При поступлении синхросигнала на вход C устанавливается в состояние, соответствующее потенциалу на входе D.

Схема D-триггера с потенциальным управлением показано на рисунке 2.11. Основой D-триггера является асинхронный RS-триггер, выполненный на элементах D3 и D4.




Рисунок 2.11 – Схема D-триггера с потенциальным управлением

При $C=0$ триггер хранит информацию, поскольку на выходах D1, D2 присутствуют единицы, что соответствует пассивным сигналам асинхронного триггера D3, D4. При $C=1$ в триггер записывается состояние сигнала D. Если $D=0$, то на выходе D1 формируется единица, а на выходе D2 формируется ноль, что приводит к записи в триггер нуля.

Наряду с приведённым выше уравнением поведение триггера можно описать таблицей истинности 2.12 и таблицей переходов 2.13.

Таблица 2.12 – Таблица истинности D-триггера

D_n	Q_{+1}
0	0
1	1

Таблица 2.13 – Таблица переходов D-триггера

Q_n	D_n	Q_{n+1}
0	0	0
0	1	1
1	0	0
1	1	1

Из приведенных таблиц видно, что для D-триггера нет запрещенной комбинации сигналов на входах D и C.

При активном синхросигнале нежелательно менять состояние сигнала на информационном входе D. В момент окончания действия активного синхросигнала происходит переход триггера из режима записи в режим хранения принятой информации. Триггер как бы защёлкивается в новом состоянии. Поэтому подобные триггеры иногда называют триггерами-защёлками.

Изменение состояния D-триггера при воздействии входных сигналов показано на рисунке 2.14.




Рисунок 2.14 – Временная диаграмма работы D-триггера с потенциальным управлением

При активном синхросигнале изменение состояния сигнала на входе D повторяется на выходе. То есть триггер превращается в повторитель входного сигнала. Этим фактом иногда пользуются, например, для повышения нагрузочной способности схемы.

Особенностью триггеров с динамическим управлением является то, что

они принимают информацию в течение короткого интервала времени вблизи активного фронта синхросигнала. На рисунке 2.15 показана схема D-триггера с динамическим управлением, которая реализована в составе микросхемы ТТЛ типа К555ТМ2.




Рисунок 2.15 – Схема D-триггера с динамическим управлением

Пусть в исходном состоянии $C=0$ и $D=1$ (входы асинхронной установки S и R находятся в пассивном единичном состоянии и при анализе работы схемы не рассматриваются). Триггер сохраняет своё состояние. При этом на выходе элемента D2 присутствует логический нуль, в результате чего выход элемента D1 находится в единичном состоянии.

С приходом нарастающего фронта синхросигнала все входы элемента D3 имеют единичное состояние, что приводит, спустя время задержки элемента, к появлению логического нуля на его выходе. Этот нуль поступает на входы элементов D1 и D4, блокируя информационный вход триггера D, то есть спустя время задержки всего одного элемента после прихода фронта синхросигнала изменение сигнала D не вызывает изменение состояния триггера. При этом ноль на выходе D3 переводит выходной сигнал D5 в единицу, а D6 – в ноль.

Таким образом, после прихода синхросигнала произойдёт переключение выходного сигнала триггера через интервал времени, равный утроенному времени задержки логического элемента.

Аналогично триггер ведёт себя при $D=0$, только в этом случае блокирование информационного сигнала происходит нулём с выхода элемента D4 на вход элемента D2.

Предложенный анализ работы входной логики триггера, выполненной на элементах D1, D2 показывает, что с появлением нарастающего фронта на входе синхронизации спустя время задержки всего одного элемента происходит блокирование информационного входа так, что изменение состояния сигнала после этого не приводит к изменению состояния триггера. Только с приходом следующего нарастающего фронта синхросигнала возможна запись в триггер нового состояния информационного сигнала.




Рисунок 2.16 – Условное графическое обозначение триггера K555TM2

Условное графическое обозначение рассмотренного триггера с учётом асинхронных входов S и R представлено на рисунке 3.16. Наличие асинхронных входов расширяет функциональные возможности триггера. При подаче активного (в данном случае нулевого) сигнала на любой из асинхронных входов блокируется запись в триггер состояния информационного входа D.

3 ХОД РАБОТЫ

3.1 Исследование работы RS-триггера

Таблица истинности и диаграмма состояний шифратора RS-триггера представлены на рисунках 3.1.1 и 3.1.2 соответственно

Таблица истинности RS-триггера

	S	R	Q
Шаг 1	0	0	1
Шаг 2	1	0	0
Шаг 3	0	1	1
Шаг 4	1	1	1

Рисунок 3.1.1 – Таблица истинности RS-триггера

Диаграмма состояний RS-триггера




Рисунок 3.1.2 – Диаграмма состояний RS-триггера

Выход	Вход R	Вход S	Выход +1
0	x	0	1
0	0	1	0
1	1	0	1
1	0	x	0

Таблица 3.1.1 – Таблица переходов RS-триггера

Состояние триггера изменяется при подаче активного уровня «0» на вход, противоположный текущему состоянию выхода: из «0» в «1» при комбинации $S=0, R=1$, и из «1» в «0» при комбинации $S=1, R=0$. Состояние не изменяется в режиме хранения при подаче «1» на оба входа ($S=1, R=1$). При этом комбинация $S=0, R=0$ является запрещенной, так как она принудительно устанавливает оба выхода в состояние логической «1», что нарушает логику работы устройства и приводит к непредсказуемому результату при последующем переходе в режим хранения.

3.2 Исследование работы JK-триггера

Таблица истинности и диаграмма состояний JK-триггера представлены на рисунках 3.2.1 и 3.2.2 соответственно

Таблица истинности JK-триггера

	S	R	J	K	С	Q	/Q
Шаг 1	1	1	0	0	П	0	1
Шаг 2	1	1	0	1	П	0	1
Шаг 3	1	1	1	0	П	1	0
Шаг 4	1	1	0	0	П	1	0
Шаг 5	1	1	1	0	П	1	0
Шаг 6	1	1	0	1	П	0	1
Шаг 7	1	1	0	0	П	0	1
Шаг 8	1	1	1	1	П	1	0
Шаг 9	1	1	1	1	П	0	1
Шаг 10	1	1	1	1	П	1	0

Рисунок 3.2.1 – Таблица истинности JK-триггера

Диаграмма состояний JK-триггера




Рисунок 3.2.2 – Диаграмма состояний JK-триггера

На основе таблицы истинности и диаграммы состояний были заполнены таблицы 3.2.1 и 3.2.2.

Выход	Вход J	Вход K	Выход $+1$
0	x	0	0
0	0	1	0
1	1	0	1
1	0	x	1

Таблица 3.2.1 – Таблица переходов JK-триггера

Режим работы	Вход J	Вход K
Хранение информации	0	0
Установка «1»	1	0
Установка «0»	0	1
Переключение	1	1

Таблица 3.2.2 – Таблица режимов работы JK-триггера

Диаграммы состояний JK-триггера в динамическом режиме работы представлены на рисунках 3.2.3, 3.2.4, 3.2.5, 3.2.6.

Диаграмма состояний JK-триггера




Рисунок 3.2.3 – Диаграмма состояний JK-триггера в динамическом режиме при S=0 и R=0

Диаграмма состояний JK-триггера




Рисунок 3.2.4 – Диаграмма состояний JK-триггера в динамическом режиме при $S=1$ и $R=0$

Диаграмма состояний JK-триггера




Рисунок 3.2.5 – Диаграмма состояний JK-триггера в динамическом режиме при $S=0$ и $R=1$

Диаграмма состояний JK-триггера




Рисунок 3.2.6 – Диаграмма состояний JK-триггера в динамическом режиме при $S=1$ и $R=1$

Активным уровнем сигналов асинхронной установки S и сброса R является логический «0». Это подтверждается тем, что триггер реагирует на эти входы, например, это видно на рисунке 3.2.5, на котором изображена диаграмма состояний JK-триггера в динамическом режиме при $S=0$ и $R=1$, когда выход Q всегда равен «1» при $S=0$.

Если на асинхронные входы S или R подан активный сигнал, то триггер переходит в режим принудительного управления. В этом случае входы J , K и тактовый сигнал C полностью игнорируются и перестают влиять на состояние триггера.

При установке входов $S=1$ и $R=1$ асинхронное управление отключается, и триггер переходит в синхронный режим. В этом состоянии его работа полностью определяется сигналами на входах J и K в моменты прихода тактовых импульсов на вход C .

Анализ временной диаграммы на рисунке 3.2.6 показывает, что переключения JK-триггера происходят по отрицательному перепаду тактового импульса на входе «C».

Когда выход Q меняет свое состояние (например, из 1 в 0), сигнал на входе C переходит из высокого уровня («1») в низкий («0»). Пока сигнал C равен «1» или идет вверх, выход триггера не меняется, он ожидает именно падения сигнала.

3.3 Исследование D-триггера

Таблица истинности и диаграмма состояний D-триггера представлены на рисунках 3.3.1 и 3.3.2 соответственно

Таблица истинности D-триггера

	S	R	D	C	Q	$\bar{Q}$
Шаг 1	1	1	0	ЛГ	0	1
Шаг 2	1	1	1	ЛГ	1	0
Шаг 3	1	1	0	ЛГ	0	1
Шаг 4						

Рисунок 3.3.1 – Таблица истинности D-триггера

Диаграмма состояний D-триггера




Рисунок 3.3.2 – Диаграмма состояний D-триггера

На основе таблицы истинности и диаграммы состояний были заполнены таблицы 3.3.1 и 3.3.2.

Выход	Вход D	Выход $+1$
0	0	0
0	1	1
1	0	0
1	1	1

Таблица 3.3.1 – Таблица переходов D-триггера

Режим работы	D
Установка «1»	1
Установка «0»	0

Таблица 3.3.2 – Таблица режимов работы D-триггера

Диаграмма состояний D-триггера




Рисунок 3.3.3 – Диаграмма состояний D-триггера в динамическом режиме при S=0 и R=0

Диаграмма состояний D-триггера




Рисунок 3.3.4 – Диаграмма состояний D-триггера в динамическом режиме при S=1 и R=0

Диаграмма состояний D-триггера




Рисунок 3.3.5 – Диаграмма состояний D-триггера в динамическом режиме при S=0 и R=1

Диаграмма состояний D-триггера




Рисунок 3.3.6 – Диаграмма состояний D-триггера в динамическом режиме при S=1 и R=1

Активным уровнем сигналов асинхронной установки S и сброса R является «0». Это подтверждается тем, что при подаче «0» на один из этих входов триггер мгновенно принимает состояние 1 или 0, не дожидаясь

тактового импульса, например, на рисунке 3.3.5 $S=0$ а выход Q всегда принимает значение «1».

Если на входы S или R подан активный уровень «0», то информационный вход D и тактовый вход C перестают влиять на работу триггера.

Асинхронные входы имеют абсолютный приоритет. Триггер работает следующим образом: при $S=0$ выход Q устанавливается в «1», при $R=0$ – в «0». Любые изменения данных на входе D или пульсация генератора на входе C в этот момент игнорируются.

При подаче на входы S и R логической «1», триггер переходит в режим синхронной записи данных.

По временным диаграммам видно, что переключения D -триггера происходят по отрицательному перепаду тактового импульса на входе C (переход из «1» в «0»). Изменение состояния на выходе Q происходит строго в момент падения сигнала на тактовом входе C .

4 ВЫВОД

В ходе лабораторной работы были изучены принципы работы RS -, JK - и D -триггеров. На основании анализа временных диаграмм установлены следующее:

1 В ходе исследования RS -триггера было установлено, что работа устройства основана на двух устойчивых состояниях. Переключение происходит при подаче активного уровня «0» на вход, противоположный текущему состоянию выхода: из «0» в «1» при $S=0, R=1$, и из «1» в «0» при $S=1, R=0$. В режиме хранения ($S=1, R=1$) состояние выходов остается неизменным. Внимание стоит уделить комбинации $S=0, R=0$, которая является запрещенной. В этом режиме оба выхода принудительно устанавливаются в состояние логической «1», что нарушает логическую взаимосвязь выходов и приводит к непредсказуемому поведению при попытке перехода в режим хранения.

2 В ходе исследования JK -триггера, им были продемонстрированы более широкие функциональные возможности. Данный триггер не имеет запрещенных комбинаций на информационных входах. При подаче логических «1» на входы J и K триггер не переходит в неопределенное состояние. Это делает его более надежным и универсальным элементом цифровых схем.

В динамическом режиме подтверждено, что асинхронные входы S и R имеют безусловный приоритет над тактовым сигналом C и информационными входами J, K . Если на один из них подан активный «0», триггер мгновенно принимает соответствующее состояние, полностью игнорируя команды генератора и логику на входах J и K , что позволяет принудительно управлять устройством в любой момент времени.

3 В ходе исследования D -триггера, что D -триггер функционирует как элемент памяти, осуществляющий синхронную запись данных со входа D .

Было выявлено, что при подаче пассивных уровней на асинхронные входы $S=1$, $R=1$ триггер копирует логическое состояние входа D на выход Q . Анализ временных диаграмм подтвердил, что переключение происходит по отрицательному перепаду тактового импульса. В остальное время триггер стабильно хранит записанное значение, игнорируя любые изменения на информационном входе. Приоритет управления как и в случае с JK- триггером, в динамическом режиме асинхронные входы имеют абсолютный приоритет. При подаче на них «0» работа входа и генератора полностью блокируется. Это позволяет мгновенно установить триггер в «1» или «0» независимо от тактовой частоты и текущих данных на входе.