

Министерство образования Республики Беларусь
Учреждение образования
«Белорусский государственный университет
информатики и радиоэлектроники»

Кафедра электронных вычислительных машин

Лабораторная работа №4
«Исследование работы регистров»

Студенты группы 450502

Бурш А.П
Новицкий Е.Ю.
Спирин Н.Д.

Преподаватель

Горченков А. С.

1 ЦЕЛЬ РАБОТЫ

Целью работы является исследование работы параллельного регистра и регистра сдвига.

2 ТЕОРЕТИЧЕСКИЕ СВЕДЕНИЯ

2.1 Параллельные регистр

Параллельные регистры - это устройства, предназначенные для записи, хранения и выдачи информации, представленной в виде двоичных кодов. Для хранения каждого двоичного разряда в регистре используется одна триггерная ячейка. Для запоминания многоразрядных слов необходимое число триггеров объединяют вместе и рассматривают как единый функциональный узел - регистр. Если регистр построен на триггерах-защелках, то его называют регистр-защелка. Типовыми внешними связями регистра являются информационные входы $D_0 - D_n$, вход сигнала записи (или загрузки) C , вход сброса R и выходы триггеров: прямые $Q_0 - Q_n$ и инверсные $\bar{Q}_0 - \bar{Q}_n$. В упрощенном варианте регистр может не иметь входа сброса и инверсных выходов.

На рис. 2.1.1 показана схема четырехразрядного регистра, выполненного на D-триггерах и логических элементах 2И. При подаче управляющего сигнала $Y_1=1$ цифровой код, установленный на информационных входах $D_0 - D_3$, записывается в соответствующие разряды четырех D-триггеров. При $Y_1=Y_2=0$ цифровой код хранится в регистре, а при $Y_2=1$ происходит параллельное считывание кода, т.е. передача его на выходы $Q_0 - Q_3$.




Рис. 2.1.1 Четырехразрядный параллельный регистр

Выпускаемые промышленностью регистры иногда объединяются на кристалле микросхемы с другими узлами, совместно с которыми регистры обычно используются в схемах цифровой аппаратуры. Такой интегральной

микросхемой является 4-разрядный параллельный регистр К155ИР15, условное графическое обозначение которого приведено на рис. 2.1.2.




Рис. 2.1.2. Условное графическое обозначение регистра К555ЙР15

Микросхема имеет следующие входы: тактовый С. информационные D0 - D3. управления загрузкой P1 и P2, сброса R и считывания выходных данных E1 и E2. Операция загрузки происходит синхронно с фронтом тактового импульса на входе С. если на входах P1 и P2 одновременно присутствует сигнал логического 0. Хранящийся в регистре цифровой код может быть считан с выходов Q0 - Q3. если на входы управления считыванием E1 и E2 одновременно подан сигнал логического 0. Выходными каскадами данной микросхемы являются буферные логические элементы с тремя логическими состояниями. Если хотябы на одном из входов присутствует сигнал логической 1, выходы находятся в высокоимпедансном состоянии (Z- состояние) и считывание информации запрещено. Это позволяет подключать выходы регистра непосредственно к шине данных микропроцессорных устройств. Режимы работы регистра К155ИР15 при различных значениях входных сигналов приведено в табл. 2.1

Таблица 2.1

Режим работы	Вход							Выход
	E1	E2	R	C	P1	P2	Dn	Qn
Сброс	0	0	1	×	×	×	×	0
Параллельная загрузка	0	0	0	↑	0	0	0	0
	0	0	0	↑	0	0	1	0
Хранение	0	0	0	×	1	0	×	q _n
	0	0	0	×	0	1	×	q _n
Запрет считывания	1	0	×	×	×	×	×	Z
	0	1	×	×	×	×	×	Z

Примечания: - символ x обозначает безразличное состояние входа;
- символ $\uparrow$ обозначает фронт тактового сигнала.

2.2 Регистр сдвига

Регистр сдвига (shift register) это регистр, содержимое которого при подаче управляющего сигнала на тактовый вход C может сдвигаться в сторону старших или младших разрядов. Схема сдвигающего регистра из цепи Ж-триггеров показана на рис. 2.2.1




Рис. 2.2.1 Схема регистра сдвига

Пусть левый по схеме триггер соответствует младшему разряду регистра, а правый триггер - старшему разряду. Тогда вход каждого триггера (кроме левого) подключен к выходу соседнего младшего триггера. Когда на все входы C триггеров поступает срез входного тактового импульса, выход каждого триггера Q_i принимает состояние предыдущего каскада и, таким образом, информация, содержащаяся в регистре, сдвигается на один разряд в сторону старших разрядов. Триггер младшего разряда принимает при этом состояние последовательного входа D . Информация, поступившая на вход D схемы, появится на ее выходе $Q(m-1)$ через mt тактов.

Существенным является то, что схема построена на двухступенчатых триггерах. Если использовать триггеры с потенциальным управлением, то при активном уровне сигнала C все триггеры будут открыты для записи, и сигнал D успеет пройти столько триггеров, сколько позволит длительность сигнала C .

Часто требуются более сложные регистры: с параллельной синхронной записью информации, реверсивные, с параллельно последовательной записью.

Такие регистры называются универсальными. Примером универсального регистра служит интегральная микросхема К555ИР11, условное графическое обозначение которой показано на рис. 2.2.2.

Регистр К555ИР11 может работать в следующих режимах (табл. 2.2.1): сброс, хранение данных, сдвиг влево, сдвиг вправо, и параллельная загрузка. Микросхема имеет входы: тактовый (C), параллельной загрузки (DO —

D3), выбора режима работы (S0 и S1), асинхронного сброса (R). Данные также могут поступать в регистр в последовательном коде на входы DL (при сдвиге влево) и DR (при сдвиге вправо). Все операции кроме сброса выполняются в регистре синхронно по фронту тактовых импульсов. Внутренний код регистра может быть прочитан на выходах Q0 - Q3.




Рис. 2.2.2. Условное графическое обозначение регистра сдвига

Таблица 2.2.1

Режим работы	Вход							Выход			
	R	C	S1	S0	DR	DL	D _n	Q0	Q1	Q2	Q3
Сброс	0	×	×	×	×	×	×	0	0	0	0
Хранение	1	×	0	0	×	×	×	q ₀	q ₁	q ₂	q ₃
Сдвиг влево	1	↑	1	0	×	0	×	q ₁	q ₂	q ₃	0
	1	↑	1	0	×	1	×	q ₁	q ₂	q ₃	1
Сдвиг вправо	1	↑	0	1	0	×	×	0	q ₀	q ₁	q ₂
	1	↑	0	1	1	×	×	1	q ₀	q ₁	q ₂
Параллельная загрузка	1	↑	1	1	×	×	d _n	d ₀	d ₁	d ₂	d ₃

Примечания: - символ x обозначает безразличное состояние входа;
 - символ | обозначает фронт тактового сигнала.

Области применения сдвиговых регистров весьма разнообразны. В двоичной арифметике сдвиг числа на один разряд влево соответствует умножению его на 2, а сдвиг на один разряд вправо - делению пополам. В

аппаратуре передачи данных универсальные регистры преобразуют параллельный код в последовательный и обратно. Передача данных по последовательным кодом по сравнению с параллельной передачей существенно экономит число линий связи, однако при этом увеличивается время обмена.

3 ХОД РАБОТЫ

3.1 Исследование работы параллельного регистра

3.1.1. Исследование параллельного регистра в статическом режиме

Режим параллельной загрузки и хранения: При подаче на входы параллельной загрузки и разрешения считывания выходного кода следующих значений сигналов: $D0 = 0$, $D1 = 1$, $D2 = 1$, $D3 = 0$, $E1 = 0$ и $E2 = 0$, а также при изменении значений управляющих сигналов загрузки «P1» и «P2», были получены соответствующие диаграмма состояний и таблица истинности для параллельного регистра.




Рис 3.1.1.1 Диаграмма состояния параллельного регистра в режиме параллельной загрузки и хранения.

Таблица истинности параллельного регистра

	R	E2	E1	P2	P1	D3	D2	D1	D0	C	Q3	Q2	Q1	Q0
Шаг 1	0	0	0	0	0	0	1	1	0	ЛГ	0	1	1	0
Шаг 2	0	0	0	1	0	0	1	1	0	ЛГ	0	1	1	0
Шаг 3	0	0	0	0	1	0	1	1	0	ЛГ	0	1	1	0
Шаг 4	0	0	0	1	1	0	1	1	0	ЛГ	0	1	1	0

Рис 3.1.1.2 Таблица истинности параллельного регистра в режиме параллельной загрузки и хранения.

Из диаграммы состояний следует, что параллельная загрузка регистра осуществляется при подаче на входы P1 и P2 активного уровня сигнала, равного нулю. В режиме хранения информации параллельный регистр работает в том случае, если хотя бы на одном из входов (P1 или P2) присутствует неактивный уровень сигнала.

Режим управления выходом регистра:

При установке на входах параллельной загрузки и управления загрузкой следующих значений сигналов: D0 = 0, D1 = 1, D2 = 1, D3 = 0, P1 = 0 и P2 = 0, а также при изменении значений сигналов на входах разрешения считывания выходного кода «E1» и «E2», были получены соответствующие диаграмма состояний и таблица истинности параллельного регистра.

Диаграмма состояний параллельного регистра




Рис. 3.1.1.3. Диаграмма состояний параллельного регистра в режиме управления выходом

Таблица истинности параллельного регистра

	R	E2	E1	P2	P1	D3	D2	D1	D0	C	Q3	Q2	Q1	Q0
Шаг 1	0	0	0	0	0	0	1	1	0	ЛГ	0	1	1	0
Шаг 2	0	1	0	0	0	0	1	1	0	ЛГ	0	0	0	0
Шаг 3	0	0	1	0	0	0	1	1	0	ЛГ	0	0	0	0
Шаг 4	0	1	1	0	0	0	1	1	0	ЛГ	0	0	0	0

Рис. 3.1.1.4. Таблица истинности параллельного регистра в режиме управления выходом

Считывание состояния регистра с выходов Q разрешено, если $E1=0$ и $E2=0$.

3.1.2. Исследование параллельного регистра в динамическом режиме

Диаграмма состояний параллельного регистра




Рис. 3.1.2.1 Диаграмма состояний параллельного регистра в динамическом режиме

Из представленных диаграмм работы следует, что изменение состояния регистра происходит по положительному фронту импульса на входе C (переход $0 \rightarrow 1$).

1. Режим параллельной загрузки регистра: $E1 = E2 = P1 = P2 = R = 0$.
2. Режим запрета вывода: $P1 = P2 = 0$, $R = 0$, при этом $E1$ или $E2 = 1$.
3. Режим хранения: $E1 = E2 = 0$, при этом $P1$ или $P2 = 1$.
4. Режим очистки регистра: $R = 1$, значения остальных сигналов несущественны.

3.2 Исследование работы регистра сдвига

3.2.1. Исследование регистра сдвига в статическом режиме

Режим сдвига вправо:

Диаграмма состояний регистра сдвига




Рис. 3.2.1.1 Диаграмма состояний регистра сдвига в режиме сдвига вправо

Таблица истинности регистра сдвига

	R	S1	S0	DR	DL	D3	D2	D1	D0	C	Q3	Q2	Q1	Q0
Шар 1	1	1	0	0	1	0	0	0	0	ЛГ	1	0	0	0
Шар 2	1	1	0	0	0	0	0	0	0	ЛГ	0	1	0	0
Шар 3	1	1	0	0	0	0	0	0	0	ЛГ	0	0	1	0
Шар 4	1	1	0	0	0	0	0	0	0	ЛГ	0	0	0	1

Рис. 3.2.1.2 Таблица истинности регистра сдвига в режиме сдвига вправо

Логическая единица смещается от Q3 к Q0.

Режим сдвига влево:

Диаграмма состояний регистра сдвига




Рис. 3.2.1.3 Диаграмма состояний регистра сдвига в режиме сдвига влево

Таблица истинности регистра сдвига

	R	S1	S0	DR	DL	D3	D2	D1	D0	C	Q3	Q2	Q1	Q0
Шаг 1	1	0	1	1	0	0	0	0	0	ЛГ	0	0	0	1
Шаг 2	1	0	1	0	0	0	0	0	0	ЛГ	0	0	1	0
Шаг 3	1	0	1	0	0	0	0	0	0	ЛГ	0	1	0	0
Шаг 4	1	0	1	0	0	0	0	0	0	ЛГ	1	0	0	0

Рис. 3.2.1.4 Таблица истинности регистра сдвига в режиме сдвига влево

Логическая единица смещается от Q0 к Q3.

Режим параллельной загрузки:

Диаграмма состояний регистра сдвига




Рис. 3.2.1.5 Диаграмма состояний регистра сдвига в режиме параллельной загрузки

Таблица истинности регистра сдвига

	R	S1	S0	DR	DL	D3	D2	D1	D0	C	Q3	Q2	Q1	Q0
Шаг 1	1	1	1	0	0	0	1	0	1	ЛГ	0	1	0	1
Шаг 2	1	1	1	0	0	1	1	1	1	ЛГ	1	1	1	1
Шаг 3	1	1	1	0	0	0	0	1	0	ЛГ	0	0	1	0
Шаг 4	1	1	1	0	0	0	0	1	0	ЛГ	0	0	1	0

Рис. 3.2.1.6 Таблица истинности регистра сдвига в режиме параллельной загрузки

Выходные сигналы регистра Q0, Q1, Q2 и Q3 соответствуют сигналам на входах параллельной загрузки D0, DL D2 и D3. Режим хранения:

Диаграмма состояний регистра сдвига




Рис. 3.2.1.7 Диаграмма состояний регистра сдвига в режиме хранения

Таблица истинности регистра сдвига

	R	S1	S0	DR	DL	D3	D2	D1	D0	C	Q3	Q2	Q1	Q0
Шаг 1	1	0	0	1	1	0	1	0	1	ЛГ	0	1	0	1
Шаг 2	1	0	0	1	1	1	1	1	1	ЛГ	0	1	0	1
Шаг 3	1	0	0	1	1	0	0	1	0	ЛГ	0	1	0	1
Шаг 4	1	0	0	1	1	0	0	1	0	ЛГ	0	1	0	1

Рис. 3.2.1.8 Таблица истинности регистра сдвига в режиме хранения

Если на входы S0 и S1 подан нулевой сигнал, а на входы DR и DL — единичный, то регистр функционирует в режиме хранения информации. При этом значения сигналов Q0 = 1, Q1 = 0, Q2 = 1, Q3 = 0 остаются неизменными.

Таблица истинности регистра сдвига

R	S1	S0	C	$Q3_{n+1}$	$Q2_{n+1}$	$Q1_{n+1}$	$Q0_{n+1}$	
0	-	-	-	0	0	0	0	Сброс
1	0	0	-	$Q3_n$	$Q2_n$	$Q1_n$	$Q0_n$	Хранение
1	0	1	0-1	$Q2_n$	$Q1_n$	$Q0_n$	DR	Сдвиг вправо
1	1	0	0-1	DL	$Q3_n$	$Q2_n$	$Q1_n$	Сдвиг влево
1	1	1	0-1	D3	D2	D1	D0	Загрузка

3.2.2 Исследование регистра сдвига в динамическом режиме

Диаграмма состояний регистра сдвига




Рис. 3.2.2.1 Диаграмма состояний регистра сдвига в динамическом режиме

Тактирование осуществляется по положительному фронту сигнала, то есть при переходе из нуля в единицу.

Вывод

В ходе выполнения работы были экспериментально получены таблицы истинности для параллельного регистра и регистра сдвига, а также построены соответствующие им временные диаграммы состояний. Для параллельного регистра установлено, что параллельная загрузка осуществляется при подаче на входы P1 и P2 активного уровня сигнала, равного нулю, а режим хранения информации реализуется, если хотя бы на одном из входов (P1 или P2) присутствует неактивный уровень сигнала. Считывание состояния регистра с выходов Q разрешено при $E1 = 0$ и $E2 = 0$. Параллельный регистр изменяет своё состояние в динамическом режиме по положительному фронту импульса на входе C ($0 \rightarrow 1$). Изменение состояния регистра в режиме параллельной загрузки происходит при $E1 = E2 = P1 = P2 = R = 0$. Для регистра сдвига установлено, что в режиме сдвига вправо логическая единица перемещается от Q3 к Q0, а в режиме сдвига влево — от Q0 к Q3. Подтверждено, что в режиме параллельной загрузки выходные сигналы регистра Q0, Q1, Q2 и Q3 соответствуют сигналам на входах параллельной загрузки D0, D1, D2 и D3. По таблице истинности установлено, что при подаче нулевого сигнала на входы S0 и S1, а также единичного сигнала на входы DR и DL, регистр функционирует в режиме хранения информации хранения информации. Сигналы $Q0=1$, $Q1=0$, $Q2=1$, $Q3=0$, не изменяются. По результатам исследования в статическом режиме была составлена сводная таблица истинности регистра сдвига. По полученным диаграммам определили, что во всех режимах регистра сдвига тактирование происходит по перепаду из нуля в единицу.