

# Glava 1

## Tranzistori sa efektom polja

Tranzistor sa efektom polja - FET (eng. *Field Effect Transistor*) je element sa tri priključka (elektrode) kod kojeg se jačina električnog polja koristi za kontrolu struje između izlaznih priključaka. Priključci FET-a su sors - S (eng. *source*), drejn - D (eng. *drain*) i gejt - G (eng. *gate*). U nekim slučajevima, tranzistor može imati priključak za podlogu (supstrat).

Prema mehanizmu kojim se ostvaruje uticaj električnog polja na provodnost kanala (prostor između poluprovodničke oblasti sorsa, odakle *izvire* naelektrisanje i oblasti drejna, u koje *ponire* naelektrisanje), FET-ovi se dijele na:

1. Spojne FET-ove - JFET (eng. *Junction FET*) i
2. MOSFET-ove (eng. *Metal Oxide Semiconductor FET*).

Kod JFET-ova, provodnost kanala se mijenja promjenom njegove površine poprečnog presjeka, a kod MOSFET-a promjenom koncentracije slobodnih nosilaca u kanalu. Kanal FET-a formiraju nosioci naelektrisanja jednog tipa, pa električnu struju praktično čine samo nosioci jedne vrste, ili elektroni, ili šupljine. Stoga se ovi tranzistori nazivaju i *unipolarni*.

### 1.1. MOS tranzistori

Drugi tip tranzistora sa efektom polja je MOSFET. U posljednje vrijeme, ovaj tranzistor se u literaturi najčešće skraćeno označava sa MOS tranzistor, pa će tako biti i u ovoj knjizi. Zahvaljujući dominantnoj CMOS (eng. *Complementary MOS*) tehnologiji, ovaj tip tranzistora je danas najzastupljeniji u poluprovodničkim kolima.

Komponente sa MOS strukturom su unipolarne komponente, jer u provođenju električne struje učestvuje samo jedna vrsta nosilaca naelektrisanja. Upravo prema vrsti nosilaca naelektrisanja koji učestvuju u provođenju, osnovna podjela MOS tranzistora je na p-kanalne (PMOS) tranzistore i n-kanalne (NMOS) tranzistore. Kod PMOS tranzistora, u provođenju učestvuju šupljine, dok su kod NMOS tranzistora elektroni odgovorni za uspostavljanje struje.


Dalja podjela MOS tranzistora može se izvršiti na osnovu toga da li je kanal ugrađen ili indukovan. Kod MOS tranzistora s ugrađenim kanalom, kanal postoji i pri nultom naponu upravljačke elektrode gejta. U današnjim MOS integrisanim kolima ugrađeni kanal se dobija tehnološkim putem – difuzijom ili, što je češće, jonskom implantacijom primjesa. U zavisnosti od polariteta napona elektrode gejta, ovaj tranzistor može da radi u osiromašenoj oblasti (eng. *depletion mode*) ili u obogaćenoj oblasti (eng. *enhanced mode*). Kod MOS tranzistora s indukovanim kanalom potrebno je na gejt dovesti odgovarajući napon da bi došlo do formiranja, odnosno indukovanja kanala. MOS tranzistor sa indukovanim kanalom može raditi samo u obogaćenoj oblasti. U daljem tekstu, princip rada i analiza tranzistora odnosiće se na najčešće korišćene tranzistore, a to su MOS tranzistori sa indukovanim kanalom, kod kojih su sors i supstrat na istom potencijalu, pa se komponenta tretira kao tranzistor sa tri priključka. Svako odstupanje od analize ove komponente biće posebno naglašeno.

MOS tranzistori se proizvode kao diskretne elektronske komponente ili u sastavu integrisanih kola. Kao diskretne komponente, MOS tranzistori se dijele na tranzistore opšte namjene, tranzistore za rad na visokim učestanostima i na tranzistore snage. U integrisanim kolima, MOS tranzistori su tehnološki jednostavniji i manjih dimenzija od bipolarnih, zbog čega su dominantni, posebno u digitalnim kolima visokog i veoma visokog stepena integracije. Ulazna otpornost MOS tranzistora je vrlo velika (od  $10^{12}$  do  $10^{14} \Omega$ ), pa je snaga upravljanja zanemarljivo mala. Osnovna MOS logička kola su jednostavnija od odgovarajućih bipolarnih. Manja potrošnja i manje topološke dimenzije omogućuju veću gustinu elemenata, a jednostavnije osnovne ćelije veću gustinu funkcija u jednom integrisanom kolu. Zbog toga je MOS tehnologija dominantna u odnosu na bipolarnu, posebno u oblasti niskih frekvencija. S druge strane, bipolarni tranzistori su brži, tako da još uvijek imaju primat u oblasti visokih frekvencija (iznad gigaherca) i u analognoj elektronici.

### 1.1.1. Struktura i princip rada NMOS tranzistora

Na silicijumsku podlogu koja može da bude n-tipa ili p-tipa, nanosi se tanak sloj oksida (najčešće silicijum-dioksid,  $\text{SiO}_2$ ), iznad kojeg se nalazi metal (najčešće aluminijum) ili polikristalni silicijum. Ovaj sloj metala sa kontaktom je elektroda koja se zove gejt (eng. *gate*, G). Silicijumska podloga, odnosno supstrat, može biti sa izvedenim kontaktom, pa se taj priključak označava sa B (eng. *bulk*). U podlogu se difunduju dvije simetrične jako dopirane poluprovodničke oblasti koje čine sorsa i drejn. Na ove oblasti se nanose metalni kontakti koji se označavaju sa S (eng. *source*) i D (eng. *drain*).


Tip poluprovodnika koji se koristi za oblasti sorsa i drejna je suprotan tipu poluprovodnika podloge (ili supstrata), pa se formiraju osiromašene oblasti PN spojeva sorsa i drejna prema supstratu. Odgovarajućom polarizacijom gejta, između sorsa i drejna, a ispod sloja oksida, formira se *kanal*. Tip formiranog kanala je isti kao tip poluprovodnika sorsa i drejna, pa se NMOS tranzistor realizuje na p-tipu podloge sa jako dopiranim  $n^+$  oblastima sorsa i drejna. Suprotno, PMOS tranzistor se realizuje u podlozi n-tipa sa  $p^+$  oblastima sorsa i drejna. Na sl. 1.1 prikazane su strukture, a na sl. 1.2 najčešće korišćeni simboli NMOS i PMOS tranzistora.



**Slika 1.1.** Poprečni presjek NMOS (a) i PMOS (b) tranzistora

Crtice između drejna i sorsa na sl. 1.2.b i e simbolizuju potrebu primjene napona između gejta i sorsa za formiranje kanala kod tranzistora sa indukovanim kanalom.

U daljoj analizi, osim ako nije drugačije naglašeno, smatraćemo da su supstrat i sors na istom potencijalu, odnosno da je napon  $V_{SB}$  jednak nuli. To podrazumijeva da će najčešće korišćeni simboli za MOS tranzistore biti oni sa sl. 1.2.c i sl. 1.2.f. Uobičajeno je da tada u kolima sa tranzistorima



**Slika 1.2.** Simboli NMOS tranzistora sa ugrađenim kanalom (a), NMOS tranzistora sa indukovanim kanalom (b), pojednostavljeni simbol NMOS tranzistora kod kojeg su priključci sorsa i supstrata spojeni (c), PMOS tranzistora sa ugrađenim kanalom (d), PMOS tranzistora sa indukovanim kanalom (e) i pojednostavljeni simbol PMOS tranzistora kod kojeg su priključci sorsa i supstrata spojeni (f)

i sa ugrađenim i sa indukovanim kanalom, simbol tranzistora sa ugrađenim kanalom ima deblju liniju između drejna i sorsa, naspram gejta. Napone koji se pojavljuju na ostale dvije elektrode definišaćemo u odnosu na sors, pa ćemo napon između gejta i sorsa označavati sa  $V_{GS}$ , a između drejna i sorsa sa  $V_{DS}$ .

### 1.1.2. Kapacitivnost MOS kondenzatora

Neka su za NMOS tranzistor drejn i sors na masi ( $V_D = V_S = 0$ ), a napon između gejta i sorsa  $V_{GS}$  se može mijenjati. Prethodno je rečeno da su podloga i sors kratko spojeni, pa je napon između gejta i sorsa isti kao i napon između gejta i supstrata. Struktura dejt-oksid-supstat sa sl. 1.1.a ponaša se, u tom slučaju, kao pločasti kondenzator čija je jedna elektroda dejt, a druga supstrat. Između se nalazi sloj oksida koji ima ulogu dielektrika. Promjenljivim naponom na gejtu mijenjaće se koncentracija primjesa u podlozi ispod oksida gejta, između drejna i sorsa. To dovodi do promjene kapacitivnosti strukture dejt-oksid-supstat, koju ćemo u daljem tekstu zvati *MOS kondenzator*. Ova karakteristika zavisnosti kapacitivnosti MOS kondenzatora od napona između gejta i sorsa zove se *C – V kriva*. Uobičajeno je u literaturi da se umjesto kapacitivnosti daje zavisnost kapacitivnosti po

jedinici površine, što će biti slučaj i u ovoj knjizi.

- Za napone na gejtju koji su negativni ( $V_{GS} < 0$ ), smjer električnog polja je takav da omogućava kretanje šupljina iz supstrata ka međupovršni supstrat-oksida ( $\text{Si-SiO}_2$ ), istovremeno potiskujući elektrone dublje u unutrašnjost supstrata. Ispod oksida, u poluprovodniku, povećana je koncentracija šupljina i ova oblast rada se zove *akumulacija*. Kapacitivnost MOS kondenzatora po jedinici površine jednaka je:

$$C = C_{ox} = \frac{\epsilon_{ox}}{t_{ox}}, \quad (1.1)$$

gdje je  $C_{ox}$  kapacitivnost oksida po jedinici površine,  $\epsilon_{ox}$  je dielektrična konstanta oksida ( $\epsilon_{ox} = 3.97 \cdot \epsilon_0 = 3.5 \cdot 10^{-13} \text{ F/cm}$ ), a  $t_{ox}$  je debljina oksida. U ovoj oblasti, dakle, kapacitivnost MOS kondenzatora je konstantna i ne zavisi od napona  $V_{GS}$  (sl. 1.3).


- Za napone na gejtju koji su pozitivni i mali ( $V_{GS} > 0$ ), smjer električnog polja je takav da odbija šupljine od međupovršni  $\text{Si-SiO}_2$  ka dubini poluprovodnika, pa uz međupovrš ostaju nekompenzovani akceptorski joni i oblast ispod oksida je osiromašena šupljinama. Ova oblast se zove *osiromašenje*. Kapacitivnost MOS kondenzatora po jedinici površine pri ovim polarizacijama je:

$$C = \frac{C_{ox}C_{Si}}{C_{ox} + C_{Si}}, \quad (1.2)$$

gdje je  $C_{Si} = \epsilon_{Si}/x_d$  kapacitivnost po jedinici površine dijela MOS kondenzatora sa dielektrikom koji je osiromašena oblast supstrata ispod oksida gejtja dubine  $x_d$ .

- Daljim povećanjem pozitivnog napona  $V_{GS}$ , jačina električnog polja je takva da dovodi do privlačenja elektrona iz dubine poluprovodnika uz međupovrš  $\text{Si-SiO}_2$  i daljeg potiskivanja šupljina u dubinu supstrata. Ispod međupovršni  $\text{Si-SiO}_2$  formira se invertovani sloj poluprovodnika (ispod oksida, u tankom sloju, supstrat postaje n-tip poluprovodnika). Osiromašena oblast se i dalje širi u dubinu supstrata. Ova oblast naziva se *slaba inverzija*, a kapacitivnost MOS kondenzatora po jedinici površine je data sa (1.2).

U oblastima osiromašenja i slabe inverzije kao da postoje dva serijska kondenzatora čiji su dielektrici sloj oksida i sloj osiromašene oblasti Si podloge. Dubina osiromašenog sloja  $x_d$  zavisi od napona  $V_{GS}$ , pa



Slika 1.3.  $C - V$  kriva na niskim frekvencijama

je kapacitivnost po jedinici površine tog dijela funkcija napona  $V_{GS}$ , a samim tim i kapacitivnost MOS kondenzatora  $C$  po jedinici površine (sl. 1.3).


- Dalji porast napona  $V_{GS}$  dovodi do porasta koncentracije elektrona u invertovanom sloju i ona postaje jednaka koncentraciji šupljina u dubini supstrata. Ova povećana koncentracija elektrona u invertovanom sloju (odmah ispod oksida) štiti osiromašenu oblast od daljeg uticaja električnog polja. Invertovani sloj predstavlja drugu elektrodu kondenzatora, pa je za ove napone  $V_{GS}$  kapacitivnost MOS kondenzatora po jedinici površine određena sa (1.1). Dakle, kapacitivnost  $C$  ne zavisi od napona  $V_{GS}$ :

$$C = C_{ox}. \quad (1.3)$$

Ova oblast je *oblast jake inverzije*. Invertovani sloj poluprovodnika ispod oksida zove se *kanal* (sl. 1.4). Provodni dio između sorsa i drejna, odnosno kanal, može se tretirati kao raspodijeljeni otpornik, čija otpornost zavisi od napona između gejta i sorsa. Što je veći napon  $V_{GS}$ , to je otpornost kanala manja.

### 1.1.3. Napon praga

Napon između gejta i sorsa pri kojem dolazi do inverzije tipa podloge, odnosno do formiranja kanala, zove se *napon praga* i predstavlja osnovni električni parametar MOS tranzistora. Za određeni tehnološki proces, napon praga ima približno konstantnu vrijednost, ukoliko su potencijali supstrata i sorsa jednaki.



**Slika 1.4.** NMOS za  $V_{GS} \geq V_{tn}$  i  $V_{DS} = 0$

Napon praga NMOS tranzistora je pozitivan,  $V_{tn} > 0$ , dok je kod PMOS tranzistora negativan, tj.  $V_{tp} < 0$ . Diskretni tranzistori imaju veće vrijednosti napona praga od onih u integrisanim kolima. U zavisnosti od namjene i tipa tranzistora, ova vrijednost se može kretati do  $-5\text{ V}$  za PMOS tranzistor, odnosno do  $+5\text{ V}$  za NMOS diskretni tranzistor sa indukovanim kanalom.

Današnja integrisana kola imaju tipične vrijednosti napona praga tranzistora s indukovanim kanalom od  $0.3$  do  $1\text{ V}$  za NMOS, odnosno  $-0.3$  do  $-1\text{ V}$  za PMOS tranzistore.


Napon praga NMOS tranzistora sa ugrađenim kanalom je negativan i tipično je od  $-2.5$  do  $-4\text{ V}$ , što je uslovljeno zahtjevom za što većom strujom pri  $V_{GS} = 0$ .

#### 1.1.4. Statičke strujno-naponske karakteristike

Statičke strujno-naponske karakteristike MOS tranzistora standardno predstavljaju funkcionalne zavisnosti struje drejna  $I_D$  od napona između gejta i sorsa  $V_{GS}$  i napona između drejna i sorsa. S obzirom na to da je ulazna otpornost tranzistora veoma velika (između gejta i kanala je sloj oksida), za MOS tranzistore se definišu samo izlazna karakteristika ( $I_D = f(V_{DS})$  pri  $V_{GS} = \text{const}$ ) i prenosna karakteristika ( $I_D = f(V_{GS})$  pri  $V_{DS} = \text{const}$ ).

##### Uspostavljanje struje drejna

Formiranje kanala kod NMOS tranzistora, dakle, nastaje za napone  $V_{GS}$  koji su veći od napona praga tranzistora  $V_{tn}$ . Provodna oblast ispod oksida, a između sorsa i drejna, odnosno kanal, omogućava transport nosilaca naelektrisanja, ako se primijeni odgovarajući napon između drejna i sorsa. Pretpostavimo da je  $V_{GS} > V_{tn}$  i da se napon  $V_{GS}$  ne mijenja. Pri ovim uslovima, neka se mijenja napon između drejna i sorsa  $V_{DS}$ . Pod dejstvom



**Slika 1.5.** Osnovne fizičke dimenzije MOS tranzistora

lateralnog električnog polja nastaje transport elektrona, kao većinskih nosilaca naelektrisanja u kanalu, od sorsa ka drejnu. Kako su u pitanju elektroni, ovaj transport rezultuje strujom kroz kanal koja teče od drejna ka sorsu. Ova struja se zove *struja drejna*  $I_D$ .

Osnovni geometrijski parametri NMOS tranzistora su dužina kanala  $L$ , koja predstavlja rastojanje između sorsa i drejna ispod oksida gejta, širina kanala  $W$  i debljina oksida gejta  $t_{ox}$  (sl. 1.5).

Za male vrijednosti napona  $V_{DS}$ , kanal se ponaša kao otpornik i struja drejna je proporcionalna primijenjenom naponu  $V_{DS}$ , pri konstantnom naponu  $V_{GS}$ . Ova oblast rada NMOS tranzistora zove se *linearna*. U ovoj oblasti, struja drejna je:

$$I_D = \frac{\mu_n \epsilon_{ox} W}{t_{ox} L} (V_{GS} - V_{tn}) V_{DS} = \frac{V_{DS}}{R_{on}}, \quad (1.4)$$

gdje je  $R_{on}$  otpornost kanala koja se kontroliše naponom  $V_{GS}$ :

$$R_{on} = \frac{V_{DS}}{I_D} = \frac{t_{ox} L}{\mu_n \epsilon_{ox} W (V_{GS} - V_{tn})} = \frac{1}{2k_n (V_{GS} - V_{tn})}. \quad (1.5)$$

Najveća vrijednost ove otpornosti jeste kod uključenja tranzistora, kada je  $V_{GS}$  približno jednako  $V_{tn}$ , jer tada  $I_D \rightarrow 0$ , a  $R_{on} \rightarrow \infty$ .


U literaturi se često uvodi *transkonduktanski parametar*  $k_n$ :

$$k_n = \frac{\mu_n \epsilon_{ox}}{2t_{ox}} \frac{W}{L} = \mu_n C_{ox} \frac{W}{2L}, \quad (1.6)$$

koji je iskorišćen u prethodnoj jednačini.

Daljim povećanjem napona  $V_{DS}$  širi se osiromašena oblast inverzno polarisanog spoja drejn-supstrat, odnosno sužava se kanal na strani drejna i struja više ne raste linearno sa primijenjenim naponom. Ova oblast rada,





**Slika 1.6.** NMOS tranzistor za  $V_{DS} > V_{DSs}$

zajedno sa linearnom oblašću, je *triodna oblast* ili nezasićena oblast, i u njoj je struja drejna jednaka:

$$I_D = k_n [2 (V_{GS} - V_{tn}) V_{DS} - V_{DS}^2]. \quad (1.7)$$

Kada napon  $V_{DS}$  dostigne vrijednost  $V_{GS} - V_{tn}$  dolazi do prekida kanala (uštinuća kanala) i taj napon se zove napon zasićenja  $V_{DSs} = V_{GS} - V_{tn}$ .

Za vrijednosti napona  $V_{DS} > V_{DSs}$ , dužina kanala se smanjuje sa  $L$  na  $L_1$  (sl. 1.6). Elektroni koji od sorsa stignu do tačke prekida kanala bivaju zahvaćeni električnim poljem u osiromašenoj oblast drejn-supstrat i tako stižu do drejna, pri čemu struja drejna ostaje konstantna. Ova oblast rada zove se *oblast zasićenja*. U ovoj oblasti je struja drejna jednaka:

$$I_D = \frac{\mu_n \epsilon_{ox} W}{2 t_{ox} L} (V_{GS} - V_{tn})^2 = k_n (V_{GS} - V_{tn})^2, \quad (1.8)$$


Za napone  $V_{DS} > V_{DSs}$  struja drejna ne zavisi od napona  $V_{DS}$  (oblast zasićenja), pa se tranzistor ponaša kao *izvor konstantne struje*. Kako struja drejna zavisi od ulaznog napona  $V_{GS}$ , to se tranzistor ponaša kao naponom kontrolisani strujni izvor.

### ***Izlazne karakteristike***

Na osnovu prethodne analize, na sl. 1.7 prikazane su izlazne karakteristike NMOS tranzistora.

Na izlaznim statičkim karakteristikama razlikuju se četiri karakteristične oblasti. To su: oblast zakočenja (1), triodna ili nezasićena oblast (2), oblast zasićenja (3) i linearna oblast (4).

1. *Oblast zakočenja* je za polarizacije  $V_{GS} < V_{tn}$ . Kanal je prekinut, odnosno tranzistor je isključen i  $I_D = 0$ . U ovoj oblasti postavlja se




Slika 1.7. Izlazne statičke karakteristike NMOS tranzistora

statička radna tačka MOS tranzistora sa indukovanim kanalom kada se on koristi kao prekidač (odgovara slučaju isključenog, otvorenog prekidača).

2. *Triodna (ili nezasićena) oblast* je za uslove polarizacije  $V_{GS} > V_{tn}$  i  $V_{GS} - V_{tn} > V_{DS}$ . Ovu oblast karakteriše izražena nelinearnost statičkih karakteristika, odnosno kvadratna zavisnost struje drena u funkciji napona  $V_{DS}$  (1.7). U ovoj oblasti se postavlja statička radna tačka NMOS tranzistora kada se on koristi kao prekidačka komponenta (odgovara slučaju uključenog, zatvorenog prekidača). Izraz za struju drena u ovoj oblasti dat je jednačinom (1.7).
3. *Oblast zasićenja* je za polarizacije  $V_{GS} > V_{tn}$  i  $V_{GS} - V_{tn} < V_{DS}$ . Struja drena je kvadratna funkcija napona  $V_{GS}$ , a linearna funkcija napona  $V_{DS}$ . Stoga je ovo radna oblast tranzistora kao naponskog pojačavača, pa se često zove i pojačavačka oblast. Izraz za struju drena u oblasti zasićenja dat je sa (1.8).
4. *Linearna oblast* je dio triodne oblasti za polarizacije  $V_{GS} > V_{tn}$  i  $V_{DS} \ll V_{GS} - V_{tn}$ . U ovoj oblasti, NMOS tranzistor se ponaša kao naponom kontrolisani otpornik čija je otpornost data sa (1.5).

### ***Efekat modulacije dužine kanala***

Realno, međutim, struja drena u oblasti zasićenja nije konstantna već zavisi od napona  $V_{DS}$ , što je posljedica skraćivanja kanala u oblasti zasićenja. Kako dužina kanala u oblasti zasićenja zavisi od vrijednosti napona  $V_{DS}$ ,



**Slika 1.8.** Izlazne karakteristike tranzistora sa efektom modulacije dužine kanala

to se ova pojava naziva *modulacija dužine kanala*, a povećanje struje drenaže usljed kraćeg kanala *efekat modulacije dužine kanala*.

Mjerenja pokazuju da se efekat modulacije dobro može aproksimirati sledećim empirijskim izrazom:

$$I_D = k_n (V_{GS} - V_{tn})^2 (1 + \lambda_n V_{DS}), \quad V_{DS} > V_{GS} - V_{tn}, \quad (1.9)$$


gdje je  $\lambda_n$  faktor modulacije kanala (po analogiji sa bipolarnim tranzistorima, često se  $\lambda_n$  naziva Erljev faktor).

Funkcija  $I_D(V_{DS})$ , prema (1.9), predstavlja pramen pravaca sa  $V_{GS}$  kao parametrom i zajedničkom tačkom pri  $V_{DS} = -1/\lambda_n = -V_{An}$  (sl. 1.8). Naravno, ove prave su karakteristike MOS tranzistora samo za oblast zasićenja kada je  $V_{DS} > V_{GS} - V_{tn}$ . Parametar  $\lambda_n$  zavisi od efektivne dužine kanala i nivoa dopiranja u kanalu. Određuje se eksperimentalno. Tipične vrijednosti  $\lambda_n$  za tranzistore u integrisanim kolima su u granicama od 0.1 do  $0.005 \text{ V}^{-1}$ .

### ***Prenosne karakteristike***

Pod prenosnom karakteristikom podrazumijeva se zavisnost struje drenaže  $I_D$  od napona  $V_{GS}$ , pri konstantnom naponu  $V_{DS}$ . Ona se odnosi na oblast zasićenja i određena je sa (1.8) i (1.9). Struja  $I_D$  je kvadratna funkcija napona  $V_{GS}$  sa nulom pri  $V_{GS} = V_{tn}$  (sl. 1.9).

Za  $V_{GS} < V_{tn}$ , kanal nije formiran, pa je  $I_D = 0$ . Za napone  $V_{GS} > V_{tn}$ , struja  $I_D$  zavisi i od napona  $V_{DS}$ . Sa povećanjem napona  $V_{DS}$ , raste struja  $I_D$  i karakteristike se pomjeraju ulijevo (sl. 1.9). Kako je  $\lambda_n V_{DS} \ll 1$ , ovo



**Slika 1.9.** Prenosne karakteristike NMOS tranzistora

pomjeranje je zanemarljivo, pa je karakteristika  $I_D(V_{GS})$  jednoznačna.

### 1.1.5. Ograničenja u radu tranzistora

Prilikom rada sa MOS tranzistorom neophodno je poznavati ograničenja koja se odnose na napone između kontakata tranzistora i struje kontakata, kao i dozvoljenu disipaciju snage.

#### *Probojni napon*

Naponska ograničenja odnose se na maksimalno dozvoljeni napon između drejna i podloge i na probojni napon strukture gejt-oksid-supstrat (MOS kondenzator). PN spoj drejn-supstrat je inverzno polarisan i napon inverzne polarizacije ovog PN spoja mora biti manji od maksimalno dozvoljenog. Proboj ovog PN spoja vrši se po mehanizmu lavinske multiplikacije nosilaca. Drugo naponsko ograničenje odnosi se na proboj oksida MOS kondenzatora. Tipična vrijednost napona pri kojem dolazi do proboja oksidnog sloja je oko 50 V. S obzirom na to da je otpornost gejta vrlo velika, postoji mogućnost skladištenja statičkog naelektrisanja u parazitnim kondenzatorima koje čine strukture gejt-sors i gejt-drejn. Pojava ovog naelektrisanja može dovesti do toga da napon na ovim kondenzatorima bude veći od dozvoljenog i da dođe do proboja oksidnog sloja. Zaštita tranzistora od ovog proboja može se vršiti vezivanjem dioda (zaštitne diode) između gejta i sorsa, odnosno gejta i drejna. Kada napon na oksidnom sloju poraste do probojnog napona ovih dioda, dolazi do proboja dioda i napon na oksidnom sloju se zadržava ispod vrijednosti probojnog napona oksida.

### *Temperaturne karakteristike*


U opštem slučaju, kod MOS tranzistora ne postoji izražena zavisnost struje drejna od temperature. Sa porastom temperature smanjuju se i napon praga i pokretljivost nosilaca naelektrisanja. Za manje napone  $V_{GS}$ , dominantan je uticaj napona praga, pa struja  $I_D$  raste sa porastom temperature. Smanjenje pokretljivosti nosilaca naelektrisanja ima dominantan uticaj na struju  $I_D$  sa povećanjem napona  $V_{GS}$ , tako da ova struja opada sa porastom temperature. Za određenu vrijednost napona na gejtju, ovi uticaji se međusobno kompenzuju i postoji napon pri kojem se prenosne karakteristike NMOS tranzistora, za različite temperature, sijeku (sl. 1.10), tj. struja  $I_D$  ne zavisi od temperature. Ova tačka naziva se tačka nultog temperaturnog koeficijenta (eng. *Zero Temperature Coefficient, ZTC*).

### *Ograničenja struje*

Za određeni tranzistor, proizvođači daju vrijednost maksimalne struje drejna  $I_{Dmax}$ , koja je određena konstrukcionim karakteristikama tranzistora, metalizacijom i vezama između čipa i kućišta. Struja  $I_D$  prilikom polarizacije tranzistora ne smije biti veća od  $I_{Dmax}$ , tj. mora biti zadovoljen uslov da je  $I_D \leq I_{Dmax}$ .

### *Disipacija snage*

Jedan od važnih parametara MOS tranzistora je i disipacija snage. Ona mora biti manja od maksimalno dozvoljene disipacije tranzistora  $P_{Dmax}$ , koja predstavlja katalogsku karakteristiku komponente i definiše se za određenu temperaturu ambijenta i specificirane uslove hlađenja. U svim radnim




**Slika 1.10.** Zavisnost struje  $I_D$  od temperature

uslovima MOS tranzistora potrebno je obezbijediti da njegova disipacija  $P_D = V_{DS}I_D$  ne prelazi maksimalno dozvoljenu disipaciju, odnosno:

$$V_{DS}I_D \leq P_{Dmax}. \quad (1.10)$$

Kada se na izlaznim statičkim karakteristikama ucrtaju maksimalna struja drejna, probojni napon dregn-sors (drejn-supstrat) i ograničenje po maksimalnoj disipaciji, dobija se oblast sigurnog rada MOS tranzistora (eng. *Safe Operation Area*, SOA), kao na sl. 1.11. U ovoj oblasti treba da se nalazi radna tačka MOS tranzistora, bez obzira na radne uslove.




**Slika 1.11.** Izlazne karakteristike tranzistora sa označenom oblašću sigurnog rada

### 1.1.6. Model za velike signale

Tranzistor se ponaša kao naponom kontrolisani strujni izvor čija struja zavisi od napona  $V_{GS}$  u oblasti zasićenja i napona  $V_{GS}$  i  $V_{DS}$  u triodnoj (nezasićenoj) oblasti. Pošto je između gejta i kanala sloj oksida, ulazna otpornost MOS tranzistora je reda veličine  $10^{12} \Omega$ , pa je struja gejta praktično jednaka nuli, tj.  $I_G = 0$ . Stoga se ulazno kolo predstavlja otvorenom vezom (sl. 1.12.a).

Generalno, u oblasti zasićenja i u triodnoj oblasti, dio između drejna i sorsa modeluje se strujnim generatorom (kao na sl. 1.12.a), a u linearnoj oblasti otpornikom  $R_{on}$  (kao na sl. 1.12.b). Tačnije, model na sl. 1.12.b odnosi se na dio triodne oblasti na kojoj je funkcija  $I_D = f(V_{DS})$  približno linearna (za male vrijednosti napona  $V_{DS}$ ).



**Slika 1.12.** Model NMOS tranzistora za velike signale u triodnoj oblasti i oblasti zasićenja (a) i u linearnoj oblasti (b)

### 1.1.7. Model za male signale

U analizi pojačavača malih signala, MOS tranzistor se zamjenjuje svojim ekvivalentnim kolom za male signale.

U izvođenju modela za male signale NMOS tranzistora uvažene su sljedeće pretpostavke:

- Sors i supstrat su kratko spojeni. U protivnom, mora se uvažiti efekat supstrata;
- Pobudni signal mora biti frekvencije koja je manja od 1 MHz, inače se moraju uzeti u obzir parazitne kapacitivnosti tranzistora;
- Radna tačka MOS tranzistora je u oblasti zasićenja.

U analizi malih signala, najčešće se koristi hibridni  $\pi$  model tranzistora za male signale. Iz izraza za struju drejna MOS tranzistora u oblasti zasićenja (1.9) može se zaključiti da je  $i_D$  funkcija dvije promjenljive, napona  $v_{GS}$  i  $v_{DS}$ :

$$i_D = f(v_{GS}, v_{DS}). \quad (1.11)$$

Ukupna struja drejna u prisustvu malih signala  $i_D$  jednaka je zbiru struje polarizacije u radnoj tački  $I_D = I_{DQ}$  i struje malih signala  $i_d$ , odnosno:

$$i_D = I_D + i_d. \quad (1.12)$$

Promjena struje drejna u prisustvu malih signala u odnosu na struju polarizacije je:

$$\Delta i_D = (I_D + i_d) - I_D = i_d. \quad (1.13)$$

Na sličan način mogu se iskazati i promjene napona:

$$\Delta v_{GS} = (V_{GS} + v_{gs}) - V_{GS} = v_{gs}, \quad (1.14)$$

$$\Delta v_{DS} = (V_{DS} + v_{ds}) - V_{DS} = v_{ds}. \quad (1.15)$$

Promjenu struje  $i_D$  u okolini radne tačke, kao posljedicu promjene napona  $v_{GS}$  i  $v_{DS}$  usljed djelovanja malog signala, možemo predstaviti sljedećim izrazom:

$$\Delta i_D = \left. \frac{\partial i_D}{\partial v_{GS}} \right|_Q \Delta v_{GS} + \left. \frac{\partial i_D}{\partial v_{DS}} \right|_Q \Delta v_{DS}. \quad (1.16)$$

Prvi parcijalni izvod jednak je:

$$\left. \frac{\partial i_D}{\partial v_{GS}} \right|_Q = 2k_n(V_{GS} - V_{tn}) = 2\sqrt{k_n I_D} \quad (1.17)$$

i on definiše *transkonduktansu* ili strminu NMOS tranzistora:

$$g_m = \left. \frac{\partial i_D}{\partial v_{GS}} \right|_Q = 2\sqrt{k_n I_D}. \quad (1.18)$$

Drugi parcijalni izvod, s obzirom na (1.9), jednak je:

$$\left. \frac{\partial i_D}{\partial v_{DS}} \right|_Q = \frac{k_n(V_{GS} - V_{tn})^2}{V_A} = \frac{I_D}{V_A} = \lambda_n I_D \quad (1.19)$$

a njegova recipročna vrijednost naziva se *dinamička otpornost* ili *izlazna otpornost* tranzistora  $r_o$ :


$$r_o = \frac{1}{\lambda_n I_D} = \frac{V_A}{I_D}. \quad (1.20)$$

Na osnovu prethodnih jednačina, struja drejna za male signale jednaka je:

$$i_d = g_m v_{gs} + \frac{v_{ds}}{r_o}. \quad (1.21)$$

Na sl. 1.13 prikazan je hibridni  $\pi$  model MOS tranzistora za male signale.





**Slika 1.13.** Hibridni  $\pi$  model MOS tranzistora za male signale

### 1.1.8. PMOS tranzistor

Poprečni presjek PMOS tranzistora prikazan je na sl. 1.1.b. Supstrat je poluprovodnik n-tipa, dok su sors i drejn PMOS tranzistora jako dopirane  $p^+$  oblasti. Napon praga PMOS tranzistora je negativan  $V_{tp} < 0$ , pa je za formiranje kanala, odnosno inverzija tipa poluprovodnika ispod sloja oksida, potrebno da se između gejta i sorsa primijeni negativan napon, takav da je:

$$V_{GS} \leq V_{tp}. \quad (1.22)$$

Nakon što je formiran kanal p-tipa naponom  $V_{GS} \leq V_{tp}$ , omogućen je transport većinskih nosilaca naelektrisanja, šupljina, od sorsa kroz kanal ka drejnu. Stoga je struja drejna kod PMOS tranzistora usmjerena u pravcu transporta šupljina, odnosno od sorsa ka drejnu.

Pokretljivosti elektrona i šupljina se značajno razlikuju, kao što je pokazano u Glavi 1. Kako je pokretljivost šupljina u silicijumskom poluprovodniku manja od pokretljivosti elektrona, to će i odgovarajući transkonduktanski parametar pri istoj geometriji oba tipa tranzistora, biti manji u slučaju PMOS tranzistora:

$$k_p = \frac{\mu_p \epsilon_{ox}}{2t_{ox}} \frac{W}{L} = \mu_p C_{ox} \frac{W}{2L}. \quad (1.23)$$

To znači da će pri istim uslovima polarizacije i istoj geometriji, struja drejna PMOS tranzistora biti manja od struje drejna NMOS tranzistora onoliko puta koliko je pokretljivost šupljina manja od pokretljivosti elektrona.

Na sl. 1.14.a prikazan je PMOS tranzistor koji je polarisan tako da radi u oblasti zasićenja. Kako smo ranije ukazali da je na električnim šemama uobičajeno da se na vrhu šeme pojavljuje najveći potencijal u kolu i da su smjerovi struja odozgo na dolje, to se i šema sa slike sl. 1.14.a može prilagoditi ustaljenom načinu crtanja šema električnih kola, kao na sl. 1.14.b.

Sa usvojenim oznakama napona i struja kao na sl. 1.14.b mogu se sada odrediti strujno-naponske karakteristike PMOS tranzistora u različitim oblastima rada.

Za  $V_{SG} < |V_{tp}|$  kanal nije formiran, pa je tranzistor u zakočenju i struja drejna je jednaka nuli,  $I_D = 0$ .

Za napone  $V_{SG} \geq |V_{tp}|$ , kanal je formiran i odgovorajućim naponom između drejna i sorsa uspostavlja se struja drejna. Ako je  $V_{SD} < V_{SG} - |V_{tp}|$ , PMOS tranzistor radi u triodnoj oblasti i struja drejna je data sa:

$$I_D = \frac{\mu_p \epsilon_{ox} W}{2 t_{ox} L} [2 (V_{SG} - |V_{tp}|) V_{SD} - V_{SD}^2],$$

$$I_D = k_p [2 (V_{SG} - |V_{tp}|) V_{SD} - V_{SD}^2], \quad (1.24)$$

gdje je  $k_p$  određeno prema (1.23). Ako je  $V_{SD} \geq V_{SG} - |V_{tp}|$ , tranzistor je u oblasti zasićenja i struja drejna se može odrediti na osnovu:

$$I_D = k_p (V_{SG} - |V_{tp}|)^2 \left( 1 + \frac{V_{SD}}{|V_{Ap}|} \right),$$

$$I_D = k_p (V_{SG} - |V_{tp}|)^2 (1 + |\lambda_p| V_{SD}). \quad (1.25)$$


Važno je napomenuti da  $\lambda_p$  i  $V_{Ap}$  imaju negativne vrijednosti.

Jednačine za struju drejna u različitim oblastima rada tranzistora mogu se napisati i prema ustaljenim oznakama za polarizacije NMOS tranzistora, s tim da je tada smjer struje drejna od drejna ka sorsu. Tada važi za triodnu oblast:

$$I_D = -k_p [2 (V_{GS} - V_{tp}) V_{DS} - V_{DS}^2], \quad (1.26)$$

dok je u oblasti zasićenja:

$$I_D = -k_p (V_{GS} - V_{tp})^2 (1 + |\lambda_p| V_{DS}). \quad (1.27)$$



**Slika 1.14.** Polarizacija PMOS tranzistora (a) i alternativni način prikaza (b)