# Četvrta laboratorijska vježba

Osnovi računarske tehnike

# UVOD

Ova laboratrijska vježba za cilj ima upoznavanje studenata sa sekvencijalnim logičkim mrežama, načinom projektovanja, njihovog funkcionalnog opisa u *Verilog* jeziku za opis hardvera i njihovom simulacijom u programskom paketu *Quartus*.

# **PRIPREMA**

Zadatak 1. Realizovati: D flip-flop pomoću RS flip-flopa

**Zadatak 2.** Realizovati (nacrtati logičku šemu), odn. projektovati obostrani pomjerački registar korišćenjem D flip-flopova, i multipleksora 4/1. Režim rada registra se kontroliše preko kontrolnih signala S1 i S0:

- S1S0 = 2'b00 => registar zadržava prethodno stanje;
- S1S0 = 2'b01 => pod dejstvom takta u registar se paralelno upisuje informacija ABCD;
- S1S0 = 2'b10 => registar radi kao pomjerački registar ulijevo;
- S1S0 = 2'b11 => registar radi kao pomjerački registar udesno.

**Zadatak 3.** Korišćenjem JK flip-flopova sa okidanjem na zadnju ivicu realizovati dekadni serijski (asinhroni) brojač. Nacrtati vremenske oblike na izlazima brojača.

Napomena: *Urađenu pripremu, na listu papira, donijeti sa sobom na termin laboratorijske vježbe. Ukoliko ne donesete pripremu, nećete moći prisustvovati laboratoriskoj vježbi.* 

## RAD U LABORATORIJI

#### Zadatak 1:

Koristeći tekstualni editor *Notepad/Notepad++* otvoriti tekstualni fajl **task\_1.v** koji se nalazi unutar vašeg repozitorijuma na putanji "lab\_4/hdl/". Unijeti opis logičkog kola projektovanog u zadatku 1 (priprema). Pokrenuti simulaciju, prikazati ulaze i izlaze datog logičkog kola i prokomentarisati dobijene rezultate.

#### Zadatak 2:

Koristeći tekstualni editor *Notepad/Notepad++* otvoriti tekstualni fajl **task\_2.v** koji se nalazi unutar vašeg repozitorijuma na putanji "lab\_4/hdl/". Unijeti opis logičkog kola projektovanog u zadatku 2 (priprema). Pokrenuti simulaciju, prikazati ulaze i izlaze datog logičkog kola i prokomentarisati dobijene rezultate.

#### Zadatak 3:

Koristeći tekstualni editor *Notepad/Notepad++* otvoriti tekstualni fajl **task\_3.v** koji se nalazi unutar vašeg repozitorijuma na putanji "lab\_4/hdl/". Unijeti opis logičkog kola projektovanog u zadatku 3 (priprema). Pokrenuti simulaciju, prikazati ulaze i izlaze datog logičkog kola i prokomentarisati dobijene rezultate.

### DODATAK

# Pokretanje simulacije

Simulacija se pokreće na sljedeći način.

Nakon što ste uspješno preuzeli materijale za izradu laboratorijske vježbe (tako što ste uradili *clone* vašeg repozitorijuma ili *pull* unutar vašeg već *clone*-iranog repozitorijuma) pozicionirajte se unutar **sim** direktorijuma na sljedeći način:

Napomena: Prije nego što krenete sa simulacijama, potrebno je izvršiti skriptu "env\_config.bat" koja se nalazi unutar vašeg repozitorijuma. Preporučujem da ovaj korak uradite na samom početku rada.

Iz vašeg radnog direktorijuma **ort-<vaš\_broj\_indeksa>** (npr. ako je vaš broj indeksa 1234/56, naziv vašeg radnog direktorijuma je **ort-123456**) u **command promt-**u izvršite niz sljedećih naredbi:

```
env_config.bat
cd lab_4
cd sim
dir
```

Nakon izlistavanja sadržaja **sim** direktorijuma, trebalo bi da imate slj. ispis (Napomena: Prikazani ispis je djelimičan, moguće je da će se još fajlova nalaziti unutar **sim** direktorijuma):

```
10/29/2023 09:35 AM
                      <DIR>
10/29/2023 09:35 AM
                      <DIR>
10/29/2023 09:35 AM
                            48 clean.sh
10/29/2023 09:35 AM
                      <DIR>
                                  lists
10/29/2023 09:35 AM
                            286 run task 1.do
                            287 run task 2.do
10/29/2023 09:35 AM
                            286 run task 3.do
10/29/2023 09:35 AM
10/29/2023 09:35 AM <DIR>
                                  waves
                     1,478 bytes
        6 File(s)
       4 Dir(s) 405,903,982,592 bytes free
```

Nakon što ste se uspješno pozicionirali unutar **sim** direktorijuma, simulaciju ćete pokrenuti tako što ćete izvršiti jednu od sljedećih komandi:

Za logičko kolo iz zadatka 1	Za logičko kolo iz zadatka 2	
vsim -do run_task_1.do	vsim -do run_task_2.do	
Za logičko kolo iz zadatka 3		
vsim -do run_task_3.do		

# Verilog operatori

U tabeli 1. su dati bit-wise operatori u Verilog-u

Operator	Opis
~	Negacija ("NOT", "NE")
&	"AND" – Bitski "I" (*)
	"OR" – Bitsko "ILI" (+)
٨	"XOR" - Ekskluzivno "ILI"
{}	<pre>Konkatenacija - Npr. wire a, b;  // 1-bit wire wire [1 : 0] res; // 2-bit wire to store a and b  // res[1] follows a, // res[0] follows b assign res = {a, b};</pre>

Verilog naredbe

```
CASE
IF-ELSE-IF
if (condition_1) begin
                                   case (expression)
   statement 1;
                                      <case_1> : begin
                                         statement 1;
   statement k;
end else if (condition_2) begin
                                         statement k;
   statement 1;
                                      end
                                      <case_2> : begin
   statement k;
                                         statement 1;
end else if (condition_3) begin
                                         statement k;
                                      end
end else begin
                                      default : begin
   statement 1;
                                         statement 1;
   statement k;
end
                                         statement k;
                                      end
                                   endcase
```