



中国科学院大学

University of Chinese Academy of Sciences

研究生学位论文开题报告

报告题目 多架构软硬件协同二进制翻译器设计

学生姓名 晏悦 学号 202128013229037

指导教师 王剑 职称 研究员

学位类别 工学硕士

学科专业 计算机系统结构

研究方向 体系结构

培养单位 中国科学院计算技术研究所

填表日期 2024 年 02 月

中国科学院大学制

报告提纲

摘要

本文在已有的一种新型的二进制翻译技术——微译器上，添加 RISC-V 多架构支持，旨在解决多架构之间指令集碎片化和性能瓶颈的问题，并验证微译器对多架构支持的可行性。微译器结合了传统微码缓存和二进制翻译的理念，通过在硬件层面引入翻译缓存和微指令集，以及在软件层面使用静态和动态二进制翻译器，实现了多指令集的共存。同时本文继续优化了微指令集的编码设计和翻译缓存的边界条件设计，提高微译器的性能。

微译器通过运行 SPEC CPU 2017 和 CoreMark 程序，在 Gem5 模拟器中验证其对 X86 和 RISC-V 多架构支持的有效性。实验结果显示微译器在性能和效果上取得显著的提升，均达到原生程序运行性能的 90% 以上，相对于多架构翻译器 QEMU20% 的性能，有数倍提升，这为解决多架构环境下的软硬协同问题提供了一种创新的解决方案。

一 选题的背景及意义

随着计算机技术的发展，各种指令集架构层出不穷，如 X86、ARM、LoongArch[?]、RISC-V 等。这些指令集之间互不兼容，导致软件需要针对不同架构进行多次开发和编译，无法进行通用迁移，增加了软件开发的成本和复杂度。

1.1 国产 CPU 指令集多样性

中国国产 CPU 在多个架构上展现出丰富多彩的发展，其中 X86、ARM、LoongArch 和 RISC-V 等架构代表了不同的技术路线，由各个公司推动。参见表??，以下是各架构的特点：

- X86 架构：代表公司为兆芯和海光，采用 X86 架构 IP 内核授权模式，可基于公版 CPU 核进行优化或修改，性能起点高，生态壁垒相对低。但是依赖海

表 1 国产 CPU 的发展现状

指令集	代表公司	优势	不足
X86	兆芯，海光	兼容 Windows	授权问题
ARM	华为，飞腾	兼容安卓	授权问题
LoongArch	龙芯	自主可控	生态不足
RISC-V	开芯院，阿里	开源开放	生态不足

外企业授权，自主可控风险偏高。

- **ARM 架构：**代表公司为华为和飞腾，采用 Armv8 永久授权，具有更高的自主化程度，可自行研发设计 CPU 内核和芯片，也可扩充指令集。但是存在长期隐患，因为 Arm 公司将不再向这些国产 CPU 厂商提供 Armv9 的永久授权。

- **LoongArch 架构：**代表公司为龙芯，采用自研的 LoongArch 指令集，具有相对更高的自主可控程度，已经在党政军工行业得到了广泛应用。但是自研指令集生态不足，需要大量投入才能建立起完善的软件生态。

- **RISCV 架构：**代表公司为开源芯片研究院和阿里平头哥，采用国际开源的 RISCV 架构，具有相对精简的指令集架构 (ISA)，并遵循开源宽松的 BSD 协议，在国内得到了迅速发展，但同样生态不足，需要长时间生态建设。

1.2 指令集生态的碎片化与兼容性问题




图 1 不同指令集 CPU 的架构图，图中白色为软件层，红色为硬件层，并忽略了操作系统，这不是本文研究重点。¹

如图??所示，同一套软件源代码需要针对不同的指令集进行编译才能在不同架构的 CPU 上运行²。

而中国国产 CPU 的多样性导致了指令集的碎片化，增加了应用程序在不同架构间迁移和适配的复杂性。存在的问题包括：

- **适配和迁移负担：**不同架构间的适配和迁移需要大量人力和物力资源。
- **历史兼容包袱：**不同指令集的历史兼容包袱使得跨架构的兼容性复杂。
- **编译与源代码的限制：**古老软件无源代码，只能通过翻译运行以适应新的指令集。

¹ARM, LoongArch, RISCV 等精简指令集架构 (RISC) 的 CPU，内部可以实现微码层，也可以不实现，根据具体 CPU 微架构实现而不同。

²这里主要关注 C/C++ 等底层语言，对于 Java 等支持跨平台运行的语言，也需要 Java 虚拟机对不同指令集平台进行编译适配。

- **操作系统支持的挑战：**操作系统厂商需要投入更多资源以支持不同架构。

1.3 二进制翻译技术的重要性

目前，二进制翻译技术是解决指令集兼容性问题的主要方法。




图 2 二进制翻译器架构图，能在宿主指令集机器上运行客户程序。

如图?? 二进制翻译技术能够将一个指令集（称为客户指令集）上的二进制程序翻译到另一种指令集（称为宿主指令集）上执行，分为系统级和用户级二进制翻译。系统级翻译涉及整个操作系统，而用户级翻译主要处理用户程序。用户级翻译由于不需要模拟特权态和物理内存，因此性能更高，在软件生态迁移中更为常见，在后文中提及的二进制翻译器默认为用户级二进制翻译器。

1.4 二进制翻译器性能问题

现有的开源二进制翻译器性能³相对较低，例如 QEMU[?] 虽然支持多架构应用，但在翻译运行 SPEC CPU 2017[?] 程序时候，仅有约 10% 的性能。商业二进制翻译器也存在性能损失，如苹果的 Rosetta2[?]、华为的 ExaGear[?]、和龙芯的 LATX[?]，性能仅达到原生运行的 70% 左右，并且仅能保证单一指令集翻译到单一指令集，并不通用，多架构支持较为困难。这直接影响了软件生态迁移的流畅度和成功性。

³目前工业界和学术界对二进制翻译的性能有着默认统一的定义：同一份测试程序的源码用相同编译参数，编译到客户指令集和宿主指令集，得到两份二进制文件 B_g 和 B_h 。在硬件平台用二进制翻译运行客户程序 B_g 的时间记为 T_{bt} ，在同一硬件平台直接运行宿主程序 B_h 的时间记为 T_h 。二进制翻译的性能则为翻译运行时间除以原生运行时间 $\frac{T_{bt}}{T_h}$ 。

1.5 多架构软硬协同二进制翻译的需求

为了解决**指令集碎片化**和**二进制翻译器性能**问题，迫切需要多架构软硬协同的二进制翻译技术。这项技术的关键目标是在同一套硬件下实现多指令集的共存，为软件提供更好的跨平台兼容性和性能表现。

这种技术的优势在于：

- 1. 打破指令集边界，消除应用迁移成本：**应用程序无需适配和迁移至特定指令集，可直接在同一套硬件上运行，降低了软件开发和维护的复杂性。
- 2. 硬件对外暴露微码，规避 X86 等授权问题：**通过在硬件层面暴露微码，技术在一定程度上规避了 X86 等架构的授权问题，提高了国产 CPU 的自主性。
- 3. 软件维护历史兼容，微码迭代优化：**作为软件层面的核心组件，二进制翻译器维护历史兼容性并实现微码迭代优化，确保不同架构的硬件在不同历史时期的应用中保持高效运行。

如图??所示，本文提出了一种多架构软硬协同的二进制翻译技术，通过在硬件层面支持一套融合微码，为软件层面的二进制翻译器提供更好的性能和兼容性。这项技术可降低软件开发和维护的复杂性，弥合不同指令集的生态差异，对中国国产 CPU 的发展具有重要意义。




图 3 多架构软硬协同的二进制翻译架构图，硬件仅对外暴露微码，软件层面的二进制翻译器可以实现多架构的支持，性能接近原生运行性能。

二 国内外本学科领域的发展现状与趋势

2.1 全美达公司的工作

全美达公司在过去的几十年中在低功耗、兼容 X86 架构的微处理器领域取得了显著的成就。其代表性产品 Crusoe 系列微处理器于 2000 年首次推出，引起

了业界的广泛关注。

全美达的工作重点是开发基于超长指令字（VLIW）处理器的微处理器，并结合软件侧的代码转换器，以实现低功耗、兼容 X86 的微处理器。

2.1.1 代码转换器架构

全美达的代码转换器 [?] 由解释器、运行时系统和动态二进制翻译器组成。在执行程序时，X86 指令首先通过解释器进行解释执行并进行分析。根据代码块的执行频率，动态二进制翻译器逐步生成更优化的翻译，并将不同的指令组合成一条超长指令，指向底层硬件。这种方法类似于目前主流的多发射处理器的工作原理，在一拍内同时运行多条指令，通过动态地生成优化的超长指令来提高执行效率。

2.1.2 Crusoe 微处理器

全美达 Crusoe 微处理器系列是该公司推出的兼容 X86 的微处理器，于 2000 年首次亮相。其中 Crusoe 以其实现 X86 兼容性的独特方式而著称。

Crusoe 运行的是一种称为代码转换器的软件抽象层或虚拟机，而不是在硬件中实现或由专用硬件进行转换的指令集架构。如图??所示，代码转换器将从程序接收到的 X86 汇编代码指令翻译成微处理器的本机指令（超长指令字）。通过这种方式，Crusoe 也可以模拟其他指令集架构，例如 Crusoe 也能将字节码翻译为其本机指令集中的指令来执行 Java 字节码。

这种架构的优势在于，通过在 X86 指令流和硬件之间引入抽象层，只需修改代码转换器，就可以在不破坏兼容性的情况下更改硬件架构。




图 4 全美达架构图，在超长指令字处理器上实现兼容 X86 的指令集，并支持 JAVA 程序。

由于目前超标量乱序处理器的硬件乱序调度已经十分成熟，超长指令字设

计在通用处理器上的流行度已经减弱，但全美达公司在多架构兼容性方面的工作提供了宝贵的经验，成为软硬结合二进制翻译器的重要先驱者。

2.2 纯软件二进制翻译器的相关工作

在纯软件领域，用户态二进制翻译器扮演着重要的角色。QEMU 是一款广泛使用的开源模拟器，支持多种指令集架构。如图??，其核心目标之一是提供多架构的虚拟化支持，使用户能够在不同的硬件平台上运行其应用程序。它通过将不同指令集的机器代码翻译成中间语言（IR，Intermediate Representation），再将 IR 翻译成宿主指令集，实现跨架构的兼容性。这种设计使得 QEMU 能够处理多种指令集，为用户提供了一定的灵活性。然而，QEMU 的性能仅能达到原生性能的 13%，这主要归因于双层翻译的性能损失。




图 5 QEMU 二进制翻译器架构图，能在宿主指令集机器上运行多种客户程序。

尽管 QEMU 在实现多架构支持上取得了一些成功，但在性能方面仍然面临挑战。其性能仅相当于原生性能的一小部分，这在一些对性能要求较高的应用场景下显得不够可用。

其他常用的商用级用户级二进制翻译器，参见表??，例如苹果公司的 Rosetta2（67.2%）、华为公司的 ExaGear（72.7%）、龙芯公司的 LATX（60%）等，性能上仍然无法接近原生性能。这些二进制翻译器采用一对一指令的翻译方式，即把一种指令集直接翻译到另一种指令集上（但一条客户指令可能翻译成多条宿主指令，产生指令膨胀，导致性能下降）。它们虽然在理论上支持多架构翻译，但实际上需要投入较大的工程量，也可能造成性能下降。

2.3 软件二进制翻译的性能开销来源

根据我们之前完成的一项工作，使用指令膨胀率来分析二进制翻译器的性能开销。指令膨胀率是指，每条客户指令平均翻译出的宿主指令数，是一个大于

表 2 主流二进制翻译器

二进制翻译器	公司	客户平台	宿主平台
ExaGear	华为	X86	ARM
Rosetta2	苹果	X86	ARM
LoongArch	龙芯	X86	LoongArch
QEMU	开源项目	X86, ARM, RISC-V 等	X86, ARM, RISC-V 等

图 6 QEMU 二进制翻译器架构图，能在宿主指令集机器上运行多种客户程序。

1 的小数，计算方式为 总体膨胀 = 生成的宿主指令数/客户指令数（这里用的是动态运行指令数）。指令膨胀率越高，翻译后的程序要执行的指令数越多，执行时间越长，性能越低。即便多发射处理器能在单拍内执行多条指令，缓解更多指令带来的性能开销，但根据我们的测试数据，指令膨胀率和性能下降值是保持正相关的。如图??，我们主要把开销分成了 5 类：

1. **指令集间操作码差异**：不同指令集的操作码差异引起 Eflags 计算等操作的额外指令翻译，增加了指令膨胀率。此外 LoongArch 对于子寄存器默认符号扩展，X86/ARM 默认零扩展。对应图??中棕色部分。

2. **操作数据模式不同**：复杂指令集（如 X86）可以直接访问内存，而其他精简指令集只能操作寄存器，导致操作数模式不同。对应图??中橙色部分。

3. **地址计算不同**：复杂地址计算方式（如 X86）与其他指令集的简单计算方式导致在翻译时需要额外指令。例如 X86 计算地址 $addr = base + index * scale + disp$ ；其他的大多为 $addr = base + offset$ 。对应图??中绿色部分。

4. **立即数加载**：X86 支持编码 64 位立即数和 32 位地址偏移，而其他指令集编码空间有限，导致立即数加载的语义不同，需要额外的访存指令或者是多条立即数加载指令。对应图??中红色部分。

5. **间接跳转**：客户指令地址到宿主指令地址是非线性的，而间接跳转的目标地址在运行时才能知道，需要查询间接跳转哈希表，导致性能开销。对应图??中紫色部分。

以上这 5 类主要开销很难通过软件优化来解决，需要借助硬件辅助的方式来解决。

为了消除软件二进制翻译器的性能开销，特别是在处理指令集语义差异方面的挑战，本文采用了硬件辅助的策略。其中，一些关键的工作包括：

1. 融合微码以缩小指令集语义差距：针对指令集间操作码差异、操作数据模式不同以及地址计算不同等问题，我们尝试通过融合微码的方式，减小不同指令集之间的语义差距，从而降低翻译的开销。

2. 微码缓存的思路应用：针对立即数加载和间接跳转的性能开销，我们借鉴了 X86 微码缓存的思想，将立即数放入微码缓存行中直接加载，用微码缓存直接查询非线性的地址空间映射，消除这两类开销。

接下来，将介绍与 X86 微码缓存相关的工作，探讨如何借助硬件辅助手段进一步优化软件二进制翻译器的性能。

2.4 X86 微码缓存的相关工作

X86 微码缓存是为了在 X86 CPU 后端实现超标量乱序执行并降低译码功耗而引入的关键组件 [?]，如图??。以下是关于 X86 微码缓存的主要工作和设计特点：




图 7 X86 处理器前端架构图，包括指令缓存和微码缓存

1. 微码与超标量乱序执行的关系：

- 为了实现超标量乱序执行，X86 CPU 后端需要将复杂指令译码为简单指令，即微码。
- 微码的引入简化了指令集的关系，使得 CPU 在后端能够更高效地执行。

指令缓存和微码缓存的关系
(假设每条微码缓存行4条微码, 指令缓存行为8字节)




图 8 指令缓存和微码缓存关系

2. 微码缓存的引入:

- 为了降低译码能耗、提高性能, 研究者们引入了微码缓存, 用于存储已经译码过的微码。

- 微码缓存的设计目的是减少译码的重复计算, 从而提高整体指令执行效率。

3. 查询与缓存机制:

- 在前端译码阶段, 系统首先查询微码缓存, 检查是否已经缓存了当前指令的微码。

- 如果微码已经在缓存中, CPU 就直接读取微码并发射到后端执行。

- 如果微码未缓存, 系统则从指令缓存中取得指令, 进行译码, 并将译码结果存入微码缓存中, 见图??, 注意一个指令缓存行可能生成多个微码缓存行。

4. 缓存组织形式:

- 微码缓存的组织形式与指令缓存有所区别。它以第一条指令的程序计数器 (PC) 作为索引, 来索引整行的微码。

- 当遇到控制流指令时, 微码缓存会截断这一行, 确保每个缓存行只包含一个基本块的微码, 参考图??中的 ret 指令。

- 微码行中除了存入微码外, 还会在最后存储立即数, 见图??, 这是由于 X86 是变长指令集, 微码是定长指令集, 遇到长立即数时候就会放在微码行最后。

X86 微码缓存的引入和优化为 X86 架构的超标量乱序执行提供了重要支持, 使得 CPU 在执行 X86 指令集时能够更加高效地利用硬件资源, 提高整体性能。




图 9 指令缓存和微码缓存关系

三 课题主要研究内容、预期目标




图 10 多架构软硬协同的二进制翻译架构实现图，绿色部分为本文主要工作。

本课题旨在解决**多架构指令集兼容问题**和**传统二进制翻译器的性能瓶颈**，通过引入微译器的概念，结合软硬协同的思想，以及借鉴微码缓存和微码指令集的理念，从软硬件两个层面进行优化。

本课题旨在探索多架构的可行性，所以仅实现 X86 和 RISCV 的二进制翻译。但是本课题的设计思想可以推广到其他指令集架构上。

3.1 整体架构

1. 如图??，整体上，硬件层仅对外暴露融合微码，软件层面的二进制翻译器可以实现多架构的支持。

2. 在软件层面，将在已有 X86 二进制翻译的模式下，添加 RISCV 版本的二进制翻译器。这一步旨在验证多架构的可行性，以及提高软件层面的二进制翻译器的性能。

3. 在硬件层面，将在已有 X86 微码的模式下，添加必要的类 RISCV 微码，实现融合微码的硬件设计，力求实现 RISCV 到微码的一对一的指令翻译，以降低指令膨胀率。这一步旨在提高硬件执行效率，减小性能开销。

四 拟采用的研究方法、技术路线、实验方案及其可行性分析




图 11 架构细节图。

4.1 微译器架构细节

为了解决传统二进制翻译的性能瓶颈，本课题在已有的微译器的概念下，添加 RISC-V 多架构支持。首先介绍微译器的架构细节，如图??：

4.1.1 硬件部分

在硬件部分，引入了翻译缓存（Translation Cache），该缓存作为一级缓存负责存储预翻译的微码指令集，替代了原本的微码缓存。与传统微码架构不同，翻译缓存通过二进制翻译透过内存层次（从内存加载到 L3 Cache, 再到 L2Cache, 最后到微码缓存）进行填充，取代了传统的指令缓存和译码器的角色。在传统 X86 架构下，取指部件会同时查询指令缓存和微码缓存；而在微译器架构下，取指部件仅查询翻译缓存，硬件的译码器被软件的二进制翻译器取代。

4.1.2 软件部分

在软件部分，引入了静态和动态二进制翻译器。程序首先通过静态二进制翻译器被翻译成微指令，并被写入预翻译文件，存储在硬盘中。在客户程序执行阶段，预翻译文件被加载到内存中，程序计数器被设置为客户程序的入口。取指部件从翻译缓存中取指，若翻译缓存或内存层次命中，则与从指令缓存取指类似，

不断取指执行。若翻译缓存和内存层次均未命中（例如存在自修改代码等），说明客户指令还未翻译，此时会调用动态二进制翻译器进行实时翻译。

4.2 RISC-V 多架构支持

1. 在硬件层面，将在已有 X86 微码的模式下，力求实现 RISC-V 到微码的一对一的指令翻译，以降低指令膨胀率。为此需要添加必要的类 RISC-V 微码，包括编码设计，后端微码执行逻辑设计，压缩指令设计等。

2. 在软件层面，将在已有 X86 二进制翻译的模式下，添加 RISC-V 版本的二进制翻译器。需要添加 RISC-V 到微码的翻译规则，寄存器映射规则，压缩指令的翻译规则等。

4.2.1 指令翻译规则

微码的目的是面向多架构，希望能缩小与各大主流指令集的差异。目前的微码是基于 X86 微码进行扩展的，这样能更好的验证系统的正确性；设计一套高效完备的微码指令集是一个长期的工程，需要不断的迭代和优化。

目前为了高效实现 RISC-V 程序的翻译运行，我们希望一条原本的 RISC-V 指令能够尽可能翻译成一条微码指令。这样能够降低指令膨胀率，提高性能。而我们的微码是不对用户程序可见的，所以我们可以通过增加一些类 RISC-V 的微码指令，来实现一条 RISC-V 指令翻译成一条微码指令。但是不能随意增加微码指令，否则对指令槽位的利用率会降低，不利于未来更多微码指令的添加。所以我们需要尽可能复用 X86 原本的微码，只增加一些必要的类 RISC-V 的微码指令。

目前已经实现了 RISC-V IMAFDC(GC) 所有指令的翻译，把 RISC-V 指令翻译成微码指令。下面逐一介绍不同指令类型的翻译规则：

- 整数指令 I：大部分指令都可以直接翻译到原本的 X86 微码，只有少数指令翻译需要添加新的微码。例如原本的 RISC-V 加法指令可以直接翻译成

4.3 实验环境

为了全面评估微译器的性能和效果，我们实现了以下硬件和软件模块：

4.3.1 硬件环境

• **Gem5 模拟器**: 我们在 Gem5 模拟器 [?] 上实现了微译器的硬件原型系统。Gem5 提供了一个灵活且可配置的模拟环境, 能够模拟多种体系结构和处理器类型。

• **处理器模型**: 我们选择了 X86 Haswell[?] 校准过的 V23 最新版本。为了模拟真实硬件环境, 我们采用了乱序处理器模型 (DeriveO3CPU),

• **硬件配置**: 实验中, 我们保持硬件配置与原本的 X86 CPU 一致, 唯一的区别是将代码缓存替换为翻译缓存, 以验证微译器的性能。

4.3.2 软件环境

• **二进制翻译器**: 我们复用了部分 LLVM objdump[?] 的代码发现逻辑, 使用了 Capstone[?] 作为反汇编器 (LLVM 和 Capstone 都支持多指令集, 也方便后续添加新的指令集支持), 并添加好翻译规则, 实现了静态二进制翻译器, 每个翻译器代码量级仅在千行。由于 SPEC CPU 2017 不存在代码发现问题, 目前尚未实现动态二进制翻译器。

• **SimPoint 技术**: 由于 Gem5 的模拟执行效率约为真机的万分之一, 为了更快速有效地进行性能评估, 我们使用 SimPoint 技术 [?] 对 SPEC CPU 2017 进行切片, 使用 ELFie 技术 [?] 对二进制文件进行切片, 以提高模拟效率。

五 已有科研基础与所需的科研条件

本章节首先展示微译器在 X86 上 SPEC 2017 上的翻译运行结果, 然后介绍 RISCv 在 CoreMark 测试集上的运行效果。

5.1 微译器在 X86 上的翻译运行结果

图??展示了微译器在 X86 上 SPEC 2017 上的翻译运行结果, 相对于未修改过的 X86 指令缓存模式进行了归一化。可以看到, 微译器在 SPEC 2017 上的性能接近于原生运行, 平均性能为 92.3%, 并且一大半的浮点型测试集的性能损失在 1% 以内。

图??展示了微译器在 X86 上 SPEC 2017 上的每千条指令的未命中次数, 根据计算, 每千条指令的未命中次数和性能之间的皮尔森相关系数为-0.93, 说明

图 12 微译器运行 SPEC CPU 2017 的性能，相对于未修改过的 X86 指令缓存模式进行了归一化。

未命中次数和性能之间存在很强的负相关性。这也说明了微译器的性能主要受到了未命中次数的影响。

我们在 X86 上运行了 CoreMark 测试集,得到了性能为 99%,对应的每千条指令的未命中次数为 0.9,也符合上述规律,这主要在于程序的取指行为,CoreMark 程序中主要为核心循环计算,时间局部性和空间局部性都很好,因此未命中次数较少,性能也较好。即便经过微译器的预翻译文件膨胀,也能够在 X86 上保持较好的性能。

图 13 微译器运行 SPEC CPU 2017 的每千条指令的未命中次数。

5.2 RISC-V 在 CoreMark 测试集上的运行效果

我们在 RISC-V 上运行了 CoreMark 测试集,得到了性能为 95%,对应的每千条指令的未命中次数为 1.1,也符合上述规律。

RISC-V 相对于 X86 的 CoreMark 还有一定的性能差距,主要由于还没有添加硬件返回栈支持,导致对于函数调用的支持不够完善,因此性能有所下降。

同时 RISC-V 目前对于压缩指令支持还不够完善,导致翻译出来的微码编码较长,导致 AOT 文件相对更大,也会导致性能下降。

六 研究工作计划与进度安排

以下为本课题的工作计划与进度安排:

- 2023 年 12 月-2023 年 12 月: 添加 RISC-V 硬件返回栈支持,预估有 5% 左右性能提升。
- 2023 年 12 月-2024 年 2 月: 继续添加完所有的指令翻译和微码添加,目标为成功运行 SPEC CPU 2000。
- 2024 年 2 月-2024 年 3 月: RISC-V 到微码的指令编码继续压缩,减少每条指令平均长度。

- 2024 年 3 月-2024 年 4 月：撰写硕士毕业论文。

七 RISC-V 多架构支持细节

7.1 处理 ABI 差异

7.1.1 系统调用差异

如表所示，X86 和 RISC-V 的系统调用号和参数传递方式的差异。X86 的系统调用号存储在 `rax` 寄存器中，返回值也存储在 `rax` 寄存器中，参数传递方式为 `rdi, rsi, rdx, r10, r8, r9`。而 RISC-V 的系统调用号存储在 `a7` 寄存器中，返回值存储在 `a0` 寄存器中，参数传递方式为 `a0, a1, a2, a3, a4, a5`。因此我们需要在 RISC-V 的二进制翻译器中，将 RISC-V 的系统调用号和参数传递方式转换成 X86 的系统调用号和参数传递方式。

如表所示，X86 和 RISC-V 的寄存器映射表。我们需要在 RISC-V 的二进制翻译器中，将 RISC-V 的寄存器映射成 X86 的寄存器。

7.1.2 寄存器映射表

表 3 X86 和 RISC-V 的系统调用号和参数传递方式的差异。

指令集	系统调用号	返回值	参数 1	参数 2	参数 3	参数 4	参数 5	参数 6	其他参数
X86	<code>rax</code>	<code>rax</code>	<code>rdi</code>	<code>rsi</code>	<code>rdx</code>	<code>r10</code>	<code>r8</code>	<code>r9</code>	栈传递
RISC-V	<code>a7</code>	<code>a0</code>	<code>a0</code>	<code>a1</code>	<code>a2</code>	<code>a3</code>	<code>a4</code>	<code>a5</code>	栈传递

表 4 X86 和 RISC-V 的寄存器映射表。

微码	X86	RISC-V	微码	X86	RISC-V	微码	X86	RISC-V	微码	X86	RISC-V
0	RAX	A7	8	R8	A4	16	T0	Zero	24	CH	S8
1	RCX	TP	9	R9	A5	17	T1	RA	25	DH	S9
2	RDX	A2	10	R10	A3	18	T2	S2	26	ES	S10
3	RBX	GP	11	R11	A6	19	T3	S3	27	CS	S11
4	RSP	SP	12	R12	T1	20	T4	S4	28	SS	T3
5	RBP	T0	13	R13	T2	21	T5	S5	29	DS	T4
6	RSI	A1	14	R14	S0	22	AH	S6	30	FS	T5
7	RDI	A0	15	R15	S1	23	BH	S7	31	GS	T6