

研究計畫書

研究主題：合成孔徑雷達（SAR）即時成像演算法——從演算法分析到 FPGA 實作

1 研究背景與動機

傳統星載合成孔徑雷達（SAR）任務將原始回波下傳至地面站，再於地面完成聚焦成像、影像強化與船舶偵測。由於原始資料量大、下傳頻寬有限，目標資訊送達海事監控端時存在明顯延遲。星載（onboard）處理僅需下傳偵測到的目標資訊，可消除此瓶頸，但受限於衛星酬載之運算能力、記憶體與功耗。此外，SAR 屬同調成像系統，影像中不可避免存在乘性 speckle noise，會造成誤報（false positive）並掩蓋弱散射目標（false negative）。

本研究利用壓縮感測（Compressed Sensing, CS）理論 [1, 2]，以同一套輕量化框架同時回應上述兩項問題。海面場景天然具稀疏性：背景均勻、反射率低，船舶則為少數強散射點。場景反射率 $\mathbf{H}$ 由回波 $\mathbf{Y}$ 透過下式重建：


$$\hat{\mathbf{H}} = \arg \min_{\mathbf{H}} \frac{1}{2} \|\mathbf{Y} - \mathcal{A}(\mathbf{H})\|_F^2 + \lambda R(\mathbf{H}), \quad (1)$$

其中 $\mathcal{A}(\cdot)$ 為成像前向算子， $R(\cdot)$ 為稀疏誘導正則項。稀疏先驗可將振幅低、以 speckle 為主的背景像素壓制為零，同時保留強目標響應；相較於在特徵層級抑制雜訊之 Transformer 偵測架構 [3, 4]，此方法可採用低複雜度求解器，適合硬體實現。不同於既有稀疏 SAR 成像研究僅以影像品質指標評估 [5, 6, 7]，本研究以船舶偵測效能衡量稀疏成像之實際效益，包括船舶偵測成功率（實際船舶中被正確偵測出的比例）與誤判率（偵測結果中將雜訊誤判為船舶的比例）。


總體目標：發展、分析並以 FPGA 實現一套基於壓縮感測之即時 SAR 成像與船舶偵測處理鏈，使其滿足星載處理器之吞吐量、記憶體與功耗限制，並量化其相對於地面處理之偵測表現。

2 已完成之初步成果

- 評估框架：建立端對端處理鏈——SAR 船舶影像（HRSID [8]）→ 點散射體回波模型 → CSA（Chirp Scaling Algorithm）成像 [9] → 稀疏精修 → YOLO 船舶偵測 → 偵測效能評估。
- 單步稀疏精修：在 CSA 成像後，將振幅低於門檻值的像素（多為背景雜訊）壓制為零，僅保留強散射之船舶目標 [5]；於 100 張離岸影像上，整體偵測準確度由 95.4%（僅 CSA）提升至 98.5%，範例如圖 1。
- GPU 加速模擬：回波模擬需逐一計算每個散射點於每個取樣時間之貢獻，大量影像之評估極為耗時；因此將回波產生與 CSA 成像移至 GPU 平行運算，回波產生速度較 24 核心 CPU 快約 580 倍，使全資料集評估得以實現。



傳統成像（CSA）



本研究方法（CSA + 稀疏精修）

圖 1: 稀疏精修範例。傳統成像之海面背景雜訊明顯；稀疏精修利用場景稀疏性將背景雜訊壓制為零，同時保留船體結構。




圖 2: 研究架構圖：上方為星載即時成像與偵測處理鏈，下方為三年度之工作項目。

3 三年研究規劃

本研究分為三個階段，由演算法設計、硬體導向之演算法分析，逐步推進至 FPGA 原型實作，研究架構如圖 2：上方為研究標的——星載即時成像與偵測處理鏈，下方三層為各年度工作項目，前一年度之成果作為下一年度之輸入；各項工作之時程如圖 3。

3.1 第一年：演算法發展

- (1) Speckle 建模與模擬：以真實星載 SAR 影像統計 speckle 雜訊之分布特性，將其加入回波模擬中，使模擬資料更貼近實際衛星影像。
- (2) 稀疏正則化方法比較：比較多種稀疏正則化方法 [6, 7]，並依海面背景之統計特性自動決定門檻值，取代人工設定之固定門檻。
- (3) 去斑方法比較：將稀疏重建與傳統去斑濾波器（如 Lee 濾波器）比較，同時以影像品質與船舶偵測表現評估，並分別探討近岸與離岸場景。

3.2 第二年：演算法分析

- (1) 迭代式壓縮感測成像：由第一年之「成像後再稀疏化」延伸為直接由回波進行迭代式稀疏重建 [10, 11]，並探討在減少取樣資料量的情況下，是否仍能維持偵測表現，以降低星上資料量與運算需求。
- (2) 運算複雜度分析：分析成像與重建演算法所需之運算量、記憶體用量與迭代次數，找出偵測準確率與處理速度之間的最佳平衡。
- (3) 硬體導向演算法簡化：以有限位元數模擬硬體運算，評估精度降低對成像品質與偵測結果之影響；並將偵測模型輕量化，使其適合在資源有限之硬體上執行。

3.3 第三年：FPGA 實作

- (1) 成像電路實作：將 SAR 成像與稀疏重建之主要運算（如快速傅立葉轉換、相位補償、門檻化）設計為 FPGA 硬體電路，並規劃大量影像資料於記憶體中之存取方式。
- (2) 偵測模型硬體部署：將輕量化之船舶偵測模型部署於同一 FPGA 平台，與成像電路串接為完整之星上處理流程，最終僅輸出偵測到的船舶資訊。
- (3) 系統驗證與效能量測：以模擬資料及真實衛星資料驗證硬體結果與軟體模型一致，並量測處理速度、延遲、硬體資源用量與功耗，與 CPU/GPU 實作比較；最後整理研究成果並發表論文。

4 預期貢獻

(1) 提出以船舶偵測準確率而非僅以影像品質指標衡量稀疏 SAR 成像之任務導向評估方法；(2) 分析壓縮感測 SAR 成像在準確率、運算複雜度與字長之間的折衷關係；(3) 完成 FPGA 原型，證明星載壓縮感測成像結合船舶偵測可於衛星酬載限制內實現，使下傳資料量降至僅需目標報告。

5 時程與查核點




圖 3: 三年時程甘特圖 (深色：主要工作期間，淺色：前置/交疊期間)。

表 1: 查核點與交付成果。

年度	查核點	交付成果
1	含 speckle 之評估框架 演算法比較	經實際資料驗證之 speckle 模型；以星載參數完成近岸與離岸影像之模擬 完成稀疏正則化方法與傳統去斑濾波器於偵測表現上之比較
2	迭代式壓縮感測成像 硬體導向演算法	完成由降取樣回波之壓縮感測重建，並分析取樣率對偵測表現之影響 完成定點數模型與輕量化偵測模型，並建立硬體原型
3	FPGA 原型 系統驗證	成像與船舶偵測於 FPGA 平台上運行 完成吞吐量、延遲、資源與功耗量測並與 CPU/GPU 比較；期刊/研討會論文發表

參考文獻

- [1] D. L. Donoho, "Compressed Sensing," *IEEE Trans. Inf. Theory*, vol. 52, no. 4, pp. 1289–1306, 2006.
- [2] E. J. Candès *et al.*, "Robust Uncertainty Principles: Exact Signal Reconstruction from Highly Incomplete Frequency Information," *IEEE Trans. Inf. Theory*, vol. 52, no. 2, pp. 489–509, 2006.
- [3] F. Song *et al.*, "SARES-DEIM: Sparse Mixture-of-Experts Meets DETR for Robust SAR Ship Detection," *IEEE JSTARS*, 2026.
- [4] K. Ni *et al.*, "Complex-Value Transformer for SAR Ship Detection," *ISPRS J. Photogramm. Remote Sens.*, 2026.
- [5] H. Bi *et al.*, "From Theory to Application: Real-Time Sparse SAR Imaging," *IEEE Trans. Geosci. Remote Sens.*, vol. 58, no. 4, pp. 2928–2936, 2020.
- [6] Y. Zhang *et al.*, "Undistorted and Consistent Enhancement of Automotive SAR Image via Multi-Segment-Reweighted Regularization," *Remote Sens.*, vol. 17, no. 9, 1483, 2025.
- [7] M. Liu *et al.*, "A Sparse SAR Imaging Method for Low-Oversampled Staggered Mode via Compound Regularization," *Remote Sens.*, vol. 16, no. 8, 1459, 2024.
- [8] S. Wei *et al.*, "HRSID: A High-Resolution SAR Images Dataset for Ship Detection and Instance Segmentation," *IEEE Access*, vol. 8, pp. 120234–120254, 2020.
- [9] I. G. Cumming and F. H. Wong, *Digital Processing of Synthetic Aperture Radar Data: Algorithms and Implementation*, Artech House, 2005.
- [10] A. Beck and M. Teboulle, "A Fast Iterative Shrinkage-Thresholding Algorithm for Linear Inverse Problems," *SIAM J. Imaging Sci.*, vol. 2, no. 1, pp. 183–202, 2009.
- [11] J. Fang *et al.*, "Fast Compressed Sensing SAR Imaging Based on Approximated Observation," *IEEE JSTARS*, vol. 7, no. 1, pp. 352–363, 2014.

研究優異表現證明

1 成果總覽

論文	發表	作者序
An Auction-Based Assignment Method for LoRa Multi-Gateway Networks	IEEE ICC 2023	第一作者
Cooperative Beamforming-Assisted LEO Satellite Positioning for V2X	IEEE APWCS 2023	第一作者

2 研究能力總結

- 碩士班期間（2020/9–2022/8）完成兩項研究，皆以第一作者發表於 IEEE 國際會議，其中一篇發表於 IEEE 通訊學會旗艦國際會議 ICC。
- 具備完整研究流程之能力：從發現既有方法忽略之實際限制、建立數學模型、設計演算法，到模擬驗證與論文撰寫，皆由本人主導；其中 ICC 論文之數學建模由本人與 Megumi Kaneko 教授共同完成。

3 成果一：國際合作研究（IEEE ICC 2023，第一作者）

- 研究經歷：碩士班期間（2021/10–2022/8）於日本國立情報學研究所（National Institute of Informatics, NII）遠端實習，由 NII 之 Megumi Kaneko 教授指導。
- 研究內容：物聯網中多個接收站共同接收大量裝置之訊號，但每個接收站能同時處理的訊號數量有限（現行晶片僅能同時處理 8 筆）。本研究提出以拍賣機制預先決定每個裝置由哪個接收站負責，避免同一筆訊號被重複處理，使整體成功接收之訊號數最大；並設計將裝置分組、平行處理之低複雜度版本。
- 研究成果：成功接收之訊號數與總傳輸率皆大幅優於比較方法，總傳輸率與理想上限（不限處理數量）之差距在 15% 以內，且執行時間較隨機分配更短；效益在數十至數百毫秒之時間尺度最為顯著，適合移動式物聯網應用。
- IEEE Xplore <https://ieeexplore.ieee.org/document/10278835> (DOI :10.1109/ICC45041.2023.10278835)

4 成果二：碩士論文（IEEE APWCS 2023，第一作者）

- 論文題目：波束成型輔助之低軌道衛星合作式定位系統用於用戶終端（國立清華大學通訊工程研究所，指導教授：吳仁銘，2022/8）。
- 研究內容：低軌衛星定位之延遲與功耗較傳統衛星定位低，但精度未必較佳。本研究利用天線波束掃描估計鄰近車輛之間的相對方向，結合鄰近車輛之位置資訊，反覆修正彼此之定位結果。
- 研究成果：車輛定位模擬中，於量測雜訊標準差 5 公尺時，定位誤差由 4.8 公尺降至 3.0 公尺（降低 36.8%），且雜訊越大改善越多；每次修正僅需 2×2 矩陣運算，運算量極低。
- IEEE Xplore <https://ieeexplore.ieee.org/document/10234031> (DOI :10.1109/APWCS60142.2023.10234031)

個人學經歷摘要

1 學歷

國立清華大學 通訊工程研究所 碩士

2020/9–2022/8

- 碩士論文：波束成型輔助之低軌道衛星合作式定位系統用於用戶終端
- 碩士期間於日本國立情報學研究所（NII）遠端研究實習近一年（研究成果詳見研究優異表現證明）

國立清華大學 電機資訊學院學士班

2016/9–2020/6

2 業界經歷

創未來科技股份有限公司 數位系統設計工程師

2022/9–2026/8（四年，已離職）

- 演算法設計：主導合成孔徑雷達（Synthetic Aperture Radar, SAR）數位前端之訊號處理演算法開發，包括濾波、等化、波束成型、資料壓縮與射頻校準；並建立與硬體逐位元一致之軟體模型，作為硬體實作之驗證基準。
- 硬體電路（RTL）實作：以硬體描述語言實作上述演算法，在 FPGA 資源與時脈限制下進行架構取舍與效能最佳化。
- FPGA 整合驗證：負責 SAR 數位前端於 FPGA 上之系統整合與控制流程設計，並完成資料正確性與效能驗證。

3 業界經驗對研究之助益

上述經驗使本人能獨立將演算法落實為硬體，並在設計演算法時即兼顧準確度與硬體成本；對實際 SAR 系統之熟悉，亦使研究成果更貼近實際應用之需求。