Architecture des ordinateurs

Jérémy Fix

CentraleSupélec

jeremy.fix@centralesupelec.fr

2017-2018



Architecture des ordinateurs

ou plutôt

Réalisation électronique d'une machine programmable manipulant des représentations numériques

Electronique:

I.DAi 0x0010

for i in range(10): Programmable: STA 0x1000 res = res + v[i]

A92FFC04 Numériques 01100100100100100010101

Particularités de ce cours

- pas d'examen
- les travaux de laboratoire ne sont pas notés
- TD (1h30) regroupés en BE (3h), sur machine

Equipe pédagogique







J. Fix H. Frezza-Buet

J.L. Gutzwiller

Introduction

Philosophie du cours

Introduire les concepts sous-jacents à n'importe quelle architecture sans être un cours sur une architecture spécifique (ARM, Intel, MIPS, ..)
Abstraction progressive allant du bit à une architecture exécutant un jeu vidéo

Au programme

- 4 x 1h30 ⇒ représentations numériques, électronique, premier chemin de données, séquenceur
- 1 BE (3h) et 1 TL (4h30)
- $2 \times 1h30 \Rightarrow programmation$
- 1 BE (3h) : Programmation
- $1 \times 1h30 \Rightarrow$ mémoires, périphériques et interruptions
- 1 BE (3h) et 1 TL (4h30) : périphériques et ordonnanceur




Introduction

On va introduire:

Introduction

- le codage binaire,
- les transistors (→ ELAN J. Maufoy)
- les systèmes logiques (→ SLEA Y. Houzelle)
- la programmation (→ FISDA F. Pennerath)
- les périphériques, interruptions



.a couche physiq 00 00000

a coache 15/1

Space Invaders (1978)


a couche physiq 00 00 00000

La couche ISA

Codage et opérations binaires

Représenté et représentant

Une valeur, quelle que soit sa nature, doit être représenté en binaire:



Bonne représentation ?

- facile à coder/décoder/manipuler, avec ou sans pertes
- robuste aux perturbations, compact



Codage des entiers naturels

Représentation des entiers naturels




Figure: a) Système additif des egyptiens, un symbole par puissance de 10; 1527; b) système mixte additif/positionnel des mésopotamiens en base 60 : $1527 = (20 + 5) * 60^{1} + (20 + 7) * 60^{0}$; c) système positionnel des Shadoks: Bu-Zo-Ga-Mu $99 = 1.4^3 + 2.4^2 + 0.4 + 3$

Architecture Jérémy Fix

Représentation des entiers naturels

En base 10:

$$34 = 3.10^1 + 4.10^0$$

En base p:

$$(a_{k-1}a_{k-2}\cdots a_1a_0)_p=\sum_{i=0}^{k-1}a_ip^i$$

avec
$$\forall i, a_i \in [0, p-1], a_{k-1} \neq 0$$

Codage des entiers naturels

Représentation des entiers naturels

Comment passer de la **représentation** base p à la **valeur** en base 10 ?

$$(a_{k-1}a_{k-2}\cdots a_1a_0)_p=\sum_{i=0}^{k-1}a_ip^i$$

avec $\forall i, a_i \in [0, p-1], a_{k-1} \neq 0.$

Comment passer de la valeur n en base 10 à la représentation en base p ?

$$\sum_{i=0}^{k-1} a_i p^i = a_0 + p.(\sum_{i=0}^{k-2} a_{i+1} p^i)$$

 \Rightarrow division euclidienne par p



Codage des entiers naturels

Représentation binaire, $p=2: 39 = 100111_2$

$$\sum_{i=0}^{k-1} a_i p^i = a_0 + p. \left(\sum_{i=0}^{k-2} a_{i+1} p^i\right)$$

$$39 \quad 2$$

$$-38 \quad 19 \quad 2$$

$$1 \quad -18 \quad 9 \quad 2$$

$$1 \quad -8 \quad 4 \quad 2$$

$$1 \quad -4 \quad 2 \quad 2$$

$$0 \quad -2 \quad 1$$

Puissance de 2 $\begin{vmatrix} 2^5 = 32 \\ 39_{10} \end{vmatrix}$ $\begin{vmatrix} 2^4 = 16 \\ 0 \end{vmatrix}$ $\begin{vmatrix} 2^3 = 8 \\ 0 \end{vmatrix}$ $\begin{vmatrix} 2^2 = 4 \\ 0 \end{vmatrix}$ $\begin{vmatrix} 2^1 = 2 \\ 0 \end{vmatrix}$ $\begin{vmatrix} 2^0 = 1 \\ 0 \end{vmatrix}$

Représentation hexadécimale, $p=16: 39 = 27_{16}$

Ou, à partir de la représentation binaire :

$$39_{10} = (0010 \quad 0111$$

Décimal codé binaire et code de gray

Codage décimal codé binaire :

$$421 = \overbrace{0100}^{4} \overbrace{0010}^{2} \overbrace{0001}^{1}$$

Codage de Gray :

valeur	représentation binaire	représentation de Gray
0	000	000
1	001	001
2	010	011
3	011	010
4	100	110
5	101	111
6	110	101
7	111	4 = 100 × 4 ± × 4 ± ×

Architecture Jérémy Fix Opérations arithmétiques sur les représentations non signées

Addition

Exemple : 001 + 011;

a	b	Retenue	Reste
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

a	b	r	Retenue	Reste
0	0	0	0	0
0	1	0	0	1
1	0	0	0	1
1	1	0	1	0
0	0	1	0	1
0	1	1	1	0
1	0	1	1	0
1	1	1	1	1

- Algorithme d'addition de représentations non signées
- Précision finie $\Rightarrow n \in [0, 2^k 1]$ et bit de carry



Autres opérations

Soustraction:

- a b , a > b
- posée avec emprunt de retenue (e.g. $100_2 001_2$)

Multiplication:

addition et décalage (e.g. 39 × 5)

Division:

• posée (e.g. 39/5)

Entiers négatifs ?!

Opérations arithmétiques sur les représentations non signées

Représentation des entiers relatifs

Codage par décalage (excess-K)

- $n \in [-2^{k-1}, 2^{k-1} 1], K = 2^{k-1}$
- Codage : $x = EncUB_k(n + K), n + K \in [0, 2^k 1]$
- Décodage : $n = DecUB(x) K = \sum_{i=0}^{k-1} x_i 2^i 2^{k-1}$

• addition particulière (-4 + 1, k=3). comparaison facile.


Architecture Jérémy Fix

Représentation des entiers relatifs

Codage par valeur signée (sign-magnitude)

- $n \in [-2^{k-1} + 1, 2^{k-1} 1]$
- un bit de signe, k-1 bits de valeur

• 2 représentations de 0. Addition particulière(1 + (-1), k=3).



Architecture

Opérations arithmétiques sur les représentations non signées

Représentation des entiers relatifs

Codage par complément à deux (2's complement)

•
$$n \in [-2^{k-1}, 2^{k-1} - 1]$$

n	-4	-3	-2	-1	0	1	2	3
1C	(011)	100	101	110	111 ou 000	001	010	011
2C	100	101	110	111	000	001	010	011

- les opérations sont les mêmes qu'avec les représentations non signées
- comparaison: 1) tester le signe 2) sinon la valeur
- une seule représentation du 0
- débordement (*overflow*); e.g. k=3:3+3; (-3) + (-3), vérifiable avec les bits de retenue (01 ou 10)

Représentation des nombres réels

Virgule fixe (fixed-point)

- $26.5 = 2 \times 10^1 + 6 \times 10^0 + 5 \times 10^{-1}$
- Codage du "." ? $26.5 = 11010.1_2$; Convention $Q < n_e > < n_f >$
- Codage : représentation non signée de $n \times 2^{n_f}$
- Décodage : $n = \sum_{i=0}^{k-1} a_i 2^{i-n_f} = 2^{-n_f} \sum_{i=0}^{k-1} a_i 2^i$
- complément à deux (e.g. 5.25 3.5; -5.25 + 3.5 en Q4.2)
- même opérations arithmétiques que pour les entiers (DSP)
- mais précision uniforme, non représentation de valeurs particulières (e.g. ∞, NaN, ..)

Architecture Jérémy Fix

Représentation des nombres réels

Virgule flottante IEEE 754-2008 (floating-point)

- Notation scientifique en base p :
 x = ±m × p^e, m ∈ [0, p[, e ∈ Z
- $1245 = 1.245 \times 10^3 = 0.1245 \times 10^4 = 0.01245 \times 10^5$
- représentations dénormalisées (m = 0); représentation normalisée $(m \neq 0)$
- En binaire , $m \in [0,2[$; Étendu $\mathbb{R} \cup \{-\infty,\infty\} \cup \{$ sNan,qNan $\}$

signe S (1 bit) | exposant E (
$$n_e$$
 bits) | mantisse M (n_m bits)

M code uniquement la partie fractionnaire. E en excess-K. Plusieurs conventions : binary-16, binary-32, binary-64

4) d (4

Architecture Jérémy Fix

Opérations arithmétiques sur les représentations non signées

Représentation des nombres réels

Binary-16

Représentation sur 16 bits :1 bit de signe, $n_e = 5$ bits pour l'exposant, $n_m = 10$ bits pour la mantisse

Rep	résentation l	oinary-16	Valeur représentée	Note
Signe	Exposant	Mantisse		
0	00000	00	+0	
1	00000	$0 \cdot \cdot \cdot 0$	-0	
S	00000	$0\cdots01$	$(-1)^{s}2^{-14}1.2^{-10} = (-1)^{s}2^{-24}$	Plus petit réél dé
S	00000	$0 \cdots 10$	$(-1)^s 2^{-14} 2.2^{-10} = (-1)^s 2^{-23}$	Second plus pe
S	00000	$1\cdots 11$	$(-1)^s(2^{-14}-2^{-24})$	Plus grand réel dé
S	00001	000	$(-1)^s 2^{1-15} = (-1)^s 2^{-14}$	Plus petit réel n
S	11110	$1 \cdots 11$	$(-1)^s 2^{15} (2 - 2^{-10})$	Plus grand réel n
S	11111	$0 \cdot \cdot \cdot 00$	$(-1)^s \infty$	
X	11111	M, $M \neq 0$	NaN (sNan ou qNan)	Exception, e.g

Architecture

Opérations arithmétiques sur les représentations non signées

Représentation des caractères (ASCII, ISO-8859, UTF-8)

ASCII CONTROL CODE CHART											
1/2 1/4 1/4		۰.	1	1		0	0	ľ		٠.	
BITS	CON	TROL	SYMBOLS NUMBERS			UPPER CASE			LOWER CASE		
	NUL	DLE	" SP	. 0		е.	. P	-		Р	
	SOH	DC1	-	. 1		. A	Q		a	9	
	STX	DC2		2		В.	R		Ь	r	
	ETX	DC3	*	3	- 63	U.	S	100	c	S	
	EOT	DC4	. 8	. 4		. D	ΪТ.		d	t	
	ENQ	NAK	. %	5	65	̈Ε	U		e		
4 1 1 4	ACK .	_SYN_	. &	. 6	66	. F	. v		f	V	
4 1 1 1	BEL	ETB		7	.,	<u></u> G	w		ε	w	
	BS	CAN	. (. 8	11	"н.	. Х		h	×	
	HT	EM)	. 9	**				i	, y	
1 0 1 0	LF	SUB		. :	72	, J	, Z	10 10	j ,,,	2 12	
	VT	ESC	+	- i	13	. K	**	100	k	na {	
1 1 0 0	FF	FS		< 10 10	**	, L	9.9	100	150	100 mm	
	CR	GS		-	15	M	1	111	m	,) , m	
	SO	RS	100	50 at 5	16	N	12 ·	111	n	- m	
1 1 1 1	SI ,,	"US	. / .	?	**	٥.,	a -		٥ ,,,,	DEL	

LEGEND: Norme trop spécifique à l'Américain.

Multiplicité des normes ISO-8859-x sur 8 bits; Norme UTF-8

Architecture Jérémy Fix

La couche logique
0
00
00000000000
0000

La couche ISA

Opérations arithmétiques sur les représentations non signées

Devinette

Quelle est la valeur de (626F6E6A6F757221)₁₆ ?

Devinette

Quelle est la valeur de (626F6E6A6F757221)₁₆ ?

• "bonjour!" en ASCII

Opérations arithmétiques sur les représentations non signées

Devinette

Quelle est la valeur de (626F6E6A6F757221)₁₆ ?

- "bonjour!" en ASCII
- 2 7 093 009 341 547 377 185, entier non signé sur 64 bits



Opérations arithmétiques sur les représentations non signées

Devinette

Quelle est la valeur de (626F6E6A6F757221)₁₆ ?

- "bonjour!" en ASCII
- 2 7 093 009 341 547 377 185, entier non signé sur 64 bits
- , un octet code un niveau de gris (0:noir, 8 255:blanc)



La couche physique

La couche logique 0 00 0000000000 00000000

La couche ISA

La couche physique et la couche logique

Représentation physique et manipulation d'un bit

Représentation

Un bit (0, 1) va être représenté physiquement par un niveau de tension

Par une valeur ? Par des domaines contigus ? Séparés par des marges ?

Manipulation





Des marges différentes en entrée et en sortie.

Il nous faut un composant avec une VTC non linéaire

Architecture Jérémy Fix

Au début, le relais




Figure: Relais électromécanique de J. Henry (1930-1940)

Puis vient le transistor (1947)





Figure: a) Transistor bipolaire NPN. b) Transistor bipilaire PNP. c) Transistor unipolaire NMOS. d) Transistor unipolaire PMOS

Architecture Jérémy Fix

Un interrupteur commandable



Notre premier circuit

Inverseur (*Not*) : $S = \overline{A}$





Figure: <u>Une</u> réalisation possible d'une porte NOT en technologie CMOS. b) Symbole normalisé (norme Américaine).

Circuits de transistors

Circuits à deux entrées

Porte NAND : $S = \overline{A.B}$







Figure: a) Une réalisation possible d'une porte NAND en technologie

Circuits de transistors

Architecture

Circuits à deux entrées

Porte NOR : $S = \overline{A + B}$






Figure: a) **Une** réalisation possible d'une porte NOR en technologie CMOS. b) Symbole normalisé.

Circuits de transistors

Circuits à deux entrées

On essaye une AND : S = A.B

Circuits de transistors

Circuits à deux entrées

```
On essaye une AND : S = A.B
V_A \longrightarrow V_S
V_A \longrightarrow V_S
```

Circuits de transistors

Circuits à deux entrées

On essaye une AND : S = A.B V_{cc}

Circuits à deux entrées

On essaye une AND : S = A.B V_{cc} On fait comment ??

Circuits de transistors

Circuits à deux entrées

On essaye une AND : S = A.B V_{cc}

Universalité de la porte NAND

Lois de DeMorgan

•
$$\overline{A.B} = \overline{A} + \overline{B}$$

•
$$\overline{A+B} = \overline{A}.\overline{B}$$

On peut construire les portes AND, OR, NOT à partir de NAND. La porte NAND est dite **universelle**.

Portes logiques

Portes à 1 entrée

Nom	Table de vérité	Symbole	Notation $S = A$		
Buffer	A S 0 0 1 1	$A \longrightarrow S$	S = A		
Inverseur	A S 0 1 1 0	$A \longrightarrow S$	$S = \overline{A}$		

Portes à 2 entrées

A	В		16 sorties possibles														
0	0	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1.
0	1	0	0	0	0	1	1	1	1	0	0	0	0	1	1	1	1
1	0	0	0	1	1	0	0	1	1	0	.0	1	1	0	0	1	1
1	1	0	1	0	1	0	1	0	1	0	1	0	1.	0	1	0	1_
0		0	A D	$A \sim D$	Ä	A > D	D	$A \oplus D$	A + D	$\overline{A} + \overline{D}$	1 D	\overline{D}	$A \sim D$	<u></u>	D > A	1 D	1

Synthèse de circuits logiques

Les outils

- Spécification fonctionnelle : table de vérité (e.g. A + B)
- Equation logique et simplification (Tableau de Karnaugh) (e.g. A + B)
- Disjonction de conjonctions
- peut être réalisé
 - exclusivement avec des NAND,
 - ou exclusivement avec des NOR
 - exclusivement avec des NOT, AND, OR

Synthèse

Circuits à n > 2 entrées

Cascade/Arbre et temps de propagation


Exemple d'une porte ET à 4 entrées.

Synthèse

Circuits à n > 2 entrées

Cascade/Arbre et temps de propagation

Exemple d'une porte ET à 4 entrées.





Synthèse

Circuits à n > 2 entrées

Cascade/Arbre et temps de propagation

Exemple d'une porte ET à 4 entrées.





Profondeur : $\log_2 n$


Architecture Jérémy Fix


Synthèse

Circuits à n > 2 entrées

Cascade/Arbre et temps de propagation

Exemple d'une porte ET à 4 entrées.





00

Profondeur : $\log_2 n$

Architecture Jérémy Fix


La couche logique

Synthèse

Circuits à n > 2 entrées

Cascade/Arbre et temps de propagation

Exemple d'une porte ET à 4 entrées.



Architecture Jérémy Fix _a couche physiq oo oo La couche logique


La couche IS/

Circuits combinatoires

Circuits de logique combinatoire

Décodeur


⇒ Spécification fonctionnelle




Circuits de logique combinatoire

Multiplexeur

⇒ Spécification fonctionnelle







Circuits de logique combinatoire

Démultiplexeur

⇒ Spécification fonctionnelle







Architecture Jérémy Fix

La couche physique DO DO DOOOOO La couche logique ○ ○○ ○○

Aléa statique






Temps

Circuits combinatoires

Universalité du multiplexeur et ROM




⇒ Read Only Memory (ROM)



Architecture

Mémoire en lecture seule (Read Only Memory - ROM)








Unité arithmétique et logique (UAL)

Cahier des charges


- composant logique avec :
 - 2 entrées A, B sur *n* bits
 - 1 sortie S sur *n* bits
 - des bits de sélection d'opération, e.g. $2^4 = 16$ op: $U_3 U_2 U_1 U_0$



Architecture Jérémy Fix

Circuits combinatoires

Unité arithmétique et logique (UAL) - Additionneur







Jérémy Fix Architecture

Unité arithmétique et logique (UAL) - Additionneur

Additionneur 1 bit										
	a _i	bi	ri	si	r_{i+1}					
_	0	0	0	0	0					
	0	0	1	1	0					
	0	1	0	1	0					
	0	1	1	0	1					
	1	0	0	1	0					
	1	0	1	0	1					
	1	1	0	0	1					
	1	1	1	1	1					
	a)									



Unité arithmétique et logique (UAL) - Additionneur




Circuits combinatoires

Unité arithmétique et logique (UAL)

Synthèse de l'UAL

- on réalise chacun des circuits opératoires
- on les combine et sélectionne grâce à un décodeur




Résumons

Logique combinatoire


Pour réaliser un circuit de logique combinatoire

- spécification fonctionnelle : table de vérité, équation logique
- simplification de l'équation (e.g. tableaux de karnaugh)
- circuit avec les portes logiques ET, OU, NOT (ou juste NAND, NOR, MUX)

Par exemple









4) Q (4

Architecture Jérémy Fix

C'est tout?

Problème : un bouton (0/1) - une lumière (0/1)

Allumons				
Bouton	Lumière	Bouton —————	Lumière	Bouton Lumière 0 0 1 1

Eteignons				
Bouton	Lumière	Bouton —• •	Lumière	$\begin{array}{c c} \text{Bouton} & \text{Lumière} \\ 0 & \emptyset & 1 \\ 1 & \cancel{1} & 0 \end{array}$

 \Rightarrow mince ?!?!



Problème : un bouton (0/1) - une lumière (0/1)

Solution						
Bouton	Lumière	Bouton	Lumière			
	???	_	-???-	Bouton	Lumière	Lumière
Bouton	Lumière	Bouton	Lumière	0	0	0
	???		??? 🚫	0	1 0	1
o [†] o		 -	(X)	1	1	0

Le nouvel état lumière dépends de l'entrée bouton et de l'ancien état lumière



a couche physique

Plus généralement

On reboucle simplement la sortie sur l'entrée ?


Ce n'est pas forcément la sortie qui est utilisée en entrée puisque je peux très bien avoir besoin de produire la même sortie dans des états différents



00000000

Logique séquentielle


Logique séquentielle



Jérémy Fix


00000000

Verrou Reset-Set (RS)



 \Rightarrow effet mémoire si R=S=0 ($t_1 \le t \le t_2$, $t \ge t_3$)

En fait ... c'est plus compliqué



Logique séquentielle

Supprimer les états instables







Schéma et chronogramme




- Set = D.Enable
- $Reset = \bar{D}.Enable$
- $Q(t) = Enable.D + \overline{Enable}.Q(t-1)$

200

Mémoriser un bit sur niveau haut : Verrou D

Schéma et chronogramme




- $E = 1 \Rightarrow Q = D$: le verrou est transparent,
- $E = 0 \Rightarrow$ le verrou est dans un état mémoire, sa sortie ne change pas même si D change

200

Logique séquentielle


Mémoire sur front : Bascule D synchrone sur front montant




Q = D au front montant d'horloge

Logique séquentielle


Registre à n bits






Logique séquentielle

Mémoire en lecture/écriture à accès aléatoire (RAM)





00000000

- Lecture : on place Adr et Load= $1 \Rightarrow D_o = RAM[Adr]$
- Ecriture : on place Adr, D_i et Store=1 + front d'horloge \Rightarrow $RAM[Adr] = D_i$


La couche physiqu oo oo ooooo La couche logique

.0000000000000000


La couche ISA

Synthèse : notre premier chemin de données

Résumons



Logique séquentielle



4)4(4

Architecture Jérémy Fix

a couche physique

La couche logique

a couche ISA

Synthèse : notre premier chemin de données


Notre premier chemin de données

0000000000000000

La couche ISA

Synthèse : notre premier chemin de données

Notre premier chemin de données



Spécifications


- données et adresses sur 16 bits; RAM : 2^{16} mots de 16 bits = 128 ko
- des registres génériques : A, B ; des registres particuliers PC et RADM
- RAM pour stocker (pour le moment) les données
- des signaux de contrôle : Read < A,B,PC,Mem>, Set < A,B,PC,RADM,Mem>, UAL
- Architecture Load/Store : opérations avec des opérandes en registre



0000000000000000

Synthèse : notre premier chemin de données

Les registres



- A, B : registres d'opérandes pour effectuer des opérations
- PC (*Program counter*, ou CO: compteur ordinal): index la position de la donnée en cours d'utilisation
- RADM : Registre d'Adresse Mémoire : quel mot est adressé en mémoire (\neq PC)

Synthèse : notre premier chemin de données

Exemple de séquencement manuel

Problème

Additionner $16=0\times0010$ et $1=0\times0001$ et stocker le résultat à

l'adresse 0x000A

Adresses	Contenu				
0000	0010	0001	000A	0000	
0004	0000	0000	0000	0000	
8000	0000	0000	0000	0000	




Architecture

00000000000000000

La couche logique


Synthèse : notre premier chemin de données

Chargement immédiat dans A (1/3)






Chargement immédiat dans A (2/3)




Synthèse : notre premier chemin de données

Chargement immédiat dans A (3/3)






Chargement immédiat dans B (1/3)






Chargement immédiat dans B (2/3)





Chargement immédiat dans B (3/3)






000000000000000000

La couche logique

Synthèse : notre premier chemin de données


Addition : A := A + B





Synthèse : notre premier chemin de données


Sauvegarde du contenu du registre A en mémoire (1/4)





Synthèse : notre premier chemin de données


Sauvegarde du contenu du registre A en mémoire (2/4)






Synthèse : notre premier chemin de données

Sauvegarde du contenu du registre A en mémoire (3/4)





Sauvegarde du contenu du registre A en mémoire (4/4)






Chargement et Mode d'adressage immédiat / direct


- Adressage immédiat : le mot mémoire est la valeur à charger
- Adressage direct : le mot mémoire est l'adresse en mémoire de la valeur à charger, e.g. incrémenter un compteur dont la valeur courante est stockée à une adresse donnée en mémoire
- Adressage indirect : le mot mémoire est l'adresse à laquelle trouver l'adresse de la valeur à charger
- Adressage relatif : le mot mémoire contient l'adresse et un déclage, e.g. accéder aux éléments d'un tableau A[i]



La couche ISA (Instruction Set Architecture)









Couche logique

A B S
0 0 0 0
0 1 1
1 0 1
1 1 0



Couche d'assemblage main: LDAi 0x0003 STA 0x1000 JMP 0x0020



Python	C
x = 3	int x = 3;
print(x)	printf("%i", x);
for i in range(3):	while(x != 0) {
x = x - 1	x = x - 1;

En plus des données, définissons le programme

Architecture de von Neumann : mémoire (data+prog) ↔ processeur

Les instructions						
	Adresses		Contenu			
	0000	0010	0001	000A	0000	
	0004	0000	0000	0000	0000	
	8000	0000	0000	0000	0000	



En plus des données, définissons le programme

Architecture de von Neumann : mémoire (data+prog) ↔ processeur

Les instructions						
	Adresses	Contenu				
	0000	LDAi	0010	LDBi	0001	
	0004	ADDA	STA	000A	0000	
	8000	0000	0000	0000	0000	



Architecture Jérémy Fix

En plus des données, définissons le programme

Codage des instructions									
Nom de l'instruction	Code de l'instruction	Adresses	Contenu						
LDAi LDAd	$0 \times 1000 \\ 0 \times 1400$	0000	1000	0010	2000	0001			
LDBi STA	0 × 2000 0 × 1c00	0004	3000	1c00	000A	0000			
ADDA	0 × 1000 0 × 3000	8000	0000	0000	0000	0000			


⇒ Programme en langage machine



Architecture

Récupérer l'instruction (fetch)

Une première possibilité



L'instruction est :

- récupérée en mémoire
- placée dans le registre d'instruction (RI)
- qui est une entrée du séquenceur

Architecture Jérémy Fix




Séquencement du chemin de données

Séquenceur

Séquence de signaux de contrôle spécifique :


- 1 pour récupérer l'instruction
- 2 en fonction de l'instruction
- ⇒ machine à états finis








Jérémy Fix Architecture











Architecture






Architecture










Machine à états finis pour le séquenceur




Réalisation matérielle ? Soyons astucieux sur le codage des états

Architecture Jérémy Fix




Séquenceur micro-programmé






Notre première architecture interne



Les micro-instructions



- ROM[0x00] : saut à fetch
- ROM[0x08,0x09,0x0A,0x0B] : fetch/decode
- ROM[0x10,0x11,0x12,0x13] : LDAi
- ROM[0x14,0x15,0x16,0x17] : LDAd
- ROM[0x1c,0x1d,0x1e,0x1f] : LDAd
- ROM[0x20,0x21,0x22,0x23] : LDBi
- ROM[0x30,0x31,0x32,0x33] : ADDA



$$fact(n) = \begin{cases} si \ n = 0 \ alors & 1 \\ sinon & n * fact(n-1) \end{cases}$$

si ... alors ... sinon ? Indicateurs de l'UAL

Instructions de branchement

• JMP (0 × 7000)


JMP op
$$\Leftrightarrow PC := op$$

• JZA (0 × 7400)


$$JZA \text{ op } \Leftrightarrow \begin{cases} PC := op & \text{si } A == 0 \\ PC := PC + 1 & \text{sinon} \end{cases}$$



Architecture avec branchement



Architecture avec branchement





Architecture Jérémy Fix