

Aula 4 – Projeto Lógico Combinacional: Vetores e Somador

Objetivos

- 1. Trabalhar com vetores
- 2. Implementar:
 - Meio somador de 4 bits sem sinal
 - Meio somador de 4 bits com sinal

Somador 8 bits

```
20 library IEEE;
21 use IEEE.STD LOGIC 1164.ALL;
22 use IEEE.STD LOGIC ARITH.ALL;
23
24 entity somador ex1 is
    Port ( a : in unsigned (7 downto 0);
25
              b: in unsigned (7 downto 0);
26
              s : out STD LOGIC VECTOR (7 downto 0));
27
28 end somador ex1;
29
30 architecture Behavioral of somador ex1 is
31
       signal result: integer;
32 begin
33 result <= CONV INTEGER(a) + CONV INTEGER(b);</pre>
34 s <= CONV STD LOGIC VECTOR(result,8);</pre>
35 end Behavioral:
```