



Aula 8 – Projeto Lógico Sequencial


FSMs

FSMs

- Finite State Machines: modelam circuitos lógicos sequenciais e são úteis para projetar sistemas cujas tarefas formam uma sequência bem definida (e.g., controladores digitais)
- Possuem registradores para armazenar o estado atual e uma combinação lógica para funções de próximo estado e saída

FSMs

- Moore: saída depende do estado atual
- Mealy: saída depende do estado atual e das entradas




FSMs em VHDL

- FSMs tipicamente incluem:
 - Pelo menos dois processos, sendo que um deles controla o clock
 - Sentenças if-then-else
 - Sentenças case-when
 - Tipos que o usuário define para armazenar o estado atual e o próximo estado

FSMs em VHDL

Estilo 1:


- Apenas o próximo estado é registrado
- Saídas são assíncronas
- Armazenamento do estado separado da lógica de transição e de saída




FSMs em VHDL

Estilo 2:

- As saídas também são registradas
- Em algumas aplicações, as saídas requerem sincronismo



3 processos



Processo 1: lógica sequencial do estado atual

```
state_reg: process(clk,reset)
begin

   if rising_edge(clk) then
       if reset='1' then
            current_state <= initial_state;
        else
            current_state <= next_state;
        end if;
   end process state_reg;</pre>
```

Processo 2: lógica combinacional do próximo estado

Processo 3: lógica combinacional de saída

```
output logic: process(current state,input1,input2,...)
begin
     case current state is
         when state1 =>
             moore output1 <= value;
             moore output2 <= value;
              if condition1 then
                  mealy output1 <= value;
                  mealy output2 <= value;
                  . . .
              elsif condition2 then
                  mealy output1 <= value;
                  . . .
              else
                  mealy_output1 <= value;</pre>
             end if:
         when state2=>
     end case;
end process output logic;
```

 Com frequência, os processos 2 e 3 podem ser combinados em um único processo

```
fsm logic: process(current state, input1, input2,...)
begin
   case current state is
      when state1 =>
         if condition1 then
            next state <= state value;
            mealy_output1 <= value;
            mealy output2 <= value;
         elsif condition2 then
            next state <= state value;
            mealy output1 <= value;
            next_state <= state_value;</pre>
            mealy output1 <= value;
         end if:
         moore output1 <= value;
      when state2 =>
   end case:
end process fsm logic;
```

Usando apenas um processo:

```
architecture Behavioral of MaquinaMoore is
   type os estados is (e0,e1);
                                                  Definição dos estados
  signal estado: os estados;
begin
maguina: process(clock, reset)
   begin
      if reset = '1' then
         estado <= e0:
      elsif rising edge(clock) then
         case estado is
            when e0 =>
               if entrada = '1' then
                  estado <= e1:
                                             Definição das transições
                  estado <= e0;
               end if:
            when e1 =>
               if entrada = '1' then
                  estado <= e1;
                  estado <= e0;
               end if:
         end case;
      end if:
   end process maguina;
   saida <= '0' when estado = e0 else '1'; Definição da saída
end Behavioral;
```

Saídas registradas

```
ARCHITECTURE <arch_name> OF <ent_name> IS
   TYPE states IS (state0, state1, state2, state3, ...);
   SIGNAL pr_state, nx_state: states;
   SIGNAL temp: <data_type>;

BEGIN

PROCESS (reset, clock)

BEGIN

IF (reset='1') THEN
   pr_state <= state0;

ELSIF (clock'EVENT AND clock='1') THEN
   output <= temp;
   pr_state <= nx_state;
   END IF;

END PROCESS;
```


```
PROCESS (pr state)
BEGIN
   CASE pr state IS
      WHEN state0 =>
          temp <= <value>;
          IF (condition) THEN nx state <= state1;</pre>
          . . .
          END IF;
      WHEN state1 =>
          temp <= <value>;
          IF (condition) THEN nx state <= state2;</pre>
          . . .
          END IF;
      WHEN state2 =>
          temp <= <value>;
          IF (condition) THEN nx state <= state3;</pre>
          . . .
          END IF;
   END CASE;
END PROCESS;
```





Exemplos de FSMs

Implementar uma FSM que detecte (saída Z
 = 1) a sequência "110" na entrada A.



```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
pentity detector_sequencia_110 is
     Port ( clk : in STD LOGIC;
           reset : in STD_LOGIC;
           A : in STD LOGIC;
            saida : out STD_LOGIC);
end detector sequencia 110;
parchitecture Behavioral of detector_sequencia_110 is
 type state is (e0,e1,e2,e3);
 signal current_state, next_state : state := e0;
pbegin
```

Processo 1: lógica sequencial do estado atual

```
begin


if rising_edge(clk) then
    if reset='1' then
        current_state <= e0;
    else
        current_state <= next_state;
    end if;
end process;</pre>
```


Processo 2:
 lógica
 combinacional
 de próximo
 estado e saída

```
transicao estado: process(current state,A)
begin
    case current_state is
         when e0 =>
             saida <= '0';
             if A='0' then next_state <= e0;</pre>
             else next state <= el;</pre>
             end if:
         when e1 =>
             saida <= '0';
             if A='0' then next state <= e0;</pre>
             else next state <= e2;</pre>
             end if:
         when e2 =>
             saida <= '0';
             if A='0' then next state <= e3;</pre>
             else next state <= e2;</pre>
             end if:
         when e3 =>
             saida <= '1';
             if A='0' then next state <= e0;</pre>
             else next state <= e1;</pre>
             end if:
    end case:
end process;
```

Especificação:

- 3 modos de operação:
 - Regular: quatro estados, sendo cada um com um timer independente e programável (descrito no circuito como uma constante)
 - Teste: permite sobrescrever o valor dos temporizadores de forma a validar o sistema durante a manutenção (1 segundo por estado)
 - Standby: neste modo, o sistema ativa as luzes amarelas em ambas as direções enquanto o sinal de standby estiver ativo





	Operation Mode		
State	REGULAR	TEST	STANDBY
	Time	Time	Time
RG	timeRG (30s)	timeTEST (1s)	
RY	timeRY (5s)	timeTEST (1s)	
GR	timeGR (45s)	timeTEST (1s)	
YR	timeYR (5s)	timeTEST (1s)	
YY			Indefinite

```
LIBRARY ieee;
  USE ieee.std_logic_1164.all;
  ENTITY tlc IS
      PORT ( clk, stby, test: IN STD LOGIC;
             r1, r2, y1, y2, g1, g2: OUT STD_LOGIC);
7
  END tlc;
10 ARCHITECTURE behavior OF tlc IS
11
      CONSTANT timeMAX : INTEGER := 2700;
      CONSTANT timeRG : INTEGER := 1800;
12
      CONSTANT timeRY : INTEGER := 300;
13
      CONSTANT timeGR : INTEGER := 2700;
14
15
      CONSTANT timeYR : INTEGER := 300;
16
      CONSTANT timeTEST : INTEGER := 60;
17
      TYPE state IS (RG, RY, GR, YR, YY);
18
      SIGNAL pr state, nx state: state;
      SIGNAL time : INTEGER RANGE 0 TO timeMAX;
19
20 BEGIN
```

```
22
      PROCESS (clk, stby)
23
         VARIABLE count : INTEGER RANGE 0 TO timeMAX;
24
      BEGIN
25
         IF (stby='1') THEN
            pr_state <= YY;
26
27
            count := 0;
28
         ELSIF (clk'EVENT AND clk='1') THEN
29
            count := count + 1;
30
             IF (count = time) THEN
31
                pr_state <= nx_state;</pre>
32
                count := 0;
33
            END IF;
34
         END IF;
35
      END PROCESS;
```

```
37
      PROCESS (pr state, test)
38
      BEGIN
39
          CASE pr state IS
40
             WHEN RG =>
                r1<='1'; r2<='0'; y1<='0'; y2<='0'; q1<='0'; q2<='1';
41
42
                nx state <= RY;
43
                IF (test='0') THEN time <= timeRG;</pre>
                ELSE time <= timeTEST;</pre>
44
45
                END IF;
             WHEN RY =>
46
47
                r1<='1'; r2<='0'; y1<='0'; y2<='1'; g1<='0'; g2<='0';
48
                nx state <= GR;
49
                IF (test='0') THEN time <= timeRY;</pre>
50
                ELSE time <= timeTEST;</pre>
51
                END IF:
52
             WHEN GR =>
                r1<='0'; r2<='1'; y1<='0'; y2<='0'; q1<='1'; q2<='0';
53
54
                nx state <= YR;
                IF (test='0') THEN time <= timeGR;</pre>
55
                ELSE time <= timeTEST;</pre>
56
57
                END IF;
```

```
58
             WHEN YR =>
                r1<='0'; r2<='1'; y1<='1'; y2<='0'; g1<='0'; g2<='0';
59
60
                nx state <= RG;
61
                IF (test='0') THEN time <= timeYR;</pre>
62
                ELSE time <= timeTEST;</pre>
63
                END IF;
64
             WHEN YY =>
65
                r1<='0'; r2<='0'; y1<='1'; y2<='1'; g1<='0'; g2<='0';
66
                nx state <= RY;
67
         END CASE;
68
      END PROCESS;
69 END behavior;
```