

Projeto com Circuitos Reconfiguráveis

Aula 1 – Projeto com Dispositivos Lógicos Programáveis

Objetivos

- 1. O que é um sistema digital binário?
- 2. Qual é a taxonomia (classificação) de sistemas em Lógica Digital?
- 3. Quais são as tecnologias existentes em sistemas digitais?
- 4. Quais são as tecnologias usadas para ASIC?
- 5. Como funciona um PLD?
- 6. O que é memory wall?
- 7. Qual é a utilidade de um FPGA?
- 8. Quais as possíveis aplicações de um FPGA?

Definição de Sistema


☐ O que é um sistema?

SISTEMA

 Porção (parte) do universo que se individualiza por meio de uma "fronteira"

Definição de Sistema

☐ O que é um sistema?



 Interage com o universo aceitando entradas e produzindo saídas para o mesmo

Definição de Sistema

☐ O que é um sistema?

- Pode ser construído pela interligação de elementos
- A interligação pode se dar por fluxo de informação (matéria e/ou energia)

Sistema Digital


- ☐ O que é um sistema digital?
 - ☐ Está dotado de um conjunto finito de entradas e de saídas
 - ☐ É capaz de processar informação de forma numérica
 - Cada entrada e cada saída pode assumir ao longo do tempo valores de algum conjunto finito de números, denominado domínio

Sistema Digital Binário

☐ O que é um sistema digital binário?


Se todas as entradas e saídas assumirem valores somente do domínio *B*={0,1}, o sistema é denominado **sistema digital binário**

Taxonomia



Taxonomia

Lógica Digital




Taxonomia

Lógica Digital














ASICs/ VLSI

Matriz Células
Portas Padrão

Lógicas

ASIC

ASIC = Application specific integrated circuits

- ☐ Inicialmente, um projetista escolhia um fabricante de ASICs e implementava o desenho usando as ferramentas fornecidas pelo fabricante. Cada fabricante de ASIC criava blocos funcionais com características elétricas conhecidas (tempos de propagação, capacitâncias, indutâncias).
- □ Não existia um enlace efetivo entre as ferramentas de desenho e os processos produtivos dos fabricantes.
- ☐ No final de 1980 as empresas disponibilizaram **ferramentas de síntese**.
- ☐ Tais ferramentas podiam compilar descrições HDL em uma lista de nós em nível de portas lógicas.

ASIC – Classificação quanto à integração

□ SSI (Small Scale Integration): 3 a 30 gates/chip.

☐ MSI (Medium Scale Integration): 30 a 1.000 gates/chip.

Exemplos: decodificadores e contadores

ASIC – Classificação quanto à integração

□ LSI (Large Scale Integration): 1.000 a 100.000 gates/chip.

Exemplos: funções lógicas mais complexas, calculadora, relógio digital, etc.

ASIC – Classificação quanto à integração


□ VLSI (Very Large Scale Integration): 100.000 a 1M gates/chip.

Exemplos: microprocessadores


☐ ULSI (Ultra Large Scale Integration): mais de 10 milhões gates/chip

ASIC - Matriz de Portas

- ☐ Chip pré-fabricado, sem funcionalidades prédefinidas
- ☐ Dispositivos ativos em posições prédeterminadas no *wafer* de silício (*master slice*).



Somador completo com tecnologia de matriz de portas




ASIC - Células Padrão

- ☐ Células padrão: grupo de transistores e estrutura de conexão que implementam:
 - 1) Uma função lógica booleana (AND, OR, XOR, XNOR, etc), ou
 - 2) Uma função de armazenamento (*Flip-flop* ou *Latch*)
- ☐ Células simples implementam funções booleanas elementares.


ASIC - Células Padrão

☐ Celulas mais complexas são comumente usadas.

Exemplos: multiplexadores, somador completo de 2 bits, etc).



Camadas: difusão, SiPoly e contatos



Esquemático equivalente

Matriz de Portas vs. Células Padrão

- □ Tempo de produção. Na tecnologia de Matriz de Portas, os master slices são pré-fabricados e armazenados em grandes quantidades. Portanto, os mesmos já estão prontos antes do começo do processo de fabricação, enquanto que na tecnologia de Células Padrão, as fotomáscaras devem ser preparadas no início do processo de fabricação.
- ☐ Custo. O uso da tecnologia de Matriz de Portas reduz o custo de fabricação pois evita a preparação das máscaras.

Matriz de Portas vs. Células Padrão

☐ Testes. Geralmente, os gate arrays são do mesmo tamanho. Isto possibilita que os testes físicos sejam feitos com as mesmas ferramentas.

□ Flexibilidade. A tecnologia de Matriz de Portas oferece diversas famílias, que se diferenciam pelo número de portas lógicas, pinos de entrada/saída, e tipos de conexão. Isto possibilita o projeto de Cls customizados.

Matriz de Portas vs. Células Padrão

Densidade e Desempenho. Na tecnologia de Matriz de Portas a densidade de integração é menor e os tempos de propagação são maiores, reduzindo o desempenho dos circuitos se comparado com uma implementação usando Celulas Padrão.


ASIC - Projeto

- 1. Equipe de projeto faz uma **análise de requisitos** do ASIC a desenhar. Compreensão das funções requeridas pelo ASIC.
- 2. Descrição HDL do ASIC. O projeto é feito a nível de transferência de registros RTL (Register Transfer Level).
- **3. Verificação** do projeto. Simulação de alto nível (comportamental).
- **4.** A ferramenta de **síntese lógica** converte o desenho RTL em um conjunto de elementos de baixo nível, chamados células padrão. Estes elementos fazem parte de uma biblioteca de portas lógicas pré-caracterizadas (NAND3, NOR2, etc). O conjunto de células padrão junto com as interconexões entre elas é chamada de **netlist**.

ASIC - Projeto

- **5.** A *netlist* (ou lista de nós) é processada por uma **ferramenta de posicionamento**. O posicionamento das células padrão está sujeito a um conjunto de restrições. Costuma-se a aplicar múltiplas etapas de otimização.
- 6. Uma ferramenta de roteamento recebe a localização das células padrão e a *netlist* para criar as conexões entre elas. A saída desta etapa é o conjunto de fotomáscaras usadas na fabricação.
- 7. Simulação funcional. Estimação de parâmetros. Testes a alta temperatura e tensões.
- **8. Fabricação**. A informação das fotomáscaras é enviada para o fabricante (*foundry*).

ASIC - Design Flow





FPGAs

Field Programmable Gate Arrays (FPGAs)

Como funciona um FPGA ?
Como programar um FPGA ?

Porque usar um FPGA? Quando não usar um FPGA?













FPGA – O que é?

FPGAs possuem um grande número de portas lógicas em um **arranjo matricial** que podem ser conectadas (configuradas) eletricamente.


Arranjo de **portas lógicas programáveis** rodeadas de **blocos de interconexão programáveis**.

Podem ser configuradas pelo usuário (conceito de *field programable*), para implementar aplicações específicas.

Capacidade de varios milhões de portas lógicas e desempenho de até 500 MHz.


Quatro componentes principais:

- Elemento de configuração ou de roteamento.
- Módulo de lógica ou bloco lógico
- Memória. armazenamento do bitstream
- Circuitos especiais (DSPs, RAM, PLLs, etc)



Generic FPGA Architecture

FPGA – O que é?




Dispositivos FPGAs modernos tem diversos circuitos tipo ASIC na mesma pastilha de silício. Entre eles:

- RAM
- FIFOs
- PLLs
- DSPs
- Clock Managment
- Processadores (ARM, PowerPC, uBlaze, NIOS, PicoBlaze, etc).


FPGA - Mercado

Crescimento do mercado de FPGAs e Dispositivos Programáveis



FPGA - Mercado

Crescimento do mercado de FPGAs e Dispositivos Programáveis




FPGA – Aplicações

Projeto de sistemas embarcados






FPGA – Principais Fabricantes




Xilinx vs Altera

- pinos de I/O genéricos. Na Altera os pinos de I/O precisam configurar alguns blocos funcionais, limitando o tipo de aplicação.
- Xilinx possui tecnologia que permite reconfiguração dinâmica.
- Kit e software da Altera são mais intuitivos (simples de usar)

FPGA - Mercado Global



FPGA vs ASIC



Custo de desenvolvimento em ASICs


Vantagens de usar um FPGA:

- Custo de projeto em FPGAs é bem menor.
- Time to market favorece FPGAs
- Facilidade e tempo de desenvolvimento

Desvantagens de usar FPGAs:


- Área em silício maior
- Consumo de potência maior
- Custo de produção em massa maior
- Desempenho (freq. Operação) restrita à tecnologia disponível pelo fabricante.

FPGA vs ASIC



FPGAs lideram o processo tecnológico em relação ao tamanho de canal de transistor. Isto tem permitido desenvolver plataformas para prototipagem de **Sistemas em Chip** de alto desempenho

Plataforma de Desenvolvimento de SoC



Exemplo de uma arquitetura SoC da Altera para desenvolvimento de sistemas em chip

Utilização

Lógica Digital

O que fazemos com tudo isto? Principal aplicação: uso de PCs para soluções de escritório (word, excel, facebook)





Nossos computadores são eficientes?

Microprocessadores

Classificação de MicroProcessadores segundo a arquitetura

CISC – Complex Instruction Set Computer.

Motorola 68000, 68010, 68020, 6840

Intel 8086, 8088, 80286, 80386, 80486, Pentium, Core, i3, i5, i7,

Instruções de máquina são decodificadas e interpretadas por um

microprograma localizado na memoria externa.

RISC – Reduced Instruction Set Computer.

PICs, AVR, ARM


Instruções simplificadas. Algumas delas implementadas diretamente em *hardware* dentro da CPU.

Programas compilados com microinstruções armazenadas em **memória interna.**

Ambas as soluções estão baseadas na arquitetura von Neumann (Harvard)!

Microprocessadores

Arquitetura Von Neumann



Separação CPU - Memória

Contador de Programa.

Barramentos:


Endereçamento Dados

R/W.

PROBLEMA!!!

Memory Wall

Memory Wall




A velocidade funcional das memórias, isto é, a velocidade com que são escritos ou lidos os dados na memória, não consegue acompanhar a velocidade com que são processados os dados na ULA. Esta disparidade de desempenho, conhecida como *memory wall*, forma hoje em dia um dos maiores inconvenientes na computação de alto desempenho.

Processamento Paralelo



Cluster de PCs
Réplica a grande
escala do
mesmo
problema,
porém atende
atualmente
grandes
demandas de
dados.



FPGAs
Solução para
aplicações
embarcadas e
aceleradores de
hardware



GPUs Solução para processamento gráfico

Processamento Paralelo

- ☐ Em FPGAs, os elementos lógicos podem ser configurados para permitir o fluxo de dados de forma independente e paralela.
- ☐ Em FPGAs, as instruções não são controladas por um contador de programa. Existe um fluxo de dados controlado por sequenciadores (FSMs, muxes e demuxes).