Estrutura do VHDL

- Entity: declaração de portas de entrada e saída
- Architecture: comportamento interno ou estrutura do módulo
- A arquitetura de uma entidade pode instanciar outras entidades

Entidade

1 | 0 |

1 | 1 |

```
entity entity-name is
                    port (signal-names : mode signal-type;
Nome do sinal ←
                   signal-names : mode signal-type;
                                                                  Tipo do sinal
                          signal-names: mode signal-type);
                  end entity-name;
                            Direção do sinal: in, out, buffer, inout
  x \mid y \mid z = x->y
                       -- Definicao da porta implica --
  0 | 0 |
                       entity implica is
                           Port ( x : in STD LOGIC; -- definicao da estrutura
  0 | 1 | 1
```

z : out STD LOGIC);

Nome da entidade: definido pelo usuário

y : in STD LOGIC; -- de entradas e saidas

Fonte: Wakerly, J. *Digital Design Principles and Practices*, 4th ed.

end implica;

Arquitetura

Nome da arquitetura: relacionado ao nome da entidade

Definição de funções, constantes, procedimentos, sinais e tipos de sinais a serem utilizados

```
architecture architecture-name of entity-name is
  type declarations
  signal declarations
  constant declarations
                                Deve ser o mesmo da entidade
 function definitions
  procedure definitions
  component declarations
begin
  concurrent-statement
                          Relações entre os sinais de
                          entrada e saída do circuito
  concurrent-statement
end architecture-name;
   architecture Behavioral of implica is
   begin
      z \le '0' when x='1' and y='0' else
   end Behavioral:
```


Fonte: Wakerly, J. Digital Design Principles and Practices, 4th ed.

Bibliotecas

- Library: bibliotecas (ieee, std, work, etc.)
- Library Declaration: nome da biblioteca e a diretiva use para indicar quais pacotes (packages) serão usados

```
LIBRARY library_name;
USE library_name.package_name.package_parts;
```

Comumente, 3 packages são usados: ieee.std_logic_1164, standard, work



Pacotes

- std_logic_1164 especifica 8 ou 9 níveis lógicos. Possui pacotes internos. Ex:
 - std_logic_arith: tipos de dados signed e unsigned, funções de conversão de dados, tais como:
 - conv_integer(p)
 - conv_unsigned(p,b)
 - conv_signed(p,b)
 - conv_std_logic_vector(p,b)
 - std_logic_signed(unsigned): funções que permitem a operação com dados std_logic_vector do tipo signed(unsigned)

Test Bench

Não há declaração de portas ← ← ← ←

Declara o UUT como componente ← — —


Cria sinais para entradas e saídas ←

Instancia o componente usando *port map*

Gera as combinações dos bits de _____entrada

```
ENTITY implica tb IS
END implica tb;
ARCHITECTURE behavior OF implica tb IS
    COMPONENT implica
    PORT(x : IN std logic;
         y : IN std logic;
         z : OUT std logic);
    END COMPONENT:
   signal sx, sy, sz : std logic;
BEGIN
   uut: implica PORT MAP (
          z => sz);
   stim proc: process
   begin
      sx <= '0'; sy <= '0';
      wait for 20 ns;
      sx <= '0'; sy <= '1';
      wait for 20 ns;
      sx <= '1'; sy <= '0';
      wait for 20 ns;
      sx <= '1'; sv <= '1';
      wait;
   end process;
END:
```

Simulação







Codificação VHDL: Estrutural, Dataflow, Comportamental

VHDL Estrutural


- Define a estrutura de interconexão entre os módulos (como um esquemático ou netlist)
- Declaração e instanciação de componentes
- port map: associa portas da entidade instanciada aos sinais da arquitetura em uso

VHDL Estrutural

- Exemplo: circuito de detecção de paridade de 3 bits (saída é 1 se houver um número ímpar de entradas iguais a 1) composto de portas ou-exclusivo
- Porta ou-exclusivo de 2 entradas:

VHDL Estrutural

Detector de paridade:



```
entity paridade is
    Port ( a : in STD LOGIC;
           b : in STD LOGIC;
           c : in STD LOGIC;
           s : out STD LOGIC);
end paridade;
architecture arch paridade of paridade is
   component xor2 is
      port (x,y: in STD LOGIC;
            z: out STD LOGIC;
   end component;
   signal d: STD LOGIC;
begin
   U1: xor2 port map(a,b,d);
   U2: xor2 port map(c,d,s);
end arch paridade;
```


VHDL Dataflow

- Várias instruções concorrentes descrevendo o circuito em termos de fluxo de dados e operações
- Atribuição de sinais
- Formas condicionais:
 - when-else
 - with-select

VHDL Dataflow

when-else

Exemplo: multiplexador de 4 entradas




```
architecture arch_mux4 of mux4 is
begin
  ot <= i0 when s1= '0' and s0='0' else
       i1 when s1= '0' and s0='1' else
      i2 when s1= '1' and s0='0' else
      i3;
end arch_mux4;</pre>
```

VHDL Dataflow

with-select

```
WITH expressao_escolha SELECT -- expressao_escolha =
sinal_destino <= expressao_a WHEN condicao_1, -- condicao_1
expressao_b WHEN condicao_2, -- condicao_2
expressao_c WHEN condicao_3 | condicao_4, -- condicao_3 ou condicao_4
expressao_d WHEN condicao_5 TO condicao_7, -- condicao_5 ate condicao_7
expressao_e WHEN OTHERS; -- condicoes restantes
```

Exemplo: multiplexador de 4 entradas



```
architecture arch_mux4 of mux4 is
    signal sel: STD_LOGIC_VECTOR(1 downto 0);
begin
    sel <= s1 & s0;
    with sel select
    ot <= i0 when "00",
        i1 when "01",
        i2 when "10",
        i3 when "11";
end arch_mux4;</pre>
```

- Baseado em processos
- Um processo é um conjunto de intruções sequenciais
- Os processos são executados em paralelo
- Palavra-chave: process
- Lista de sensibilidade:
 - Define quais sinais disparam o processo
 - Processo é executado quando um sinal é alterado

if-else

Exemplo: multiplexador de 4 entradas

```
architecture arch_mux4 of mux4 is
    signal sel: STD_LOGIC_VECTOR(1 downto 0);
begin
    sel <= s1 & s0;
    mux:process (i0,i1,i2,13,sel)
    begin
        if sel = "00" then ot <= i0;
        elsif sel = "01" then ot <= i1;
        elsif sel = "10" then ot <= i2;
        else ot <= i0;
    end process;
end arch_mux4;</pre>
```

case-when

```
CASE expressao_escolha IS -- expressao_escolha =

WHEN condicao_1 => comando_a; -- condicao_1

WHEN condicao_2 => comando_b; comando_c; -- condicao_2

WHEN condicao_3 | condicao_4 => comando_d; -- condicao_3 ou condicao_4

WHEN condicao_5 TO condicao_9 => comando_d; -- condicao_5 ate condicao_9

WHEN OTHERS => comando_e; comando_f; -- condicoes restantes

END CASE;
```

Exemplo: multiplexador de 4 entradas

```
architecture arch_mux4 of mux4 is
    signal sel: STD_LOGIC_VECTOR(1 downto 0);
begin
    sel <= s1 & s0;
    mux:process (i0,i1,i2,13,sel)
    begin
        case sel is
            when "00" => ot <= i0;
            when "01" => ot <= i1;
            when "10" => ot <= i2;
            when others => ot <= i3;
        end case;
    end process mux;
end arch_mux4;</pre>
```





Projeto Lógico Combinacional em **VHDL**

Circuito Combinacional


- Nível lógico da saída depende da combinação dos níveis lógicos presentes nas entradas
- Não possui características de memória, ou seja, não depende de valores passados de entradas ou saídas ou estados
- É constituído por portas lógicas
- Pode ser especificado por equações Booleanas

AND2

```
LIBRARY ieee;
    USE ieee.std_logic_1164.all;
                                                 PORTA AND (E)
                                                                   X = A \cdot B
    mentity and2 is
 5
    port(
                                                 В
 6
           a, b: in std logic;
          s : out std_logic);
 8
     end and2;
 9
10
     architecture comportamental of and2 is
11
    □begin
12
          s \le a and b;
13
14
     end comportamental;
15
16
```

AND3

```
LIBRARY ieee;
     USE ieee.std logic 1164.all;
    pentity and3 is port(
 5
          a, b, c: in std_logic;
 6
          s: out std_logic);
     end and3;
 8
     architecture comportamental of and3 is
10
    ⊟begin
11
           s \ll (a \text{ and } b) \text{ and } c;
12
13
     end comportamental;
14
```



NOT

```
LIBRARY ieee;
     USE ieee.std_logic_1164.all;
    □entity inv is port(
        a: in std_logic;
         s: out std logic);
 6
     end inv;
 8
     architecture comportamental of inv is
10
    ⊟begin
11
          s <= not a;
12
13
     end comportamental;
14
```

NAND2


```
LIBRARY ieee;
     USE ieee.std_logic_1164.all;
    mentity nand2 is port(
         a, b: in std_logic;
 6
         s: out std logic);
     end nand2;
 8
 9
     architecture comportamental of nand2 is
10
    ⊟begin
11
          s <= a nand a;
12
13
     end comportamental;
14
```


XNOR2

```
LIBRARY ieee;
     USE ieee.std logic 1164.all;
    □entity xnor2 is port(
         a, b: in std logic;
 6
         s: out std_logic);
     end xnor2;
 8
     architecture comportamental of xnor2 is
10
    ⊟begin
          s <= a xnor b;
12
13
     end comportamental;
14
```

AND2 de 8 bits

Exemplo: 7400





Serão apresentadas duas soluções:

- 1) Entradas e saídas de um bit *std_logic*;
- 2) Entradas e saídas como vetor de 4 bits std_logic_vector (3 downto 0); Finalmente, será realizado o testbench e a simulação do circuito.

```
library IEEE;
     use IEEE.STD LOGIC 1164.ALL;
23
24
    mentity SN7400 bit is
25
         Port ( al : in STD LOGIC:
26
                b1 : in STD LOGIC;
27
                         STD LOGIC;
28
                         STD LOGIC;
                   : in
29
                         STD LOGIC;
                   : in
                y2 : out STD LOGIC;
31
                         STD LOGIC;
                   : in
32
                   : in STD LOGIC;
33
                         STD LOGIC:
34
                   : in
                         STD_LOGIC:
35
                b4 : in
                         STD LOGIC:
36
                y4 : out STD LOGIC);
37
     end SN7400 bit;
38
    parchitecture Behavioral of SN7400_bit is
39
40
    ⊕begin
42
43
     y1 <= al nand b1;
44
     y2 <= a2 nand b2;
    y3 <= a3 nand b3;
46
     y4 <= a4 nand b4;
47
     end Behavioral;
```




Diagrama RTL Schematic Obtido após a síntese lógica





Diagrama RTL Schematic

Observe que a ferramenta de síntese entende as entradas e saídas como vetores.

A ferramenta inferiu uma porta and2 e uma porta not.

```
51 DENTITY tb sn7400 IS
   END tb sn7400;
52
53
54 GARCHITECTURE behavior OF tb sn7400 IS
55
56 白
         COMPONENT SN7400 -- declaração do componente
57 白
         PORT (
              a : IN std logic vector (3 downto 0);
58
             b : IN std logic vector (3 downto 0);
59
             y : OUT std logic vector (3 downto 0)
60
61
             );
62
         END COMPONENT:
63
64
        -- declaração dos sinais de entrada e saida
        signal a : std logic vector(3 downto 0) := (others => '0');
65
        signal b : std logic vector(3 downto 0) := (others => '0');
66
        signal y : std logic vector(3 downto 0);
67
68
69
     BEGIN
        uut: SN7400 PORT MAP ( -- instanciacao do componente
71
               a => a,
72
               b => b,
               y => y
74
75
       -- estímulos de entrada nas portas a e b
      a <= "0000", "0101" after 20 ns, "1010" after 40 ns, "1111" after 60 ns;
76
77
      b <= "0000", "1111" after 40 ns;
78
79 END:
9.0
```



Exemplo: decodificador 7seg (processos)

```
LIBRARY ieee;
    USE ieee.std logic 1164.all;
    USE work.data types.all;
   ⊟entity mux 7 seg is port(
     a, b : in std logic vector (MAX downto 0);
     sel : in std logic;
     SEG A, SEG B, SEG C, SEG D, SEG E, SEG F, SEG G, DP: out std logic);
    end mux 7 seg;
10
   marchitecture comportamental of mux 7 seg is
    -----signal definitions-----
12
13
    signal mux output: std logic vector (MAX downto 0);
    signal RES : std logic vector(Segment Number downto 0);
14
15
16
   □BEGIN
                                                                        Processo1 implementa um
        process (a,b,sel)
                                                                       multiplexador.
18
        begin
19
         if sel = '0' then
20
               mux output <= a;
  elsif sel = '1' then
                mux output <= b;
23
          end if:
        end process;
```

Exemplo: decodificador 7seg (processos)

```
process (mux_output)
27
     begin
28
         case mux output is
29
             when "0000" -> RES <- "11000000";
             when "0001" -> RES <- "11111001";
             when "0010" -> RES <- "10100100";
32
             when "0011" -> RES <- "10110000";
             when "0100" -> RES <- "10011001";
34
             when "0101" => RES <= "10010010";
             when "0110" => RES <= "10000010";
36
             when "0111" => RES <= "111111000";
             when "1000" => RES <= "10000000";
38
             when "1001" => RES <= "10010000";
39
             when "1010" -> RES <- "10001000";
40
             when "1011" -> RES <- "10000011";
41
             when "1100" -> RES <- "11000110";
42
             when "1101" -> RES <- "10100001";
43
             when "1110" -> RES <- "10000110";
44
             when "1111" -> RES <- "10001110";
45
             when others => RES <= "111111111";
46
         end case:
47
     end process;
48
49
     SEG A <= RES(0);
     SEG_B <= RES(1);
     SEG C <= RES(2);
     SEG D <= RES(3);
     SEG_E <= RES(4);
54
     SEG F <- RES(5);
     SEG G <- RES(6);
     DP <= RES(7);
     END comportamental;
```

```
library ieee;
use ieee.std_logic_1164.all;

Package data_types is
constant Max : integer := 3;
constant Segment_Number: integer := 7;
end data_types;
```

Processo2 implementa o decodificador em função do sinal intermediário *mux_output* que representa a saída do mulpilexador.

O processos1 (mulpilexador), o processo2 (decodificador) e as atribuições das portas de saída são executados de forma concorrente (simultânea).

Exemplo: decodificador 7seg (componentes)

```
library IEEE:
  use ieee.std logic 1164.all;
  use ieee.std logic unsigned.all;
6 USE work.data types.all;
8 Bentity COMPONENTES is
9 port (
        data 1, data 2 : in std logic vector (MAX downto 0);
        control : in std logic;
        DIA, DIB, DIC, DID, DIE, DIF, DIG, DP1 : out std_logic);
13
14 end COMPONENTES;
16 ⊟architecture ESTRUTURA of COMPONENTES is
  ----signals declaration-----
18
   signal mux output : std logic vector(3 downto 0);
19
    -----Components declaration-----
21
22 Ecomponent Mux5
23 |port (
24
        a, b : in std logic vector (MAX downto 0);
25
        sel : in std logic;
26
        s: out std logic vector (MAX downto 0)
27 1);
28
    end component;
29
30 Ecomponent BIN 7SEG
31 |port
32
        BIN : in std logic vector(3 downto 0);
        SEG_A, SEG_B, SEG_C, SEG_D, SEG_E, SEG_F, SEG_G, DP : out std_logic
34
35 end component;
```

Exemplo: decodificador 7seg (componentes)

```
37
           -----Maping the instances-
                                                           Componentes instanciam blocos
38
     begin
                                                           de código VHDL que podem ser
39
   Mux : Mux5 port map (a => data 1,
                         b => data 2,
40
                                                           implementados com
                                                                                      lógica
41
                         sel -> control.
                                                           sequencial e/ou combinacional.
42
                         s -> mux output);
43
44
   Econv1 : BIN 7SEG port map (BIN => mux output,
                                                           A saída de um componentes
45
                               SEG A => D1A,
                                                           pode ser a entrada de outro
46
                               SEG B -> D1B,
47
                               SEG C -> D1C,
                                                                             (veja
                                                                                        sinal
                                                           componente
48
                               SEG D => D1D,
                                                           mux output)
49
                               SEG E => D1E,
50
                               SEG F -> D1F,
51
                                                           Os componentes são executados
                                   ->DP1):
52
     end ESTRUTURA:
                                                           de forma concorrente.
53
   library ieee;
   use ieee.std logic 1164.all;
  □Package data types is
      constant Max : integer := 3;
5
6
      constant Segment Number: integer := 7;
   end data_types;
```

Exemplo: comparador

```
25 Bentity comparador is
26 |port (
        A : in std_logic_vector(3 downto 0);
        B : in std logic vector(3 downto 0);
       AlB : out std logic;
        AeB : out std logic;
31
        AhB : out std logic
32
    1);
    end comparador;
34
    architecture behavioral of comparador is
   Bbegin -- architecture body
37
38
         process(A,B)
         begin
40 B
             if A=B then
41
                AlB <= '0';
                AeB <= '1';
43
                AhB <= '0';
44 🖨
             elsif A<B then
45
                AlB <= '1';
                AeB <= '0';
47
                AhB <= '0';
48
             else
49
                AlB <= '0':
                AeB <= '0';
51
                AhB <= '1';
52
             end if;
53
         end process;
54
     end behavioral;
```

Exemplos: somadores

 Implementação em VHDL de um meio somador subtrator usando lógica combinacional (2 vídeos, 17 minutos em total):

https://www.youtube.com/watch?v=v-CXIrh1S78&list=PLKIWpQ56tY7KeqdSf36lrdsvTm2TGvdFq&index=1 https://www.youtube.com/watch?v=L5T2Dx7JOII&list=PLKIWpQ56tY7KeqdSf36lrdsvTm2TGvdFq&index=2

 Implementação em VHDL de um somador subtrator completo usando lógica combinacional (2 vídeos, 13 minutos em total):

https://www.youtube.com/watch?v=gbPNWr6yyDo&list=PLKIWpQ56tY7KeqdSf36lrdsvTm2TGvdFq&index=3 https://www.youtube.com/watch?v=2UmYzbXPPlM&list=PLKIWpQ56tY7KeqdSf36lrdsvTm2TGvdFq&index=4