

Modelagem RTL SystemC

Ricardo Jacobi
Departamento de Ciência da Computação
Universidade de Brasília
jacobi@unb.br





Módulos Combinacionais

Combinac.

Estrutura ULA MIPS

Verificação

Lógica Síncrona

Flip-flops

Inferência

Registrador

- SC MODULE:
 - Define os componentes, de forma possivelmente hierárquica
 - sc_in<T> e sc_out<T> definem as entradas e saídas
- SC_METHOD
 - Descreve o comportamento de cada componente
 - Sensível às entradas do componente





Estrutura

ULA MIPS

Verificação

Lógica Síncrona

Flip-flops

Inferência

Registrador

LAICO

Estrutura do Arquivo

- # includes
- SC_MODULE (componente)
 - sc_in<T> entradas
 - sc_out<T> saidas
 - SC_CTOR(componente) {
 - SC METHOD(proc1);
 - sensitive << in1 << in2 << ...;
 - SC_METHOD(proc2);
 - sensitive << in1 << in2 << ...;
 - void proc1 () { ... }
 - void proc2 () { ... }

// construtor



Estrutura

ULA MIPS

Verificação

Lógica Síncrona

Flip-flops

Inferência

Registrador



Descrição Estrutural...

```
SC_MODULE (mux3_1) {
   sc_in<bool> x0, x1, x2;
   sc in<sc lv<2> > sel;
   sc_out<bool> z;
   SC_CTOR (mux3_1) {
        SC_METHOD(proc);
        sensitive << x0 << x1 << x2 << sel:
   void proc() {
       switch (sel) {
        case "00": z = x0; break;
        case "01": z = x1; break;
        case "10" z = x2; break
        default : z = 0; break;
};
```



Exemplo: ULA MIPS

Combinac.

Estrutura

ULA MIPS


Verificação

Lógica Síncrona

Flip-flops

Inferência

Registrador



- Inversor
- Multiplexador
- Porta E
- Porta OU
- Somador





Estrutura

ULA MIPS

Verificação

Lógica Síncrona

Flip-flops

Inferência

Registrador

LAICO

Descrição Estrutural

```
#include "systemc.h"
#include "systemc.h"
                                  SC_MODULE (p_ou) {
SC_MODULE (p_e) {
                                  sc in<bool> a, b;
sc_in<bool> a, b;
                                  sc out<bool> z;
sc_out<bool> z;
                                    SC_CTOR(p_ou) {
 SC_CTOR(p_e) {
                                     SC_METHOD(exec);
   SC_METHOD(exec);
                                     sensitive << a << b:
   sensitive << a << b:
                                   void exec() {
 void exec() {
                                     z = a \mid b;
   z = a \& b;
};
```



Estrutura

ULA MIPS

Verificação

Lógica Síncrona

Flip-flops

Inferência

Registrador



Descrição Estrutural...

```
SC_MODULE (fa) {
                                   SC_MODULE (mux2_1) {
   sc_in<bool> x, y, vem;
                                      sc in<bool> x0, x1, s;
   sc_out<bool> soma, vai;
                                      sc_out<bool> z;
                                      SC_CTOR (mux2_1) {
   SC_CTOR (fa) {
   SC_METHOD(proc);
                                           SC_METHOD(proc);
                                          sensitive << x0 << x1 << s;
    sensitive << x << y << vem;
                                      void proc() {
   void proc() {
                                          if (s == true)
    soma = x \wedge y \wedge vem;
                                              z = x1;
    vai = x&y \mid x&vem \mid y&vem;
                                          else
                                              z = x0:
};
                                   };
```



Estrutura

ULA MIPS

Verificação

Lógica Síncrona

Flip-flops

Inferência

Registrador



Descrição Estrutural...

```
pmux20->x0(a); pmux20->x1(ia);
SC_MODULE (ula) {
                                           pmux20->s(ainv); pmux20->z(t0);
sc in<bool> a, b, ainv, binv, vem;
sc in<sc uint<2> > op;
                                           pmux21->x0(b); pmux21->x1(ib);
sc out<bool> sai, vai;
                                           pmux21->s(binv); pmux21->z(t1);
sc_signal<bool> t0, t1, t2, t3, t4, ia, ib;
                                           pe->a(t0); pe->b(t1); pe->z(t2);
p_e *pe;
                                           pou->a(t0); pou->b(t1); pou->z(t3);
p ou *pou;
fa *pfa;
                                           pfa->x(t0); pfa->v(t1); pfa->vem(vem);
mux2_1 *pmux20;
                                           pfa->soma(t4); pfa->vai(vai);
mux2_1 *pmux21;
mux3_1 *pmux3;
                                           pmux3->x0(t2); pmux3->x1(t3); pmux3->x2(t4);
                                           pmux3->sel(op); pmux3->z(sai);
SC_CTOR (ula) {
    pe = new p_e("pe");
                                           SC_METHOD(inv1);
    pou = new p_ou("pou");
                                           sensitive << a:
    pfa = new fa("pfa");
                                           SC_METHOD(inv2);
    pmux20 = new mux2_1("pmux20");
                                           sensitive << b;
    pmux21 = new mux2_1("pmux21");
    pmux3 = new mux3_1("pmux3");
```



Estrutura

ULA MIPS

Verificação

Lógica Síncrona

Flip-flops

Inferência

Registrador



Descrição Comportamental

```
void ula::exec() {
    bool and out, or out, soma, vai;
    bool ta, tb;
   ta = a ^ ainv:
    tb = b \wedge binv;
    and out = ta & tb;
    or out = ta \mid tb;
    soma = ta ^ tb ^ vem;
    vai = ta&tb | ta&vem | tb&vem;
    switch (op.read()) {
        case 0: sai = and out; break;
        case 1: sai = or out; break;
        case 2: sai = soma; break;
        default: sai = 0; break;
```



Verificando a ULA

Combinac.
Estrutura
ULA MIPS


Verificação

Lógica Síncrona

Flip-flops Inferência

Registrador

- Estrutura Driver => DUV => Monitor
 - Driver gera estímulos
 - DUV processa e gera as saídas
 - Monitor processa os resultados



DUV: Device Under Verification





Estrutura

ULA MIPS

Verificação

Lógica Síncrona

Flip-flops

Inferência

Registrador

Driver e Monitor

- SC_THREAD(Driver)
 - Acessa o DUV apenas através de sua interface
 - Saídas do Driver são as entradas do DUV
 - Gera estímulos e utiliza wait() para avançar o tempo de simulação
- SC_METHOD(Monitor)
 - Acessa o DUV apenas através de sua interface
 - Entradas do Monitor são as saídas do DUV
 - Método sensível aos eventos na saída do DUV
 - Usualmente imprime o tempo de simulação





Estrutura

ULA MIPS

Verificação

Lógica Síncrona

Flip-flops

Inferência

Registrador



driver.h

```
#include "systemc.h"
```

```
SC_MODULE(driver) {
  sc_out<bool> a, b, ainv, binv, vem; // entradas da ULA
  sc_out<sc_uint<2> > op;
                                  // sao saidas do driver
  SC_CTOR(driver) {
       SC_THREAD(exec);
  void exec();
```



Estrutura

ULA MIPS

Verificação

Lógica Síncrona

Flip-flops

Inferência

Registrador



driver.cpp

```
void driver::exec() {
     cout << "Verificando operação AND: \n";</pre>
     a = 0; b = 0; ainv = 0; binv = 0; cond = 0; cond = 0; cond = 0;
     wait(1, SC_NS);
     //cout << "a/b/ai/bi/ci/op :" <<a<<b<<ainv<<binv<<vem<<op << endl;
     a = 0; b = 1; ainv = 0; binv = 0; vem = 0; op = 0;
     wait(1, SC_NS);
     //cout << "a/b/ai/bi/ci/op :" <<a<<b<<ainv<<binv<<vem<<op<< endl;
     a = 1; b = 0; ainv = 0; binv = 0; vem = 0; op = 0;
     wait(1, SC NS);
     //cout << "a/b/ai/bi/ci/op :" <<a<<b<<ainv<<binv<<vem<<op<< endl;
     a = 1; b = 1; ainv = 0; binv = 0; vem = 0; op = 0;
     wait(1, SC_NS);
     //cout << "a/b/ai/bi/ci/op :" <<a<<b<<ainv<<binv<<vem<<op<< endl;
```



monitor.h

Combinac.

Estrutura

ULA MIPS

Verificação

Lógica Síncrona

Flip-flops

Inferência

Registrador

```
SC_MODULE(monitor) {
sc in<bool> sai, vai;
  SC_CTOR(monitor) {
       SC_METHOD(exec);
       sensitive << sai << vai;
  void exec() {
       std::cout << sc_time_stamp() << " : sai / vai = "
       << sai << " / " << vai << endl;
```





Estrutura ULA MIPS

Verificação

Lógica Síncrona Flip-flops

Inferência

Registrador

Rastreamento de Sinais

- SystemC permite o rastreamento de sinais visando a exibição de formas de onda
- Usa o formato VCD (Value Change Dump) que representa textualmente as variações dos sinais
- Visualização:
 - gtkwave
 - dinotrace
 - ... vários outros





Estrutura

ULA MIPS

Verificação

Lógica Síncrona

Flip-flops

Inferência

Registrador



Rastreando Sinais....

```
namespace sc_core {
  class sc_trace_file {
     public:
       virtual void
             set_time_unit( double , sc_time_unit ) = 0;
             implementation-defined
  };
  sc trace file*
       sc_create_vcd_trace_file( const char* name );
   void sc_close_vcd_trace_file( sc_trace_file* tf );
   void sc write comment( sc trace file* tf ,
                          const std::string& comment );
   void sc trace ...
```



Rastreando Sinais...

Combinac.

Estrutura

ULA MIPS

Verificação

Lógica Síncrona

Flip-flops

Inferência

Registrador

```
• Ex:
```

```
// cria arquivo de rastreamento sc_trace_file* trace_file = sc_create_vcd_trace_file("wave"); trace_file->set_time_unit(1.0, SC_NS); // seta unidade de simulação
```

```
sc_trace(trace_file, b, "b");
sc_trace(trace_file, ci, "ci");
sc_trace(trace_file, res, "res");
sc_trace(trace_file, vai, "vai");
```

sc_trace(trace_file, a, "a");

```
sc_start();
```

```
sc_close_vcd_trace_file(trace_file);
cout << "Criou wave.vcd" << endl;</pre>
```

// simulação

// fecha arquivo de rastreamento

// define sinais a rastrear





Lógica Síncrona

Combinac.

Estrutura

ULA MIPS

Verificação

Lógica Síncrona

Flip-flops Inferência

Registrador

- modelamento de flip-flops
- com set/reset assíncrono
- com set/reset sincrono
- latches





Estrutura

ULA MIPS

Verificação

Lógica Síncrona

Flip-flops

Inferência

Registrador

Flip-flops

 São definidos a partir da lista de sensitividade, fazendo o método sensível a borda de um sinal

```
SC_MODULE (biestavel) {
    sc_in<bool> d, clk;
    sc_out<bool> q, qb;
    void proc();
    SC_CTOR (biestavel) {
        SC_METHOD (proc);
        sensitive << clk.pos();</pre>
```

```
void biestavel::proc() {
    q = d;
    qb = !d;
}
```

};



Verificação

Combinac.

Estrutura

ULA MIPS

Verificação

Lógica Síncrona

Flip-flops

Inferência

Registrador

```
SC_MODULE (driver) {
    sc_out<bool> d, clk;
    void drive();
    SC_CTOR(driver) {
        SC_THREAD(drive);
};
void driver::drive() {
    d = 1; clk = 0; wait(10, SC_NS);
    clk = 1; wait(10, SC_NS);
    clk = 0; wait(10, SC_NS);
    d = 1; clk = 0; wait(10, SC_NS);
}
```





Combinac. **Estrutura**

ULA MIPS

Verificação

Lógica Síncrona

Flip-flops

Inferência

Registrador



Verificação...

```
SC_MODULE (monitor) {
    sc_in<bool> q, qb, clk;
    void monitora ();
    SC_CTOR(monitor) {
        SC_METHOD (monitora);
        sensitive << q << qb << clk;
};
void monitor::monitora() {
   cout << "Tempo " << sc_time_stamp() << " : ";</pre>
   cout << " (q, qb, clk) = " << q << qb << clk << endl;
}
```



Estrutura

ULA MIPS

Verificação

Lógica Síncrona

Flip-flops

Inferência

Registrador

Inferência

- Portas e sinais atribuidos sob controle da transição de um sinal são inferidos como flipflops
- A mesma descrição vale para registradores, com largura de n bits
- Cada processo pode ser sensível ou a transição ou ao evento, mas não a ambos
- Apenas sinais e portas do tipo booleano podem ser sensíveis a borda





Estrutura

ULA MIPS

Verificação

Lógica Síncrona

Flip-flops

Inferência

Registrador



Registradores

```
SC_MODULE (registrador) {
    sc_in<sc_uint<WIDTH> > regIn;
    sc_in<bool> clk;
    sc_out<sc_uint<WIDTH> > regOut;
    void proc();
                                   void driver::drive() {
    SC_CTOR (registrador) {
                                        reqD = "10000001"; clk = 0;
        SC_METHOD (proc);
                                       wait(10, SC_NS);
        sensitive << clk.neg();</pre>
                                        clk = 1;
                                       wait(10, SC_NS);
};
                                        clk = 0;
                                        wait(10, SC_NS);
void registrador::proc() {
                                        regD = "00001111"; clk = 0;
    regOut = regIn;
                                        wait(10, SC_NS);
}
```



Estrutura

ULA MIPS


Verificação

Lógica Síncrona

Flip-flops

Inferência

Registrador



Banco de Registradores

- Considerando como exemplo o banco de registradores do MIPS:
 - 32 registradores de 32 bits
 - Leitura simultânea de 2 registradores
 - 2 endereços de leitura (5 bits cada)
 - 2 saídas de 32 bits
 - Escrita de um registrador
 - 1 endereço de escrita
 - 1 entrada de dados de 32 bits
 - 1 sinal de habilitação de escrita (wr)
 - Registrador zero é a constante zero



Estrutura

ULA MIPS


Verificação

Lógica Síncrona

Flip-flops

Inferência

Registrador



Header BREG

```
SC_MODULE(breg_mips) {
      sc_in<sc_uint<32> > dado;
      sc_in<sc_uint<5> > ia, ib, iwr;
      sc in<bool> clk, wr;
      sc out<sc uint<32> > a, b;
      SC_CTOR(breg_mips) {
          SC METHOD(write);
                                  // método de escrita sensível à borda do relógio
          sensitive << clk.pos();
          SC METHOD(read);
                                  // método de leitura sensível à eventos
          sensitive << ia << ib << clk << iwr << wr; // prever gualquer evento
      void write();
      void read();
private:
      sc_uint<32> breg[32];
};
```



Estrutura

ULA MIPS

Verificação

Lógica Síncrona

Flip-flops

Inferência

Registrador

Código BREG

```
void breg_mips::read() {
     // constante zero: basta retornar zero na leitura
     a = (ia.read()==0)?(sc\_uint<32>)0:breg[ia.read()];
     b = (ib.read()==0)?(sc\_uint<32>)0:breg[ib.read()];
void breg_mips::write() {
     if (wr == 1)
         breg[iwr.read()] = dado;
```

