

# Modelagem em Nível Transacional

Ricardo Jacobi
Departamento de Ciência da Computação
Universidade de Brasília
jacobi@unb.br





Modelagem Transacional

Very Simple Bus

Simple Bus

Intro

Estrutura

Mestres

**Escravos** 

Interfaces

Sincroniz.

Desemp.



- Um "sistema complexo" é um conceito que depende do contexto e época de sua utilização
- Nos tempos de SSI (small scale integration) circuitos com centenas de portas eram de alta complexidade
- Atualmente, com o advento dos sistemas monolíticos (SoC – system on chip), um sistema complexo inclui diversos módulos que interagem, sendo cada um destes por sua vez de complexidade variável, abrangendo processadores risc, DSP's, memórias e módulos dedicados



Modelagem Transacional

Very Simple Bus

Simple Bus Intro

Estrutura

Mestres

**Escravos** 

**Interfaces** 

Sincroniz.

Desemp.

# LAICO

- Para se acompanhar a crescente evolução da complexidade as metodologias e ferramentas de projeto devem se desenvolver de forma correspondente
- Com equipes compostas por diversos pesquisadores com perfis variados, o projeto de um SoC requer uma formalização na especificação e modelagem do sistema para minimizar o risco de erro



Modelagem Transacional

Very Simple Bus

Simple Bus

Intro

Estrutura

**Mestres** 

**Escravos** 

Interfaces

Sincroniz.

Desemp.



- Sistemas complexos são usualmente modelados primeiro em software (C, C++, Java) para uma primeira verificação de sua funcionalidade
- A descrição em software permite verificar a funcionalidade do sistema e prover uma descrição formal de seu comportamento
- Os módulos em software podem descrever subsistemas a serem desenvolvidos (sintetizados) ou representar módulos de propriedade intelectual a serem reutilizados ou ainda funções a serem compiladas para os processadores do SoC



Modelagem Transacional

Very Simple Bus

Simple Bus

Estrutura

Mestres

**Escravos** 

**Interfaces** 

Sincroniz.

Desemp.

# LAICO

- As descrições puramente em software carecem de recursos para descrição de aspectos físicos e temporais do hardware, como temporização, conectividade, paralelismo, etc
- Nesse contexto, linguagens como SystemC provêm recursos que permitem incorporar aspectos do hardware em descrições de nível de abstração mais alto



Modelagem Transacional

Very Simple Bus

Simple Bus
\_\_Intro

Estrutura

Mestres

**Escravos** 

**Interfaces** 

Sincroniz.

Desemp.



- A modelagem em nível de transações (TLM Transaction Level Modeling) é uma metodologia que está sendo proposta como alternativa para os primeiros passos do projeto de SoCs
- Não há uma definição precisa do que seja TLM
- Algumas classificações foram propostas na literatura, como Lukai e Gajski em CODES 03
- Um conceito básico em TLM é a separação entre computação x comunicação



Modelagem Transacional

Very Simple Bus

Simple Bus

Intro

Estrutura

Mestres

**Escravos** 


**Interfaces** 

Sincroniz.

Desemp.



# Classificação TLM





Modelagem Transacional

Very Simple Bus

Simple Bus

Intro

Estrutura

Mestres

**Escravos** 

**Interfaces** 

Sincroniz.

Desemp.



### TLM

- Uma descrição de um sistema em nível transacional abstrai detalhes de comunicação entre os módulos, focando na funcionalidade das transferências de dados e não em sua implementação
- Uma transação é um conjunto completo de informações necessárias a execução de uma operação. Por exemplo:
  - Um bloco de memória em operação de acesso
  - Um pacote ethernet
  - Um bloco de pixels para uma DCT



Modelagem Transacional

Very Simple Bus

Simple Bus

Intro

Estrutura

Mestres

**Escravos** 

Interfaces

Sincroniz.

Desemp.

# LAICO

# **Transações**

- Em SystemC, transações são definidas como métodos declarados em interfaces e implementados nos canais de comunicação
- Abstrai-se o handshaking detalhado dos sinais, sincronizando-se as operações através de operações de E/S bloqueantes e nãobloqueantes



Modelagem Transacional

Very Simple Bus

Simple Bus Intro

Estrutura

Mestres

**Escravos** 

**Interfaces** 


Sincroniz.

Desemp.



# Vantagens TLM

- Relativamente fácil de desenvolver, compreender e estender
- Simulação mais rápida do que descrições RT ou comportamentais
- Modelagem de hardware e software
- Rápido e preciso o suficiente para validar software antes da implementação detalhada do hardware





Modelagem Transacional

Very Simple Bus

Simple Bus

Intro

Estrutura

Mestres

Escravos

Interfaces

micorrado

Sincroniz.

Desemp.



### **Barramento Muito Simples**

```
class very_simple_bus_if : virtual public sc_interface {
    public:
        virtual void burst_read(char *data,
                                   unsigned addr,
                                   unsigned length) = 0;
        virtual void burst_write(char *data,
                                   unsigned addr,
                                   unsigned length) = 0;
};
class very_simple_bus : public very_simple_bus_if, public sc_channel
 public:
    very_simple_bus(sc_module_name nm, unsigned ms, sc_time ct) :
        sc_channel(nm), _ct(ct) {
            _mem = new char [ms]; // memoria = array incluido
            memset(_mem, 0, ms);
    }
        LAICO – Laboratório de Sistemas Integrados e Concorrentes - UnB
```



Modelagem Transacional

Very Simple Bus

Simple Bus

Intro

Estrutura

Mestres

Escravos

Interfaces

Sincroniz.

Desemp.



### **Barramento Muito Simples**

```
~very_simple_bus() { delete [] _mem; }
virtual void burst_read(char *data, unsigned addr, unsigned len){
   _bus_mutex.lock(); // acesso exclusivo
   wait(len * _ct); // simula atraso de acesso
   memcpy(data, _mem + addr, len); // transfere dados
                      // libera acesso
   _bus_mutex.unlock();
virtual void burst_write(char *data, unsigned addr, unsigned len){
   _bus_mutex.lock(); // acesso exclusivo
   wait(len * _ct); // simula atraso de acesso
   memcpy(_mem + addr, data, len); // transfere dados
                      // libera acesso
   _bus_mutex.unlock();
 protected:
 char *_mem; sc_time _ct; sc_mutex _bus_mutex;
};
```

LAICO – Laboratório de Sistemas Integrados e Concorrentes - UnB



Modelagem Transacional

Very Simple Bus

Simple Bus

Intro

Estrutura

Mestres

**Escravos** 

**Interfaces** 

Sincroniz.

Desemp.



# **Um Barramento Simples**

- simple\_bus é um exemplo fornecido com a distribuição do SystemC
- objetivo: modelar um sistema com múltiplos módulos interligados através de barramento
- modelo transacional preciso em nível de ciclo
- simplificação:
  - sem pipeline
  - sem wait states
  - sem transferências particionadas



Modelagem Transacional

Very Simple Bus

Simple Bus Intro

Estrutura

Mestres

**Escravos** 

**Interfaces** 

Sincroniz.

Desemp.



### Estrutura do Barramento

### O barramento contém:

- Mestres: CPU's, DSP's, microcontroladores...
- Barramento: permite a interconexão entre os modulos através de transações
- Escravos: ROM's, RAM's, módulos de E/S e ASIC's
- Árbitro: seleciona a requisição a ser atendida
- Gerador de relógio: gera um sinal de relógio para sincronização entre blocos



### Estrutura do Barramento ....

Introdução

Modelagem Transacional

Very Simple Bus

Simple Bus Intro

Estrutura


Mestres

**Escravos** 

Interfaces

Sincroniz.







### Estrutura do Barramento ...

Introdução

Modelagem Transacional

Very Simple Bus

Simple Bus Intro

Estrutura


Mestres

**Escravos** 

Interfaces

Sincroniz.







Modelagem Transacional

Very Simple Bus

Simple Bus

Intro

Estrutura

Mestres

**Escravos** 


Interfaces

Sincroniz.

Desemp.



### **Primeiro Mestre**





# **Segundo Mestre**

Introdução

Modelagem **Transacional** 

Very Simple Bus

Simple Bus

Intro

Estrutura


Mestres

**Escravos** 

Interfaces

Sincroniz.







### **Terceiro Mestre**

Introdução

Modelagem Transacional

Very Simple Bus

Simple Bus

Intro

Estrutura


Mestres

**Escravos** 

Interfaces

Sincroniz.







### **Primeiro Escravo**

Introdução

Modelagem Transacional

Very Simple Bus

Simple Bus

Intro

Estrutura


Mestres

**Escravos** 

Interfaces

Sincroniz.







# **Segundo Escravo**

Introdução

Modelagem Transacional

Very Simple Bus

Simple Bus

Intro

Estrutura


Mestres

**Escravos** 

Interfaces

Sincroniz.







### **Terceiro Escravo**

Introdução

Modelagem Transacional

Very Simple Bus

Simple Bus

Intro

Estrutura


Mestres

**Escravos** 

Interfaces

Sincroniz.







Modelagem Transacional

Very Simple Bus

Simple Bus

Intro

Estrutura

Mestres

**Escravos** 


**Interfaces** 

Sincroniz.

Desemp.



# **Interface Bloqueante**





Modelagem Transacional

Very Simple Bus

Simple Bus

Intro

Estrutura

Mestres

**Escravos** 


Interfaces

Sincroniz.

Desemp.



# Interface Não-Bloqueante





### **Interface Direta**

Introdução

Modelagem Transacional

Very Simple Bus

Simple Bus

Intro

Estrutura


Mestres

**Escravos** 

**Interfaces** 

Sincroniz.







Modelagem Transacional

Very Simple Bus

Simple Bus

Intro

Estrutura

Mestres

**Escravos** 


Interfaces

Sincroniz.

Desemp.



**Barramento Implementa Interfaces** 





Modelagem Transacional

Very Simple Bus

Simple Bus

Intro

Estrutura

Mestres

**Escravos** 


Interfaces

Sincroniz.

Desemp.



### Na Subida do Relógio as Requisições





Modelagem Transacional

Very Simple Bus

Simple Bus

Estrutura

Mestres

**Escravos** 

**Interfaces** 

Sincroniz.

Desemp.



### Modelagem para Alto Desempenho

- Baseada em transações:
  - chamada de método onde os dados e controle são passados para outro processo
- Tipos de dados de alto nível:
  - sempre que possível tipos primitivos de C++
- Uso de ponteiros para transmissão de dados
- Uso de sentividade dinâmica para eliminar acionamento desnecessário de processos



### Modelagem para Alto Desempenho...

Introdução

Modelagem Transacional

Very Simple Bus

Simple Bus

Intro

Estrutura

Mestres

Escravos

Interfaces

Sincroniz.

- Alguns módulos não tem nenhum processo
  - fast\_mem, arbiter
  - muito simples, implementam métodos usuais C++
- Preferir SC\_METHOD no lugar de SC\_THREAD
  - blocos ativados mais frequentemente (bus, arbiter, fast\_mem e slow\_mem) usam SC\_METHOD ou métodos comuns
- Simplificar os processos ativados frequentemente





Modelagem Transacional

Very Simple Bus

Simple Bus

Intro

Estrutura

Mestres

**Escravos** 

**Interfaces** 

Sincroniz.

Desemp.



### **Funcionamento**

- Na subida do relógio os mestres enviam requisições ao barramento, onde são armazenadas
- O barramento mantém todas as requisições ainda não completadas
- Na descida do relógio, o barramento chama o árbitro para selecionar uma requisição a ser atendida
- O barramento a seguir determina qual escravo está sendo acessado em função do endereço



Modelagem Transacional

Very Simple Bus

Simple Bus Intro

Estrutura

Mestres

**Escravos** 

Interfaces

Sincroniz.

Desemp.



### **Funcionamento**

- O escravo é acessado pelo barramento usando o método read()/write()
- O método retorna imediamente indicando se o escravo emitiu um wait state
- Havendo wait states, o barramento impede outros acessos, reeditando a requisição incompleta no próximo ciclo
- Quando a transferência é completada, o estado da requisição original é atualizado



Modelagem Transacional

Very Simple Bus

Simple Bus

Intro

Estrutura

Mestres

**Escravos** 

**Interfaces** 

Sincroniz.

Desemp.



### **Funcionamento**

- Se a requisição é tipo burst (rajada), ela é mantida para ciclos subsequentes
- Acessos em rajada podem ser interrompidos por acessos de maior prioridade, a menos que o *lock* esteja ativado
  - Neste caso, a rajada não é interrompida
  - Se o mesmo mestre está realizando um novo acesso depois de um *lock*, ele é sempre selecionado



# Simple\_bus\_blocking\_if

```
class simple_bus_blocking_if
 : public virtual sc_interface
public:
 // blocking BUS interface
 virtual simple_bus_status burst_read(unsigned int unique_priority
    , int *data
    , unsigned int start address
    , unsigned int length = 1
    , bool lock = false) = 0;
 virtual simple_bus_status burst_write(unsigned int unique_priority
. int *data
, unsigned int start_address
, unsigned int length = 1
, bool lock = false) = 0;
}; // end class simple_bus_blocking_if
```



, // end class simple\_bus\_blocking\_i





# Simple\_bus\_non\_blocking\_if

```
class simple bus non blocking if
 : public virtual sc_interface
public:
 // non-blocking BUS interface
 virtual void read(unsigned int unique priority
  , int *data
  , unsigned int address
  , bool lock = false) = 0;
 virtual void write(unsigned int unique_priority
  , int *data
   , unsigned int address
  , bool lock = false) = 0;
 virtual simple_bus_status get_status(unsigned int unique_priority) = 0;
```



**}**;





### Simple\_bus\_direct\_if







### Simple\_bus\_slave\_if

```
class simple_bus_slave_if
 : public simple_bus_direct_if
public:
 // Slave interface
 virtual simple_bus_status read(int *data, unsigned int address) = 0;
 virtual simple_bus_status write(int *data, unsigned int address) = 0;
 virtual unsigned int start address() const = 0;
 virtual unsigned int end_address() const = 0;
};
```





### Simple\_bus\_arbiter\_if

```
class simple_bus_arbiter_if
    : public virtual sc_interface
{
    public:
        virtual simple_bus_request *
            arbitrate(const simple_bus_request_vec &requests) = 0;
};
```

