



UNIVERSIDADE FEDERAL DA FRONTEIRA SUL  
CAMPUS DE CHAPECÓ  
CURSO DE CIÊNCIA DA COMPUTAÇÃO

DOCENTE: GEOMAR ANDRE SCHREINER  
DISCENTES: ARTHUR EMANUEL DA SILVA (2211100029)  
E JÉSSICA BRITO DA SILVA (20240002517)

CONTROLADOR DE BARRAMENTO  
SISTEMAS DIGITAIS

CHAPECÓ  
Maio de 2025

## SUMÁRIO

<b>1</b>	<b>INTRODUÇÃO</b>	<b>2</b>
1.1	RESUMO	2
1.2	DESCRIÇÃO DO PROBLEMA	2
<b>2</b>	<b>ESTRATÉGIA DE RESOLUÇÃO</b>	<b>3</b>
2.1	MÁQUINA DE ESTADOS DO PROBLEMA	3
2.2	DIAGRAMA DE TRANSIÇÃO DE ESTADOS	4
<b>3</b>	<b>RESOLUÇÃO</b>	<b>6</b>
3.1	PLANEJAMENTO DO PROBLEMA	6
3.1.1	Código conceitual	6
3.1.2	ENTIDADE	6
3.1.3	Arquitetura	7
3.2	IMPLEMENTAÇÃO NA FPGA	8
<b>4</b>	<b>CONCLUSÃO</b>	<b>9</b>

# 1 INTRODUÇÃO

## 1.1 RESUMO

Este relatório descreve o desenvolvimento de um sistema de arbitragem de barramento para quatro dispositivos de entrada e saída (disp0 a disp3), com controle de prioridade e lógica de concessão baseada em sinais de requisição ("req") e autorização ("aut"). O sistema implementa uma lógica que garante que o dispositivo com maior prioridade receba acesso preferencial ao barramento, com um botão que permite interromper a execução atual para conceder imediatamente o barramento a um dispositivo com prioridade superior. O projeto foi desenvolvido em linguagem VHDL e implementado fisicamente em uma placa FPGA, validando seu funcionamento conforme o esperado.

## 1.2 DESCRIÇÃO DO PROBLEMA

O controle de acesso ao barramento é um aspecto fundamental em sistemas digitais que envolvem múltiplos dispositivos compartilhando um mesmo canal de comunicação. Este projeto tem como objetivo implementar, em VHDL, um sistema de arbitragem para gerenciar o acesso de quatro dispositivos de entrada e saída (disp0, disp1, disp2 e disp3) a um barramento comum. A arbitragem obedece a uma hierarquia fixa de prioridades, sendo disp0 o mais prioritário e disp3 o menos prioritário.

Cada dispositivo possui um sinal de requisição ("req") e recebe do árbitro um sinal de autorização ("aut") que permite o acesso ao barramento. A autorização é concedida na borda ativa do sinal de relógio e permanece ativa enquanto a requisição estiver presente. O sistema também conta com um botão de prioridade, que, quando ativado, garante que o barramento seja imediatamente cedido ao dispositivo com maior prioridade entre os que estiverem requisitando.

O código foi escrito em VHDL, utilizando o editor Visual Studio Code (versão 1.100.2), em ambiente Ubuntu 24.04.2 LTS, com kernel 6.11.0-26-generic. A simulação, validação e síntese do projeto foram realizadas na ferramenta Intel Quartus. O sistema foi implementado fisicamente em uma placa FPGA ALTERA DE1, permitindo a verificação prática do seu funcionamento em hardware real, assegurando conformidade com os requisitos de temporização e lógica definidos.

## 2 ESTRATÉGIA DE RESOLUÇÃO

Para solucionar o problema apresentado, foi desenvolvida uma Máquina de Estados Finita (FSM – Finite State Machine) que gerencia o controle de acesso ao barramento. A FSM garante o funcionamento correto do sistema, respeitando a hierarquia de prioridades dos dispositivos e as regras de concessão e liberação do barramento. A partir da FSM, é derivada a tabela de transições do problema, para facilitar sua implementação dentro dos process em VHDL.

### 2.1 MÁQUINA DE ESTADOS DO PROBLEMA

A máquina é composta por estados que representam o sistema em repouso (estado "idle") e os estados de autorização para cada um dos dispositivos (aut0, aut1, aut2, aut3). As transições entre esses estados ocorrem com base nos sinais de requisição (req) de cada dispositivo e no estado do botão de prioridade.

Abaixo está representada a FSM desenvolvida para este projeto:




Figura 1 – FSM do problema sugerido

Com base na FSM apresentada, o estado inicial e de repouso do sistema é o estado "idle". Em situações de entrada simultânea - por exemplo, se houver múltiplas requisições em uma entrada como "1001" a partir do estado idle — o comportamento definido é

conceder acesso ao processo com maior prioridade entre aqueles que solicitam acesso, independente do botão de prioridade estar ou não ligado.

Quando o botão de prioridade está desativado, o dispositivo que estiver utilizando o barramento só libera o acesso ao retornar o sinal "reqX" para 0, independentemente do estado dos demais dispositivos. As transições para o estado idle ocorrem assim que o sinal de requisição do dispositivo atualmente autorizado for desativado, garantindo uma liberação ordenada do barramento.

Quando o botão de prioridade está ativado, o dispositivo que estiver utilizando o barramento só libera o acesso ao identificar o sinal "reqX" para algum dispositivo "reqN", respeitando a prioridade:  $\text{disp0} > \text{disp1} > \text{disp2} > \text{disp3}$ . Dessa forma, partindo de disp3, é possível ir para disp2 (0011), disp1 (0101) e disp0 (1001), por exemplo.

Em cada transição envolvendo  $\text{reqX}=1$ , as  $\text{req}(X-n)$  de maior prioridade na escala estarão implicitamente como  $\text{req}(X-n)=0$ , pois a transição  $\text{reqX}=1$  só ocorrerá quando todas as requisições de maior prioridade estiverem em 0, essa informação será omitida para simplificar a ilustração da Máquina de Estados, porém estará contemplada no Diagrama de estados na Tabela 1.

## 2.2 DIAGRAMA DE TRANSIÇÃO DE ESTADOS

Com base na máquina de estados finita apresentada na seção anterior (Figura 1), foi derivado o diagrama de transição de estados, representado na Tabela 1. Essa tabela descreve, para cada estado atual e combinação de entradas ( $\text{req0}$  a  $\text{req3}$  e  $\text{priority}$ ), qual será o próximo estado do sistema. A abordagem adotada respeita a lógica de prioridade dos dispositivos e o comportamento do sistema tanto com o botão de prioridade ativado quanto desativado.

Tabela 1 – DIAGRAMA DE PRÓXIMO ESTADO

CURRENT	req0	req1	req2	req3	priority	NEXT
idle	0	0	0	0	X	idle
idle	1	X	X	X	X	aut0
aut0	1	X	X	X	X	aut0
aut0	0	X	X	X	X	idle
idle	0	1	X	X	X	aut1
aut1	X	1	X	X	0	aut1
aut1	X	0	X	X	0	idle
aut1	1	X	X	X	1	aut0
aut1	0	X	X	X	1	aut1
idle	0	0	1	X	X	aut2
aut2	X	X	1	X	0	aut2
aut2	X	X	0	X	0	idle
aut2	1	X	X	X	1	aut0
aut2	0	1	X	X	1	aut1
idle	0	0	0	1	X	aut3
aut3	X	X	X	1	0	aut3
aut3	X	X	X	0	0	idle
aut3	1	X	X	X	1	aut0
aut3	0	1	X	X	1	aut1
aut3	0	0	1	X	1	aut2

A Tabela 1 evidencia o comportamento determinístico da FSM frente às combinações possíveis de sinais de requisição e ao valor do botão de prioridade. Quando a prioridade está desativada ( $\text{priority} = 0$ ), o dispositivo que está com o barramento mantém o controle até liberar voluntariamente ( $\text{reqX} = 0$ ). Quando a prioridade está ativada ( $\text{priority} = 1$ ), a FSM força a transição para o estado do dispositivo com maior prioridade que esteja com o sinal de requisição ativo. Esse comportamento assegura que o barramento esteja sempre sob controle do dispositivo mais prioritário entre os que estão solicitando acesso, de acordo com a lógica definida. Para todos os processos listados acima, está implicitamente considerado o reset desligado. Quando o sinal de reset é detectado, o sistema retorna para o estado de idle.

### 3 RESOLUÇÃO

#### 3.1 PLANEJAMENTO DO PROBLEMA

A interpretação que tivemos de como resolver situação problema do controlador de acesso a barramentos foi a seguinte:




Figura 2 – Planejamento de solução

Analizamos os req (de 0 a 3) juntamente dos clock, reset e priority. Eles tem o comportamento definido pela máquina de estados na Figura 1 construída anteriormente e, com base nas possibilidades de entradas que temos, a FSM define se transiciona para algum dos estados (de aut0 à aut3) ou se mantém em idle (todos os aut zerados).

##### 3.1.1 Código conceitual

Para essa parte da resolução, foi desenvolvido um código em VHDL com os elementos definidos acima, onde conceitualmente definimos clock, priority e demais entidades dentro do código, a fim de definir seu comportamento. Esse arquivo pode ser encontrado em anexo juntamente do código VHDL que possui as entradas devidamente mapeadas para sua implementação na FPGA posteriormente.

##### 3.1.2 ENTIDADE

Para implementar o sistema em VHDL e, posteriormente, realizar sua execução na FPGA, foi necessário definir a entidade principal com base na arquitetura esquemática previamente desenvolvida. A Figura 3 apresenta a descrição da entidade, com a especificação das entradas e saídas utilizadas no projeto. Para implementar nosso programa

em VHDL e posteriormente aplicá-lo na FPGA, com base na esquemática desenvolvida acima, definimos as entradas e saídas da entidade como sendo as seguintes

```
entity controle_barramento is port(
    KEY: in STD_LOGIC_VECTOR(3 downto 0); -- reset = KEY(1), clock = KEY(0)
    SW: in STD_LOGIC_VECTOR(9 downto 0); -- requests= SW(0 a 3) e priority = SW(9)
    LEDR: out STD_LOGIC_VECTOR(9 downto 0) -- aut0 a aut3 = LEDR(0 a 3)
); end controle_barramento;
```

Figura 3 – Entidade no código VHDL

A entidade possui quatro sinais de saída (aut0 a aut3), os quais indicam qual dispositivo está autorizado a utilizar o barramento. Na implementação física com a FPGA, esses sinais são representados por LEDs. Como entradas, há um vetor que representa os sinais de requisição dos dispositivos (req0 a req3) e determina as transições de estado. A entrada priority define o modo de arbitragem: quando em nível lógico '0', o dispositivo atual mantém o barramento até liberar; quando em '1', o sistema verifica se há um dispositivo de maior prioridade requisitando acesso. Por fim, a entrada reset tem como função retornar o sistema ao estado inicial (idle), independentemente da situação corrente.

### 3.1.3 Arquitetura

O comportamento da entidade foi definido com base no diagrama desenvolvido previamente (Figura 2), utilizando as entradas da entidade e aplicando-as dentro de dois blocos process distintos na descrição VHDL. O objetivo principal foi implementar fielmente a lógica de transições de estado apresentada na Tabela 1, bem como o controle das saídas correspondentes.

```
architecture behav_sistema of controle_barramento is
    type state_type is (idle, estado_aut0, estado_aut1, estado_aut2, estado_aut3);
    signal estado_atual : state_type;
begin
    process(KEY(0), KEY(1)) begin ...
    end process;
    process (estado_atual) begin ...
    end process;
end architecture behav_sistema;
```

Figura 4 – Arquitetura da entidade no código VHDL

O primeiro process é responsável pela lógica de transição de estados. Nele, o estado atual retorna para idle sempre que o sinal de reset for detectado. Caso o reset não seja detectado e ocorra uma borda de subida no sinal de clock, a transição de estado é executada conforme as regras definidas na tabela de transições.



O segundo process trata exclusivamente das saídas da entidade, ou seja, dos sinais aut0 a aut3. Cada uma dessas saídas é ativada ou desativada de acordo com o estado atual, refletindo diretamente qual dispositivo está autorizado a acessar o barramento em determinado momento.

### 3.2 IMPLEMENTAÇÃO NA FPGA

A implementação física do algoritmo foi realizada na UNIVERSITY PROGRAM ALTERA DEVELOPMENT& EDUCATION BOARD DE1 EP2C20F484C7NK, executado pelo Quartus Cyclone II no ambiente do Windows 10, onde as variáveis da situação problema foram mapeadas da seguinte forma:

variáveis VHDL	mapeamento FPGA
clock	KEY(0)
reset	KEY(1)
request(0)	SW(0)
request(1)	SW(1)
request(2)	SW(2)
request(3)	SW(3)
priority	SW (9)
aut0	LEDR(0)
aut1	LEDR(1)
aut2	LEDR(2)
aut3	LEDR(3)

Tabela 2 – Mapeamento na placa FPGA

Verificamos que o árbitro funcionou corretamente ao selecionar o processo mais prioritário para acesso ao barramento, mesmo com múltiplos solicitantes estavam no estado 'IDLE'. Além disso, demonstrou-se que, se o botão de prioridade estivesse ativado e um processo de maior prioridade fosse requisitado durante a execução de um processo inicial, o sistema interrompe este último na próxima subida do clock para permitir que o processo de maior prioridade acesse o barramento, seguindo o comportamento esperado pela FSM na Figura 1.

## 4 CONCLUSÃO

A resolução proposta neste trabalho lida com as ocasiões em que o barramento se encontra em modo de espera, inicializando o processo de maior prioridade que requisitar acesso ao barramento na borda de subida do clock, sendo essa ativação realizada manualmente por meio de um botão na FPGA. Além do funcionamento no estado Idle, também é utilizado um botão de prioridade, que permite que um processo em execução seja interrompido para dar lugar a outro com prioridade superior, dentro do contexto da aplicação. Ou seja, o processo 4 pode ter sua execução interrompida para ceder o barramento ao processo 3, caso este solicite acesso e possua maior prioridade. No entanto, o oposto não é verdadeiro: uma vez que o processo 3 tem prioridade superior ao processo 4, este último jamais obterá acesso ao barramento enquanto o modo de prioridade estiver ativado e o processo 3 continuar realizando requisições.

Entretanto, a ausência de uma pilha nesse contexto impõe uma limitação importante: caso um processo A tenha sua execução interrompida por um processo B de maior prioridade, o barramento não retoma automaticamente a execução de A ao término de B. Em vez disso, no próximo ciclo de clock, o árbitro apenas concederá acesso novamente a A se ele ainda for o processo de maior prioridade ativo naquele momento. Dessa forma, não há garantia de continuidade imediata para processos previamente interrompidos, comprometendo a preservação da ordem original de execução em cenários com múltiplas prioridades.