

O Memory Wall Ainda Representa um Obstáculo para o Desempenho Computacional Moderno?

Uma Análise da Evolução do Problema e das Técnicas de Mitigação

João Falcão Ferraz Neto¹, Felipe de Almeida Lemos¹

Orientador: Ronierison de Souza Maciel¹

¹CESAR School - Ciência da Computação

Recife - PE - Brasil

{jffn, rsm4, fal}@cesar.school

Abstract. The Memory Wall describes the growing gap between processor performance and memory access speed, which can limit overall system performance. Although several techniques have been developed to reduce its effects, including cache hierarchies, prefetching, stacked memories and High Bandwidth Memory (HBM), it remains unclear whether these solutions have fully overcome the problem. This work investigates whether the Memory Wall still represents a relevant obstacle to modern computing systems. To achieve this, a literature review was combined with experimental evaluations involving memory bandwidth and spatial locality. The repeated experiments showed variations in memory bandwidth according to the size of the analyzed data set. In the spatial locality test, strided access presented a slightly higher average execution time than sequential access, although the paired t-test did not indicate statistical significance. These findings indicate that modern technologies mitigate the effects of the Memory Wall but do not completely eliminate its influence on computational performance.

Resumo. O Memory Wall descreve a crescente diferença entre a velocidade de processamento dos processadores e a velocidade de acesso à memória, podendo limitar o desempenho dos sistemas computacionais. Embora diversas técnicas tenham sido desenvolvidas para reduzir seus impactos, incluindo hierarquias de cache, prefetching, memórias empilhadas e High Bandwidth Memory (HBM), ainda não está claro se essas soluções foram capazes de superar completamente o problema. Este trabalho investiga se o Memory Wall ainda representa um obstáculo relevante para os sistemas computacionais modernos. Para isso, foi realizada uma revisão bibliográfica combinada com experimentos relacionados à largura de banda da memória e à localidade espacial. Os resultados mostraram variações na vazão de memória conforme o tamanho dos dados analisados. Na localidade espacial, o acesso com saltos apresentou média ligeiramente superior ao acesso sequencial, sem diferença estatisticamente significativa. Assim, as tecnologias atuais mitigam os efeitos do Memory Wall, mas não eliminam completamente sua influência sobre o desempenho computacional.

1. Introdução

O aumento do poder de processamento dos computadores permitiu avanços significativos em diversas áreas da computação. Entretanto, a evolução da memória não acompanhou o mesmo ritmo dos processadores, criando uma diferença crescente entre a capacidade de processamento e a velocidade de acesso aos dados. Esse fenômeno, conhecido como Memory Wall, tornou-se um dos principais desafios para o desempenho dos sistemas computacionais [1].

Diversas técnicas foram desenvolvidas para reduzir esse problema, como memórias cache multinível, prefetching, arquiteturas com memória empilhada e tecnologias de alta largura de banda, como HBM [3], [8]. Apesar desses avanços, essas soluções não eliminam completamente a influência da memória sobre o desempenho, atuando principalmente na mitigação de seus impactos [4], [6]. Esse cenário se torna ainda mais relevante com o crescimento de aplicações de inteligência artificial e computação de alto desempenho, que dependem do acesso rápido a grandes volumes de dados [9].

Nesse contexto, este artigo investiga a seguinte pergunta de pesquisa: o Memory Wall ainda representa um obstáculo para o desempenho computacional moderno? A hipótese adotada é que as tecnologias desenvolvidas ao longo das últimas décadas reduziram significativamente os impactos do problema, mas não foram suficientes para eliminar completamente sua influência sobre os sistemas computacionais atuais.

As principais contribuições deste trabalho são: (i) uma análise da evolução do problema do Memory Wall e das principais técnicas propostas para sua mitigação; (ii) uma avaliação experimental da influência da hierarquia de memória e da localidade espacial sobre o desempenho; e (iii) uma discussão sobre a permanência do problema em cenários modernos, especialmente em aplicações de inteligência artificial e processamento de grandes volumes de dados.

O restante deste artigo está organizado da seguinte forma. A Seção 2 apresenta os trabalhos relacionados. A Seção 3 descreve os conceitos necessários para compreensão da proposta. A Seção 4 apresenta a metodologia utilizada. A Seção 5 discute os resultados experimentais. A Seção 6 apresenta a discussão e as limitações do trabalho. Por fim, a Seção 7 apresenta as conclusões e possibilidades de trabalhos futuros.

2. Trabalhos Relacionados

2.1 Origem do Problema e Primeiras Propostas de Solução

Os primeiros estudos relacionados ao Memory Wall surgiram na década de 1990. Wulf e McKee observaram que o desempenho dos processadores evoluía em um ritmo significativamente superior ao da memória principal, especialmente em relação à latência de acesso aos dados. Os autores argumentaram que, caso essa tendência continuasse, a diferença entre a capacidade de processamento e a velocidade de acesso à memória se tornaria um dos principais limitadores do desempenho computacional. Essa observação estabeleceu as bases para pesquisas voltadas à redução desse gargalo [1].

Poucos anos depois, pesquisas já indicavam que os efeitos previstos por Wulf e McKee começavam a se tornar evidentes. A latência da memória limitava o desempenho dos sistemas, enquanto os custos de comunicação entre processador e memória cresciam à medida que a capacidade computacional aumentava. Nesse contexto, apenas elevar a velocidade dos processadores não era suficiente para garantir ganhos proporcionais de desempenho [2].

Como resposta, surgiram propostas voltadas para uma maior integração entre processador e memória, buscando reduzir a movimentação de dados, diminuir os tempos de acesso e minimizar os impactos da latência. Essas abordagens representam algumas das primeiras tentativas de enfrentar os desafios impostos pelo Memory Wall e demonstram que mudanças arquiteturais já eram consideradas necessárias para acompanhar a evolução do poder computacional [2].

2.2 Técnicas Clássicas de Mitigação do Memory Wall

Com o Memory Wall se consolidando como um problema cada vez mais evidente, diversas técnicas passaram a ser desenvolvidas para reduzir seus impactos. Entre as principais estratégias destacam-se a hierarquia de memória, as memórias cache multinível e o prefetching. A hierarquia de memória foi criada para reduzir os custos de acesso aos dados, mantendo informações frequentemente utilizadas em níveis mais próximos do processador, que apresentam menor latência e maior velocidade de acesso [3], [7].

Além disso, surgiram técnicas de prefetching, cujo objetivo é antecipar a busca por dados antes que eles sejam efetivamente requisitados pelo processador. Dessa forma, os dados podem ser carregados para os níveis superiores da hierarquia de memória, reduzindo o tempo de espera durante a execução. Entretanto, a eficiência dessas técnicas depende da capacidade de prever corretamente os padrões futuros de acesso à memória, o que limita sua efetividade em determinadas aplicações [3].

Machanick destaca que, à medida que o problema se tornava mais relevante, diferentes abordagens passaram a ser combinadas, incluindo melhorias na hierarquia de cache, técnicas de prefetching, avanços na DRAM, multithreading e arquiteturas multiprocessadas. Apesar dos ganhos de desempenho obtidos, o autor conclui que nenhuma dessas soluções foi capaz de eliminar completamente o Memory Wall, atuando principalmente na mitigação de seus efeitos e na redução da latência percebida pelo processador [4].

2.3 Arquiteturas Modernas para Mitigação do Memory Wall

Ao longo dos anos, novas abordagens passaram a ser desenvolvidas para reduzir os impactos do Memory Wall. Diferentemente das técnicas clássicas, que buscavam principalmente esconder a latência por meio de caches e prefetching, essas soluções passaram a focar no aumento da largura de banda, na redução da movimentação de dados e na aproximação entre memória e processamento [8].

Nesse contexto, surgiram arquiteturas como os 3D Chip Multiprocessors (3D CMPs), que utilizam o empilhamento de camadas de memória sobre os processadores. Essa técnica permite aumentar significativamente a quantidade de conexões entre memória e processamento, reduzindo a distância física percorrida pelos dados e aumentando a largura de banda disponível. Dessa forma, busca-se diminuir os impactos causados pela crescente demanda por dados dos processadores modernos [8].

Outra tecnologia importante é a High Bandwidth Memory (HBM), desenvolvida para atender aplicações que exigem grande volume de transferência de dados. A HBM utiliza o empilhamento vertical de memórias e interconexões de alta velocidade para fornecer uma largura de banda significativamente superior às memórias DRAM convencionais, tornando-se amplamente utilizada em GPUs, supercomputadores e aplicações de inteligência artificial [8], [9].

Com o avanço de aplicações de alto desempenho e, mais recentemente, dos modelos de inteligência artificial, a demanda por acesso rápido a grandes volumes de dados aumentou significativamente. Modelos modernos de IA processam quantidades massivas de informações, fazendo com que a memória volte a ocupar posição central entre os gargalos de desempenho. Como consequência, fabricantes continuam investindo em tecnologias como HBM, caches maiores e novas arquiteturas de memória, evidenciando que os desafios associados ao Memory Wall permanecem relevantes mesmo décadas após sua formulação [9].

3. Fundamentação Teórica

3.1 Memory Wall

O Memory Wall descreve a diferença crescente entre a velocidade de processamento dos processadores e a velocidade de acesso aos dados armazenados na memória. Como consequência, parte do tempo de execução dos sistemas é gasto aguardando a chegada de dados, limitando o aproveitamento do poder computacional disponível [1], [6].

3.2 Hierarquia de Memória

A hierarquia de memória organiza os diferentes tipos de memória em níveis com características distintas de velocidade, capacidade e latência. Nos níveis superiores encontram-se os registradores e as memórias cache, que possuem acesso mais rápido. Em seguida está a memória principal (RAM) e, nos níveis inferiores, os dispositivos de armazenamento permanente, como SSDs e HDDs. Essa organização busca reduzir os custos de acesso aos dados e melhorar o desempenho dos sistemas computacionais [7].

3.3 Técnicas de Mitigação do Memory Wall

Diversas técnicas foram propostas para reduzir os impactos do Memory Wall, incluindo memórias cache multinível, prefetching, memórias empilhadas em três dimensões (3D Memory), High Bandwidth Memory (HBM) e abordagens de processamento próximo aos dados. Essas soluções buscam reduzir a latência percebida pelo processador ou aumentar a largura de banda disponível para acesso aos dados [3], [8], [9].

4. Metodologia

Este trabalho combina revisão bibliográfica e análise experimental para investigar se o Memory Wall ainda representa um obstáculo para o desempenho computacional moderno. Os experimentos utilizados foram realizados durante as atividades práticas da disciplina de Infraestrutura de Hardware da CESAR School, permitindo avaliar, na prática, a influência da hierarquia de memória e dos padrões de acesso aos dados sobre o desempenho computacional.

4.1 Ambiente Experimental

Os experimentos foram executados em um notebook equipado com um processador Intel Core i5-1335U de 13ª geração, contendo 6 núcleos físicos e 12 threads lógicas. O sistema possuía 7,6 GiB de memória RAM, cache L1 de 288 KiB para dados e 192 KiB para instruções, cache L2 de 7,5 MiB e cache L3 de 12 MiB. O ambiente de testes utilizou o sistema operacional Ubuntu executado através do Windows Subsystem for Linux 2 (WSL2), compilador GCC 15.2.0 e ferramentas de benchmark amplamente utilizadas em avaliações de desempenho computacional.

4.2 Cargas de Trabalho e Configurações

Foram utilizados diferentes benchmarks para avaliar o comportamento do processador, da memória e do armazenamento. O desempenho computacional foi analisado por meio do Sysbench, executado com 1 e 12 threads durante 10 segundos. Para avaliação da hierarquia de memória foi utilizada a ferramenta MBW 1.2.2, empregando arrays de 16 MiB, 128 MiB e 1024 MiB. Os efeitos da localidade espacial foram analisados utilizando um script em Python que compara acessos sequenciais e acessos com saltos na memória.

4.3 Procedimento Experimental

Os testes foram executados individualmente e seus resultados registrados para posterior análise. Foram coletadas métricas relacionadas ao desempenho computacional, largura de banda da memória, tempos de execução e comportamento dos acessos à hierarquia de memória. A análise dos resultados buscou identificar a influência da localidade de referência, da utilização dos diferentes níveis da hierarquia de memória e das técnicas de mitigação sobre o desempenho observado, permitindo relacionar os resultados experimentais com o problema do Memory Wall discutido ao longo deste trabalho.

Para reforçar a avaliação estatística do experimento de largura de banda, cada tamanho de array foi executado 30 vezes. Em cada repetição, foi extraída a média reportada pelo método MEMCPY do MBW. Em seguida, foram calculados média, desvio-padrão e intervalo de confiança de 95% para cada condição experimental. Também foram aplicados testes t de Student de Welch para comparar as vazões entre os tamanhos de array analisados.

5.1 Impacto da Hierarquia de Memória

Para avaliar a influência da hierarquia de memória sobre o desempenho computacional, foram realizados testes de largura de banda utilizando arrays de diferentes tamanhos. Os resultados obtidos são apresentados na Tabela 1.

Tamanho do Array	n	Vazão média (MiB/s)	Desvio-padrão	IC 95%
16 MiB	30	7242,84	711,41	±265,64
128 MiB	30	7987,27	1303,50	±486,74
1024 MiB	30	7771,00	1152,28	±430,27

Tabela 1. Vazão de memória por tamanho de array com média, desvio-padrão e intervalo de confiança de 95%.




Figura 1. Largura de banda da memória para diferentes tamanhos de array com IC 95%.

Observa-se que a vazão apresentou variações conforme o tamanho dos dados aumentava. O maior valor médio foi observado em 128 MiB, com 7987,27 MiB/s, enquanto 16 MiB apresentou 7242,84 MiB/s e 1024 MiB apresentou 7771,00 MiB/s. O teste t de Welch indicou diferença estatisticamente significativa entre 16 MiB e 128 MiB ($p = 0.0087$) e entre 16 MiB e 1024 MiB ($p = 0.0378$), enquanto a diferença entre 128 MiB e 1024 MiB não foi significativa ($p = 0.4987$). Esses resultados evidenciam que a largura de banda observada varia conforme o tamanho do conjunto de dados e que a hierarquia de memória continua influenciando o desempenho.

5.2 Impacto da Localidade Espacial

O segundo experimento analisou a influência da localidade espacial por meio da comparação entre acessos sequenciais e acessos com saltos na memória. A nova rodada utilizou 30 repetições para cada padrão de acesso, permitindo reportar média, desvio-padrão e intervalo de confiança de 95%.

Tipo de Acesso	n	Tempo médio (s)	Desvio-padrão	IC 95%
Sequencial	30	7,1103	1,0180	$\pm 0,3801$
Com saltos	30	7,3356	1,0776	$\pm 0,4024$

Tabela 2. Tempo de execução por tipo de acesso à memória com média, desvio-padrão e intervalo de confiança de 95%.




Figura 2. Comparação entre acesso sequencial e acesso com saltos com IC 95%.

Os resultados mostram que o acesso com saltos apresentou tempo médio ligeiramente superior ao acesso sequencial (7,3356 s contra 7,1103 s), representando aumento de aproximadamente 3,17%. Entretanto, o teste t pareado não indicou diferença estatisticamente significativa entre os padrões de acesso ($p = 0,1547$). Assim, nesta configuração experimental, a localidade espacial apresentou tendência de impacto, mas sem evidência estatística suficiente para confirmar uma diferença robusta entre os dois padrões.

5.3 Síntese dos Resultados

Os resultados obtidos indicam que a memória continua desempenhando papel relevante no desempenho dos sistemas computacionais modernos. Embora tecnologias como caches multinível, prefetching, memórias empilhadas e HBM tenham reduzido significativamente os impactos do Memory Wall, os experimentos demonstram que diferenças no tamanho do conjunto de dados e no padrão de acesso aos dados ainda podem produzir variações de desempenho. A nova rodada de medições de largura de banda apresentou valores médios entre aproximadamente 7,2 e 8,0 GiB/s, com variação estatística entre algumas condições. No experimento de localidade espacial, o acesso com saltos apresentou média ligeiramente superior ao acesso sequencial, mas sem diferença estatisticamente significativa. Dessa forma, os resultados experimentais reforçam a hipótese de que as tecnologias atuais mitigam os efeitos do Memory Wall, mas não eliminam completamente sua influência sobre o desempenho computacional moderno.

6. Discussão e Limitações

Os resultados obtidos estão alinhados com os estudos analisados na revisão bibliográfica. Wulf e McKee indicavam que a diferença entre a evolução dos processadores e da memória poderia se tornar um dos principais gargalos dos sistemas computacionais [1]. Décadas depois, os experimentos realizados mostram que a memória continua influenciando o desempenho, mesmo com a evolução das arquiteturas modernas.

Os testes de localidade espacial evidenciaram que o padrão de acesso pode alterar o tempo de execução. Na nova rodada, o acesso com saltos apresentou média ligeiramente superior ao sequencial, embora a diferença não tenha sido estatisticamente significativa ($p = 0,1547$). Ainda assim, o experimento reforça a necessidade de considerar a organização dos dados e o padrão de acesso ao avaliar desempenho de memória.

Além disso, os testes de largura de banda evidenciaram que diferentes tamanhos de conjunto de dados apresentam variações de vazão. Esse comportamento reforça que a organização da hierarquia de memória e o volume de dados

Esses resultados ajudam a explicar por que tecnologias como HBM, memórias empilhadas em três dimensões e arquiteturas voltadas para redução da movimentação de dados continuam sendo pesquisadas. Se o problema tivesse sido completamente resolvido, o desenvolvimento dessas tecnologias não seria tão relevante para aplicações modernas de alto desempenho e inteligência artificial [8], [9].

Entretanto, este trabalho possui limitações. Os experimentos foram realizados em apenas uma máquina, equipada com memória DDR convencional e executados em ambiente WSL2. Além disso, não foram avaliados sistemas com HBM, memórias empilhadas ou plataformas especializadas para treinamento de modelos de inteligência artificial. Portanto, os resultados não devem ser generalizados para todos os cenários computacionais.

Também é importante destacar que as técnicas de mitigação apresentam trade-offs. Caches maiores, HBM e memórias empilhadas podem aumentar o desempenho e a largura de banda disponível, mas normalmente elevam custos de fabricação, consumo energético e complexidade arquitetural.

7. Conclusão

O Memory Wall surgiu a partir da observação de que os processadores evoluíam em um ritmo muito superior ao da memória, o que, segundo as previsões de Wulf e McKee, poderia transformar o acesso aos dados em um dos principais gargalos do desempenho computacional [1]. Ao longo das últimas décadas, diversas técnicas foram desenvolvidas para reduzir os impactos desse problema, incluindo caches multinível, prefetching, memórias empilhadas e tecnologias como HBM. Entretanto, os resultados obtidos neste trabalho indicam que essas soluções atuam principalmente na mitigação dos efeitos do Memory Wall, e não em sua eliminação completa.

Os experimentos realizados demonstraram que a memória continua exercendo influência significativa sobre o desempenho computacional. A diferença observada entre acessos sequenciais e acessos com saltos evidencia que a forma como os dados são acessados ainda impacta diretamente o tempo de execução, mesmo em arquiteturas modernas. Além disso, a variação observada na largura de banda da memória indica que o tamanho do conjunto de dados também influencia o desempenho obtido.

Além disso, a literatura analisada mostra que novas tecnologias continuam sendo desenvolvidas para aumentar a largura de banda e reduzir os custos de movimentação de dados, indicando que os desafios associados ao acesso à memória permanecem relevantes [8], [9].

Dessa forma, a hipótese proposta neste trabalho foi corroborada, indicando que as tecnologias desenvolvidas nas últimas décadas reduziram significativamente os impactos do Memory Wall, porém não foram suficientes para eliminar completamente sua influência sobre o desempenho computacional moderno. Esse cenário torna-se ainda mais importante diante do crescimento de aplicações de inteligência artificial, computação de alto desempenho e processamento de grandes volumes de dados, áreas que demandam cada vez mais largura de banda e acesso rápido à memória.

Como trabalho futuro, pretende-se realizar experimentos em arquiteturas mais recentes, incluindo sistemas equipados com HBM e plataformas voltadas para aplicações de inteligência artificial, permitindo uma análise mais aprofundada dos impactos do Memory Wall em cenários computacionais contemporâneos.

Disponibilidade de Artefatos

Os scripts utilizados para execução e processamento dos experimentos, os dados brutos, os dados processados e as figuras geradas foram organizados em um repositório Git público, permitindo a verificação e a reprodução dos resultados apresentados neste trabalho.

Referências

- [1] WULF, William A.; MCKEE, Sally A. Hitting the Memory Wall: Implications of the Obvious. ACM SIGARCH Computer Architecture News, v. 23, n. 1, p. 20-24, 1995.
- [2] PATTERSON, David A. et al. A Case for Intelligent RAM. IEEE Micro, v. 17, n. 2, p. 34-44, 1997.
- [3] BERG, Steven G. Cache Prefetching. Technical Report UW-CSE-02-02-04. Department of Computer Science and Engineering, University of Washington, 2002.
- [4] MACHANICK, Philip. Approaches to Addressing the Memory Wall. Technical Report. School of Information Technology and Electrical Engineering, University of Queensland, 2002.
- [5] MCKEE, Sally A. Reflections on the Memory Wall. Proceedings of the 1st Conference on Computing Frontiers, p. 162, 2004.

- [6] PATTERSON, David A. Latency Lags Bandwidth. *Communications of the ACM*, v. 47, n. 10, p. 71-75, 2004.
- [7] HENNESSY, John L.; PATTERSON, David A. *Computer Architecture: A Quantitative Approach*. 5. ed. Elsevier, 2011.
- [8] ZHANG, Y.; LI, L.; LU, Z.; JANTSCH, A.; GAO, M.; PAN, H.; HAN, F. A Survey of Memory Architecture for 3D Chip Multiprocessors. *Microprocessors and Microsystems*, v. 38, n. 5, p. 415-430, 2014.
- [9] GHOLAMI, Amir; YAO, Zhewei; KIM, Sehoon; HOOPER, Coleman; MAHONEY, Michael W.; KEUTZER, Kurt. AI and Memory Wall. *arXiv preprint arXiv:2403.14123*, 2024.