



CESAR SCHOOL

O MEMORY WALL AINDA REPRESENTA UM OBSTÁCULO?

Uma Análise da Evolução do Problema e das Técnicas de Mitigação

João Falcão Ferraz Neto · Felipe de Almeida Lemos

Orientador: Prof. Ronierison de Souza Maciel

jffn@cesar.school · fal@cesar.school

O PROBLEMA: MEMORY WALL

O CONTEXTO

O desempenho dos processadores evoluiu muito mais rapidamente do que a velocidade de acesso à memória. Como consequência, o processador frequentemente precisa esperar pela chegada dos dados para continuar sua execução.

Esse fenômeno ficou conhecido como **Memory Wall** e tornou-se um dos principais gargalos dos sistemas computacionais. Mesmo com o surgimento de caches, prefetching, memórias empilhadas e tecnologias modernas como HBM, o acesso à memória continua impactando significativamente o desempenho.

PERGUNTA DE PESQUISA

"O Memory Wall ainda representa um obstáculo para o desempenho computacional moderno?"

CPU VS. MEMÓRIA

A lacuna de desempenho entre processadores e memória RAM cresceu exponencialmente nas últimas décadas, criando um gargalo estrutural nos sistemas computacionais.

OBJETIVOS

Investigar se o Memory Wall ainda representa um obstáculo relevante para os sistemas computacionais modernos.



OBJETIVO GERAL

Investigar se o Memory Wall ainda representa um obstáculo relevante para os sistemas computacionais modernos.




EVOLUÇÃO HISTÓRICA

Analisar a evolução histórica do problema, desde sua formulação original até os dias atuais.



TÉCNICAS E EXPERIMENTOS

Estudar as principais técnicas de mitigação e avaliar experimentalmente a influência da hierarquia de memória e da localidade espacial no desempenho computacional.




TRABALHOS RELACIONADOS

A literatura mostra a evolução das pesquisas sobre o Memory Wall ao longo das últimas décadas, desde a formulação original do problema até os desafios impostos pela Inteligência Artificial.



1995 — FORMULAÇÃO ORIGINAL

Wulf e McKee apresentaram a formulação original do problema do Memory Wall.



1997 — INTELLIGENT RAM

Patterson e colaboradores propuseram o conceito de Intelligent RAM como solução arquitetural.



2002 — PREFETCHING E MITIGAÇÃO

Berg analisou técnicas de Cache Prefetching e Machanick revisou estratégias clássicas de mitigação.



2014 — MEMÓRIAS 3D

Zhang e colaboradores investigaram arquiteturas 3D CMP e memórias empilhadas.



2024 — IA E MEMORY WALL

Gholami e colaboradores discutiram a relação entre Inteligência Artificial e o Memory Wall.

METODOLOGIA

Este trabalho combinou revisão bibliográfica e análise experimental. Os experimentos foram executados em um notebook equipado com processador **Intel Core i5-1335U**, 7,6 GiB de memória RAM e ambiente Ubuntu executado através do WSL2.

FERRAMENTAS UTILIZADAS



Sysbench, MBW e scripts desenvolvidos em Python para coleta e análise dos dados.

FOCO DOS EXPERIMENTOS



Avaliação da largura de banda da memória e os efeitos da localidade espacial sobre o desempenho computacional.

RIGOR ESTATÍSTICO



30 repetições para cada condição experimental, com cálculo de média, desvio-padrão e IC95%. Testes t de Student aplicados para verificação de significância.



AMBIENTE DE EXECUÇÃO

CPU: Intel Core i5-1335U

RAM: 7,6 GiB

SO: Ubuntu via WSL2




PROTOCOLO ESTATÍSTICO

- 30 repetições por condição
- Média e desvio-padrão
- Intervalo de confiança 95%
- Testes t de Student

RESULTADO 1: IMPACTO DA HIERARQUIA DE MEMÓRIA

Os resultados mostram que a largura de banda varia conforme o tamanho dos dados analisados, evidenciando a influência da hierarquia de memória sobre o desempenho observado.



16 MiB

7.242,84 MiB/s — dados cabem em cache; menor pressão na hierarquia.

128 MiB


7.987,27 MiB/s — pico de desempenho observado na faixa intermediária.

1024 MiB

7.771,00 MiB/s — leve queda ao pressionar a memória principal.

RESULTADO 2: IMPACTO DA LOCALIDADE ESPACIAL

Padrão de Acesso



SEQUENCIAL

7,1103 s — acesso contíguo favorece mecanismos de prefetching e cache.

COM SALTOS

7,3356 s — padrão não contíguo penaliza a eficiência da hierarquia de memória.



RESULTADO ESTATÍSTICO

Diferença $\approx$ **3,17%** no tempo de execução.

Valor p = **0,1547** — sem significância estatística ao nível de 5%.

DISCUSSÃO

1 HIERARQUIA DE MEMÓRIA CONFIRMADA COMO FATOR RELEVANTE

Os resultados experimentais confirmam a relevância da hierarquia de memória para o desempenho computacional, com variações mensuráveis conforme o tamanho dos dados.

2 TECNOLOGIAS MODERNAS MITIGAM, MAS NÃO ELIMINAM

Tecnologias como caches multinível, prefetching, HBM e memórias empilhadas reduziram significativamente os impactos do Memory Wall, sem eliminá-los por completo.

Os resultados experimentais corroboram a literatura ao demonstrar que, embora as tecnologias modernas tenham avançado consideravelmente, o Memory Wall permanece como um fenômeno observável com impacto real no desempenho computacional.

3 PADRÃO DE ACESSO CONTINUA INFLUENCIANDO O DESEMPENHO

Os experimentos demonstram que a forma como os dados são organizados e acessados continua influenciando diretamente o desempenho dos sistemas modernos.

CONCLUSÃO



PERGUNTA DE PESQUISA

O Memory Wall ainda representa um obstáculo para o desempenho computacional moderno?



RESPOSTA: SIM

As tecnologias atuais mitigam os efeitos do Memory Wall, mas não eliminam completamente sua influência. Os resultados experimentais mostraram que diferenças no padrão de acesso à memória ainda produzem impactos no desempenho — **foi observada uma tendência de aumento no tempo de execução para acessos com saltos, porém sem significância estatística** ($p = 0,1547$).



PERSPECTIVA FUTURA

O crescimento de aplicações de Inteligência Artificial e Computação de Alto Desempenho reforça a importância contínua desse problema para a arquitetura de sistemas modernos.

O Memory Wall foi mitigado ao longo das últimas décadas, mas continua sendo um desafio relevante para os sistemas computacionais modernos.



OBRIGADO!

PERGUNTAS?

João Falcão Ferraz Neto — jffn@cesar.school

Felipe de Almeida Lemos — fal@cesar.school

CESAR School · Orientador: Prof. Ronierison de Souza Maciel