




GPU Computing: una mirada al pasado, presente y futuro

Charla Invitado Universidad del Bío Bío

*Dr. Cristóbal A. Navarro
Instituto de Informática
Facultad de Ciencias de la Ingeniería
Universidad Austral de Chile*



Introducción



Desafíos



Grupo Temporal




Graphics Processing Unit (GPU)





CPU y GPU: Qué las diferencia?






Chips en vista IR



CPU (Alder Lake 2021)



GPU (Ampere, GA102)



Videojuegos cumplen un rol clave







GPU: Arquitectura y Organización



Tarjeta



Chip



Chip (zoom físico)



Chip (zoom lógico)



GPU: Arquitectura y Organización



TechPowerUp


TECHPOWERUP



Algunas GPUs gama alta 2021-2022

NVIDIA A100 SXM4 40 GB

GA100	6912 CORES	432 TMUS	160 ROPS	40 GB MEMORY SIZE	HBM2e MEMORY TYPE	5120 bit BUS WIDTH
-------	------------	----------	----------	-------------------	-------------------	--------------------



~19.5 TFLOPS (FP32)

AMD Radeon RX 6900 XT

Navi 21	5120 CORES	320 TMUS	128 ROPS	16 GB MEMORY SIZE	GDDR6 MEMORY TYPE	256 bit BUS WIDTH
---------	------------	----------	----------	-------------------	-------------------	-------------------



~23 TFLOPS (FP32)

Intel Xe-HP (2022)

Xe HP Scalability



1 Tile 2 Tile 4 Tile

~42 TFLOPS (FP32)

NVIDIA GeForce RTX 3090

GA102	10496 CORES	328 TMUS	112 ROPS	24 GB MEMORY SIZE	GDDR6X MEMORY TYPE	384 bit BUS WIDTH
-------	-------------	----------	----------	-------------------	--------------------	-------------------



TECHPOWERUP

~36 TFLOPS (FP32)

AMD Radeon Instinct MI100

Arcturus	7680 CORES	480 TMUS	64 ROPS	32 GB MEMORY SIZE	HBM2 MEMORY TYPE	4096 bit BUS WIDTH
----------	------------	----------	---------	-------------------	------------------	--------------------




TECHPOWERUP

~23 TFLOPS (FP32)

Intel Xe DG1-SDV






DG1	768 CORES	48 TMUS	24 ROPS	3 GB MEMORY SIZE	LPDDR4X MEMORY TYPE	96 bit BUS WIDTH
-----	-----------	---------	---------	------------------	---------------------	------------------



~2.3 TFLOPS (FP32)



GPU Computing - Aplicaciones






GPU Computing (motivación)

Peak Double Precision FLOPS




Peak Memory Bandwidth






GPU Computing (proyección)





Estamos en la 3^a era de GPU Computing





Programación en GPUs:



Abstracción específica



Abstracción HPC General




Modelo de programación GPU






Modelo de programación GPU #1






Modelo de programación GPU #2





Modelo de programación GPU #3

- El desarrollador se encarga de:
 - Mover datos Host \longleftrightarrow Device
 - Definir Grid, block y threads
 - 1D, 2D o 3D.
 - Escribir Kernel
 - Código *per-thread*.
 - SIMD a nivel micro.
 - Warp (32 threads)
 - Sincronos por bloque.
 - SPMD a nivel macro.
 - Blocks asíncronos





Modelo de programación GPU #4

Ejemplo CUDA: `main.cu`

```
__global__ void saxpy_kernel( float a, float* x, float* y, int n ){
    int i;
    i = blockIdx.x*blockDim.x + threadIdx.x;
    if( i <= n ) x[i] = a*x[i] + y[i];
}
```


→ Parte Device (Kernel)

```
void saxpy( float a, float* x, float* y, int n ){
    float *xd, *yd;
    cudaMalloc( (void**)&xd, n*sizeof(float) );
    cudaMalloc( (void**)&yd, n*sizeof(float) );
    cudaMemcpy( xd, x, n*sizeof(float),
               cudaMemcpyHostToDevice );
    cudaMemcpy( yd, y, n*sizeof(float),
               cudaMemcpyHostToDevice );
    saxpy_kernel<<< (n+31)/32, 32 >>>( a, xd, yd, n );
    cudaMemcpy( x, xd, n*sizeof(float),
               cudaMemcpyDeviceToHost );
    cudaMemcpy( y, yd, n*sizeof(float),
               cudaMemcpyDeviceToHost );
    cudaFree( xd ); cudaFree( yd );
}
```

→ Parte Host

Compilacion:

```
nvcc -O3 main.cu -o prog
```



Introducción



Desafíos



Grupo Temporal





Desafíos clásicos en GPU Computing

- Desafíos de computación paralela:
 - Encontrar casos de paralelización masiva
 - Algebra lineal (**matrix multiply**).
 - N-body problem.
 - Molecular dynamics.
 - PDEs (stencils).
 - Usos eficientes de caché L1 programmable.
 - Encontrar **localidad**
 - Evitar **bank conflicts**
 - Implementaciones **multi-GPU** eficientes.
 - Estructuras de datos jerárquicas eficientes en GPUs:
 - QuadTree, octree, BVH, kd-tree, k2-tree, etc
 - Usos exitosos de **dynamic-parallelism** (feature GPU)



Usos eficientes de caché L1 programable






Desafíos del presente en GPU Computing

- Desarrollo de generadores / optimizadores de código paralelo
 - Full automaticos:
 - Semi-automaticos (directivas):
 - OpenACC, OpenMP, oneAPI
- Desarrollo y masificación de librerías / software:
 - cuBLAS
 - Thrust
 - Pytorch / TensorFlow
 - Gromacs
- Encontrar **nuevos usos a los ASICs de GPU**
 - Tensor-cores
 - RT cores.



Tensor Cores






1 tensor core → 1 producto de matrices pequeñas (MMA)







$$D = \begin{pmatrix} A_{0,0} & A_{0,1} & A_{0,2} & A_{0,3} \\ A_{1,0} & A_{1,1} & A_{1,2} & A_{1,3} \\ A_{2,0} & A_{2,1} & A_{2,2} & A_{2,3} \\ A_{3,0} & A_{3,1} & A_{3,2} & A_{3,3} \end{pmatrix} \begin{pmatrix} B_{0,0} & B_{0,1} & B_{0,2} & B_{0,3} \\ B_{1,0} & B_{1,1} & B_{1,2} & B_{1,3} \\ B_{2,0} & B_{2,1} & B_{2,2} & B_{2,3} \\ B_{3,0} & B_{3,1} & B_{3,2} & B_{3,3} \end{pmatrix} + \begin{pmatrix} C_{0,0} & C_{0,1} & C_{0,2} & C_{0,3} \\ C_{1,0} & C_{1,1} & C_{1,2} & C_{1,3} \\ C_{2,0} & C_{2,1} & C_{2,2} & C_{2,3} \\ C_{3,0} & C_{3,1} & C_{3,2} & C_{3,3} \end{pmatrix}$$





Uso natural de tensor cores







Desafíos del futuro en GPU Computing

- Desarrollar **algoritmos energéticamente eficientes**
 - Sacrificar un poco de rendimiento por eficiencia energética.
- Combinar el uso de **ASICs de GPU**.
 - Cores-regulares + tensor-cores + RT-cores.
 - Las aplicaciones guiarán el desarrollo de futuros ASICs.
 - Anticiparse a posibles nuevos ASICs.
- Estudiar la eficiencia de los ***multi-chip-module (MCM)*** en el diseño de nuevos algoritmos paralelos.



Multi-chip-module (MCM)





Introducción



Desafíos



Grupo Temporal



Grupo Temporal



Core Researchers



Dr. Cristóbal A. Navarro

Instituto de Informática, UACh, Chile



Dr. Nancy Hitchfeld

DCC, Universidad de Chile, Chile



Dr. Hector Ferrada

Instituto de Informática, UACh, Chile

Students



Roberto Carrasco

PhD Student at DCC, Uchile, Chile.



Felipe Quezada

MSc student at MIN, UACh, Chile.



Roberto Melita

MSc student at MIN, UACh, Chile.



Rodrigo Stevenson

MSc student at MIN, UACh, Chile.



Enzo Meneses

MSc student at MIN, UACh, Chile.



Carlos Schoenfeldt

Undergraduate, UACh, Chile.



Diego Rojas

Undergraduate, UACh, Chile.

Collaborators



Dr. Ricardo Barrientos

Catholic University of Maule, Chile




Dr. Benjamin Bustos

DCC, Universidad de Chile, Chile



Dr. Miguel Romero

Adolfo Ibáñez University, Chile



Dr. Benoit Crespin

University of Limoges, France



Dr. Mario Gonzalez

Instituto Acustica, UACh, Chile



<http://temporal.uach.cl>





- **Investigación en *GPU Computing*:**
 - Aceleración de algoritmos de geometría/simulación.
 - Mapeo eficiente de threads.
 - Paralelismo eficiente en memoria dinámica.
 - Eficiencia energética en GPUs.





Puede el cómputo no-IA también beneficiarse de los tensor cores?

$$\sum_{i=1}^n x_i$$



[2018-2021] *Fondecyt iniciación N° 11180881*



Gracias

Repositorio Temporal: <https://github.com/temporal-hpc>



Investigación #1

Sumatoria por tensor core

$$\sum_{i=1}^n x_i$$



Idea clave #1: un par de MMAs pueden sumar m^2 datos.

$$D = J_m \times \begin{bmatrix} x_{11} & \dots & x_{1m} \\ \vdots & \ddots & \vdots \\ x_{m1} & \dots & x_{mm} \end{bmatrix} + 0_m \quad (9)$$

$$= \begin{bmatrix} \sum_{i=1}^m x_{1i} & \dots & \sum_{i=1}^m x_{1i} \\ \vdots & \ddots & \vdots \\ \sum_{i=1}^m x_{mi} & \dots & \sum_{i=1}^m x_{mi} \end{bmatrix} \quad (10)$$

MMA #1

$$D' = \begin{bmatrix} \sum_{i=1}^m x_{1i} & \dots & \sum_{i=1}^m x_{1i} \\ \vdots & \ddots & \vdots \\ \sum_{i=1}^m x_{mi} & \dots & \sum_{i=1}^m x_{mi} \end{bmatrix} \times J_m + 0_m \quad (11)$$


$$= \begin{bmatrix} \sum_{i=1}^m \sum_{j=1}^m x_{ij} & \dots & \sum_{i=1}^m \sum_{j=1}^m x_{ij} \\ \vdots & \ddots & \vdots \\ \sum_{i=1}^m \sum_{j=1}^m x_{ij} & \dots & \sum_{i=1}^m \sum_{j=1}^m x_{ij} \end{bmatrix} \quad (12)$$

MMA #2



Investigación #2

Mapeo de *threads* de GPU
a geometría fractal discreta






Idea estandar





Idea propuesta





Investigación #3 (en curso)



Diagramas de Voronoi dinámicos acelerados por GPU





Investigación #4 (en curso)


Simulación de autómatas celulares con tensor cores





Investigación #5 (en curso)

Manejo eficiente de memoria dinámica en GPU





Investigación #6 (en curso)

Caracterización de la eficiencia energética de GPUs.

- Resultados preliminares confirman alta eficiencia energética con GPU.
- Actualmente obteniendo resultados experimentales con/sin tensor cores.

