数字电路实验五

姓名: 熊彦钧 学号: 23336266

一、实验目的

- 1. 对 74LS138 进行静态测试。按照真值表对电路进行静态测试,检查 74LS138 是否正常工作。
- 2. 对 74LS138 进行动态测试。
- 3. 在数字电路实验箱上实现 AU(Arithmetic Unit, 算术单元)设计。设计一个带控制端的半加半减器, 输入为 S、A、B, 其中 S 为功能选择 口。当 S=0 时,输出 Y 为 A+B 及进位 Cn;当 S=1 时,输出 Y 为 A-B 及借位 Cn。在数字电路实验箱环境下,通过静态测试和动态测试,验证电路功能的正确性。

二、实验要求

1、74LS138 静态测试


将 74LS138 的使能端 G2A、G2B 接低电平,使用 实验箱上的模拟 开关作为 74LS138 的输入 C、B、A 和 G1,并把 74LS138 的 输出 Y0-Y7 接 LED"0-1"显示器。


- 2、74LS138 动态测试
- (1) 将实验箱上 74LS197 构成的十六进制计数器作为 74LS138 的输入信号源, 将 74LS197 的输出 Q3、Q2、Q1 和 Q0 接"0-1"显示器, CP0 接手动负脉冲 (74LS197 是下降沿触发的异步计数

- 器),测试十六进制计数器是否工作正常。
- (2) 将 74LS138 的使能端 G2A、G2B 接低电平;
- (3) 将 74LS197 的 CPO 接 10KHz 连续脉冲, 74LS197 的输出端 Q3、Q2、Q1、Q0 依次与 74LS138 的输入端 G1、C、B、A 相连。使用示波器数字通道观测 并记录 CPO、 G1、C、B、A 和 YO、Y1、Y2、Y3、Y4、 Y5、 Y6、 Y7 波形, 分析波形之间的相位关系:
- (4) 将 74LS197 的 CP0 接 10KHz 连续脉冲,将 74LS138 的 G1 接高电平,G2A、G2B 均与 74LS197 的输出端Q3 相连,74LS197 输出端Q2、Q1、Q0 依次与 74LS138 输入端 C、B、A 相连。使用示波器数字通道观测并记录 CP0、G2A、G2B、C、B、A 和 Y0、Y1、Y2、Y3、Y4、Y5、Y6、Y7波形,分析波形之间的相位关系。
- 3、在数字电路实验箱上实现 AU(Arithmetic Unit, 算术单元)设计 在数字电路实验箱环境下,通过静态测试和动态测试,验证电路功 能的正确性。动态测试时要求使用示波器数字通道观测并记录 CP (时钟)、S、A、B、Y、 Cn 波形,并分析波形之间的相位关系。

三、实验结果

74LS138 静态测试部分结果如下







经测试, 0-1 显示管的情况与真值表结果一致, 电路功能正确运行。

74LS138 动态测试结果如下


动态测试1(对应实验内容的(3)):






D0 为 CP0 时钟信号, D1-D4 分别为 G1、C、B、A, D5-D12 分别 为 74LS138 的 Y0-Y7 的波形

动态测试 2 (对应实验内容的(4)):





D0 为时钟信号 CP0, D1 为 G2A, D2 为 G2B, D3-5 分别为 C、B、A, D6-D13 分别为 Y0-Y7 波形

经与真值表对照,两个动态测试结果均符合 74LS138 的电路逻辑。

AU 设计结果如下:

真值表如下:

S	Α	В	Y	Cn
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	0	0
1	0	1	1	1
1	1	0	1	0
1	1	1	0	0

输出Y的卡诺图化简如下


S/AB	00	01	11	10
0		<u>1</u>		<mark>1</mark>
1		<u>1</u>		<mark>1</mark>

输出 Cn 的卡诺图如下


CN	00	01	11	10
0				<mark>1</mark>
1		<mark>1</mark>		

根据卡诺图化简结果,设计的电路如下


法(1)、使用逻辑门设计电路




静态测试如下



动态测试实验箱连线和波形如下







波形从上到下依次为 CPO、S、A、B、Y、Cn。

经检验, 静态测试和动态测试的波形均符合真值表。


法 (2)、使用 74LS138 设计电路



静态测试如下



动态测试如下





其中 D1-D3 分别为 A、B、S, D4 为 Y, D5 为 Cn

经检验,静态测试和动态测试的波形均符合真值表。

四、实验总结

74LS138(译码器)功能强大,可以用作设计全加器、全减器、半加器、半减器等功能。