
# Arquitetura e organização de computadores Sistema de Computação

SIAC 202 - Arquitetura de Computadores Prof.: Félix do Rêgo Barros felixregobarros@gmail.com

Baseado em W. Stallings – Arquitetura e Organização de Computadores

RAM dinâmica (DRAM) Memória de acesso aleatório semicondutora: **RAM** RAM estática (SRAM)

Operação da célula de memória



#### Organização

O elemento básico de uma memória semicondutora é a célula de memória. Embora diversas tecnologias eletrônicas sejam utilizadas, todas as células de memória semicondutora compartilham certas propriedades:

- ✓ apresentam dois estados estáveis (ou semiestáveis), que podem ser usados para representar o binário 1 e 0
- √ são capazes de ser escritas (pelo menos uma vez), para definir o estado; e
- √ são capazes de ser lidas, para verificar o estado.

#### Memória Interna

#### Capítulo 5

# Memória principal semicondutora

Tipo de memória	Categoria	Apagamento	Mecanismo de escrita	Volatilidade
Memória de acesso aleatório (RAM)	Memória de leitura-escrita	Eletricamente, em nível de byte	Eletricamente	Volátil
Memória somente de leitura (ROM)	Memória somente de leitura	Não é possível	Máscaras	
ROM programável (PROM, do inglês programmable ROM)			Eletricamente	Não volátil
PROM apagável (EPROM, do inglês erasable PROM)	Memória principalmente de leitura	Luz UV, nível de chip		
PROM eletricamente apagável (EEPROM, do inglês electrically erasable PROM)		Eletricamente, nível de byte		
Memória flash		Eletricamente, nível de bloco		

#### RAM dinâmica (DRAM)

- ✓ células que armazenam dados como carga em capacitores. A presença ou ausência de carga em um capacitor é interpretada como um binário 1 ou 0.
- ✓ Como os capacitores possuem uma tendência natural para descarga, as RAM dinâmicas exigem recarga periódica ("refresh" de memória) para manter o dado armazenado.

#### Memória Interna

#### Capítulo 5

#### Memória principal semicondutora




(a) Célula de RAM dinâmica (DRAM)

A linha de endereço é ativada quando o valor do bit dessa célula deve ser lido ou escrito. O transistor atua como uma chave que é fechada (permitindo o fluxo da corrente) se uma voltagem for aplicada à linha de endereço e é aberta (sem fluxos de corrente) se nenhuma voltagem estiver presente na linha de endereço. Para a operação de escrita, um sinal de tensão é aplicado à linha de bit; uma tensão alta representa 1, e uma tensão baixa representa 0. Um sinal é então aplicado à linha de endereço, permitindo que uma carga seja transferida ao capacitor. Para a operação de leitura, quando a linha de endereço é selecionada, o transistor é ligado e a carga armazenada no capacitor é alimentada em uma linha de bit e em um amplificador. O amplificador compara a voltagem do capacitor com um valor de referência e determina se a célula contém um 1 lógico ou um 0 lógico. A leitura da célula descarrega o capacitor, que precisa ser restaurado para completar a operação. Embora a célula da memória DRAM seja usada para armazenar um único bit (0 ou 1), é basicamente um dispositivo analógico. O capacitor pode armazenar qualquer valor de carga dentro de um intervalo; um valor de padrão determina se a carga é interpretada como 1 ou 0.

# RAM ESTÁTICA

RAM estática (SRAM) é um dispositivo que usa os mesmos elementos lógicos usados no processador. Em uma SRAM, os valores binários são armazenados por meio de configurações das portas lógicas de um flip-flop tradicional. Uma RAM estática manterá seus dados enquanto houver energia fornecida a ela..



A Figura 5.2b é uma estrutura de SRAM típica para uma célula individual. Quatro transistores (T 1, T 2, T 3, T 4) são cruzados em um arranjo que produz um estado lógico estável. No estado lógico 1, o ponto C1 é alto e o ponto C2 é baixo; nesse estado, T 1 e T 4 estão desligados e T 2 e T 3 estão ligados. 1 No estado lógico 0, o ponto C1 é baixo e o ponto C2 é alto; nesse estado, T 1 e T 4 estão ligados e T 2 e T 3 estão desligados. Os dois estados são estáveis desde que uma voltagem de corrente contínua (cc) seja aplicada. Diferente da DRAM, nenhuma recarga é necessária para reter dados. Assim como na DRAM, a linha de endereço da SRAM é usada para abrir ou fechar uma chave. A linha de endereço controla dois transistores (T 5 e T 6 ). Quando um sinal é aplicado a essa linha, os dois transistores são ligados, permitindo uma operação de leitura ou escrita. Para uma operação de leitura, o valor de bit desejado é aplicado à linha B, enquanto seu complemento é aplicado à linha B. Isso força os quatro transistores (T 1 , T 2 , T 3 , T 4 ) ao estado correto. Para uma operação de leitura, o valor de bit é lido da linha B.

#### **SRAM VERSUS DRAM RAM**

estáticas e dinâmicas são voláteis, ou seja, a potência precisa ser fornecida continuamente à memória para preservar os valores do bit. Uma célula de memória dinâmica é mais simples e menor que uma célula de memória estática.

DRAM é mais densa (células menores = mais células por unidade de área) e mais barata que uma SRAM correspondente. Por outro lado, uma DRAM requer o suporte de um circuito de refresh. Para memórias maiores, o custo fixo do circuito de refresh é mais do que compensado pelo menor custo variável das células de DRAM. DRAM tendem a ser favorecidas para requisições de grande memória.

SRAM geralmente são um pouco mais rápidas que as DRAM. as, a SRAM é usada para a memória cache (no chip e fora dele) DRAM é usada para a memória principal

#### **ROM**

Como o nome sugere, uma memória somente de leitura (ROM, do inglês Read-Only Memory) contém um padrão permanente de dados, que não pode ser mudado.

ROM é não volátil, ou seja, nenhuma fonte de energia é necessária para manter os valores dos bits na memória. Embora seja possível ler uma ROM, não é possível escrever algo novo nela.

Uma aplicação importante das ROM é a microprogramação, Outras aplicações em potencial incluem:

- bibliotecas de funções de uso frequente;
- programas do sistema;
- tabelas de função

#### **EPROM**

A memória somente de leitura programável e apagável (EPROM) é lida e escrita eletricamente, assim como a PROM. Porém, antes de uma operação de escrita, todas as células de armazenamento precisam ser apagadas para retornar ao mesmo estado inicial, pela exposição do chip empacotado à radiação ultravioleta. O apagamento é feito pela exposição do chip de memória, que contém uma janela, à luz ultravioleta intensa. Esse processo de apagamento pode ser realizado repetidamente; cada apagamento pode levar até 20 minutos para ser realizado. Assim, a EPROM pode ser alterada múltiplas vezes e, como a ROM e a PROM, mantém seus dados quase indefinidamente. Para quantidades comparáveis de armazenamento, a EPROM é mais cara que a PROM, mas tem a vantagem da capacidade de múltiplas atualizações.

Parte 4

## Memória Interna

Capítulo 5

# Memória principal semicondutora



Kit Gravador Eprom


#### **EEPROM**

Memória somente de leitura programável e apagável eletricamente (EEPROM). Essa é uma memória principalmente de leitura que pode ser escrita a qualquer momento sem apagar o conteúdo anterior; somente o byte ou os bytes endereçados são atualizados. A operação de escrita leva muito mais tempo do que a operação de leitura, na ordem de muitas centenas de microssegundos por byte. A EEPROM combina a vantagem da não volatilidade com a flexibilidade de ser atualizável no local, usando as linhas comuns de controle, endereço e dados do barramento. A EEPROM é mais cara que a EPROM e também é menos densa, admitindo menos bits por chip.

#### Flash

Memória flash (que tem esse nome devido à velocidade com que pode ser reprogramada). Introduzida inicialmente em meados da década de 1980, a memória flash é intermediária entre a EPROM e a EEPROM tanto no custo quanto na funcionalidade. Assim como a EEPROM, a memória flash usa uma tecnologia elétrica de apagamento. Uma memória flash inteira pode ser apagada em um ou alguns segundos, o que é muito mais rápido que a EPROM. Além disso, é possível apagar apenas blocos de memória, ao invés de um chip inteiro. A memória flash recebeu esse nome porque o microchip é organizado de modo que uma seção das células de memória é apagada em uma única ação, ou "flash". Porém, a memória flash não oferece apagamento em nível de byte. Assim como a EPROM, a memória flash usa apenas um transistor por bit e, portanto, consegue ter a alta densidade da EPROM (em comparação com a EEPROM).

Flash



memória é comumente usada em cartões de memória, flash drives USB (pen drives), SSD, MP3 Players, dispositivos como os iPods com suporte a vídeo, PDAs, armazenamento interno de câmeras digitais e celulares.

DRAM

Diversas melhorias na arquitetura básica da DRAM

- SDRAM;
- DDR-DRAM;
- RDRAM.

SDRAM síncrono

Uma das formas mais utilizadas de DRAM é a DRAM síncrona (SDRAM, do inglês synchronous DRAM) (Vogley, 1994 b ). Diferente da DRAM tradicional, que é assíncrona, a SDRAM troca dados com o processador sincronizado com um sinal de clock externo e executando na velocidade plena do barramento do processador/memória, sem imposição de estados de espera.

#### DDR-SDRAM

A SDRAM é limitada pelo fato de que só pode enviar dados ao processador uma vez por ciclo de clock do barramento. Uma nova versão da SDRAM, conhecida como Double Data Rate SDRAM (DDR-SDRAM), pode enviar dados duas vezes por ciclo de clock, uma vez na transição de subida do pulso de clock e uma vez na transição de descida.

A DDR-SDRAM foi desenvolvida pela JEDEC Solid State Technology Association, a agência de padronização da engenharia de semicondutor da Electronic Industries Alliance. Diversas empresas fabricam chips DDR, que são bastante usados nos computadores desktop e servidores.

#### **DRAM Rambus**

A RDRAM, desenvolvida pela Rambus (Farmwald, 1999, d Crisp. 1997 e ), tem sido adotada pela Intel para os seus processadores Pentium e Itanium. Ela se tornou o concorrente principal da SDRAM. Chips RDRAM são encapsuladas verticalmente, com todos os pinos em um lado. O chip troca dados com o processador por 28 fios com não mais do que 12 centímetros de extensão. O barramento pode endereçar até 320 chips de RDRAM a uma taxa de 1,6 GBps. O barramento RDRAM especial oferece informações de endereço e controle usando um protocolo assíncrono, orientado a bloco. Após um tempo de acesso inicial de 480 ns, isso produz a taxa de dados de 1,6 GBps. O que torna essa velocidade possível é o próprio barramento, que define impedâncias, clocking e sinais com muita precisão. Em vez de ser controlada por sinais RAS, CAS, R/W e CE usados nas DRAM convencionais, uma RDRAM recebe uma solicitação de memória pelo barramento de alta velocidade. Essa solicitação contém o endereço desejado, o tipo operação e o número de bytes na operação.