

UNIVERSIDAD DE ALCALÁ. E.P.S DEPARTAMENTO DE ELECTRÓNICA Grado en Ingeniería de Computadores




LABORATORIO DE MODELADO DE SISTEMAS COMPUTACIONALES		FECHA:	08-05-2023
APELLIDOS	FERREEROSA TRUQUE	NOMBRE	JHON
			JAMES

EXAMEN INDIVIDUAL DE LA PRÁCTICA LIBRE

Duración del examen: 100 minutos.

1. Crea un directorio en *C:*/ de nombre *LAB_MOD*. En este, crea una carpeta con nombre *sources* donde almacenarás **sólo** los ficheros fuente (**sin incluir** los ficheros de formas de ondas *.wcfg) correspondientes a los apartados 1 y 4 la Práctica Libre.



2. En *Vivado*, crea un proyecto denominado *proy_mod*, para la FPGA de la familia *Artix 7* **XC7A35TICPG236-1L** y añade al proyecto los ficheros fuente correspondientes a los apartados 1 y 4 de la práctica libre. Haz una captura de pantalla y pégala a continuación donde se vea la jerarquía de todos los ficheros tanto para síntesis e implementación (*Design Sources*) como para simulación (*Simulation Sources*). Asimismo, incluye otra captura de pantalla de la estructura de directorios (carpetas) resultante una vez creado el proyecto.

- 3. Utilizando los modelos VHDL del apartado 1 correspondientes al módulo cnt_display:
 - a. Modifica el código fuente para que periodo de refresco (*Refresh period*) sea igual a 16 μs. Indica justificadamente el porqué de las modificaciones realizadas.
 - b. Captura las líneas que hayas modificado en la entidad *cnt_display* e insértalas a continuación.

```
× cnt_display_tb.vhd × cnt_display_tb_behav.wcfg
D:/LAB_MOD/fuentes/cnt_display.vhd
Q 🕍 ← → X 📵 🛍 // 📵 Q
                        : in std logic;
             DATO BCD
                        : in std logic vector(15 downto 0);
             DATO_BCD_OK : in std logic;
10
11
                        : out std logic vector(3 downto 0);
12
                        : out std logic;
                       : out std logic vector(6 downto 0));
         end cnt_display;
14 🖯
16
         architecture rtl of cnt display is
17
            signal registro : unsigned (15 downto 0);
18
             signal comparadorRegistro : unsigned (15 downto 0);
             --constant cte disp : integer := 1e5; ---para implement
19
             constant cte_disp : integer := 16e2; --para simulacion.
21 :
```

- c. Modifica el código fuente teniendo en cuenta que cuando se reciba un dato no BCD se visualice en los displays la palabra **HOLA**.
- d. Captura las líneas que has modificado en la entidad cnt_display e insértalas a continuación.

```
C:/LAB_MOD/fuentes/cnt_display.vhd
106 🖨
            process (salidaMultiplexor4al)
            begin
108 🖯 🔾
                case salidaMultiplexor4al is
                   when "0000"=> SEG_AG <="1000000"; -- '0' when "0001"=> SEG_AG <="1111001"; -- '1'
109
                                                               este es el orden de
                    when "0010"=> SEG_AG <="0100100";
                    when "0011"=> SEG_AG <="0110000";
                    when "0100"=> SEG AG <="0011001";
                    when "0101"=> SEG_AG <="0010010";
                    when "0110"=> SEG_AG <="0000010";
                    when "0111"=> SEG AG <="1111000";
                    when "1000"=> SEG_AG <="0000000";
117
                    when "1001"=> SEG_AG <="0011000";
           when "1010"=> SEG AG <="1000000": -- -- '0'
119
120
                    when "1011"=> SEG_AG <="1000111";
121
                    when "1100"=> SEG_AG <="0001000";
      000
                    when "1101"=> SEG_AG <="1111111";
                                                                -- "espacio"
                    when "1111"=> SEG_AG <="1110110";
123
                    when others => SEG_AG <= "1111111";
125
                 end case:
```

- e. Modifica el archivo necesario para que en la simulación sólo se vea el procesamiento/respuesta a tres datos: uno BCD sin ceros a la izquierda, otro BCD con 2 ceros a la izquierda y uno que tenga sólo un dígito no BCD.
- Captura las líneas que hayas modificado del archivo correspondiente, indicando el nombre de este, e insértalas a continuación.

```
cnt_display.vhd × cnt_display_tb.vhd × display.vhd × cnt_display
C:/LAB_MOD/fuentes/cnt_display_tb.vhd
Q
      H ← → X E E V // E Ω
                  wait until CLK_i = '0';
53
        0
                  DATO_BCD_OK_i <= '1';
DATO_BCD_i <= X"1234"; -- Indicar valor
54
        0
                  DATO BCD_i <= X"1234 wait until CLK_i = '0';
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
                  DATO_BCD_OK_i <= '0';
        0
                  wait for CNT1;
                  wait until CLK_i = '0';
                  DATO BCD_OK_i <= '1';
DATO BCD i <= X"0034";-- Indicar valor
        00
                  DATO_BCD_i <= X"0034 wait until CLK_i = '0';
                  DATO_BCD_OK_i <= '0';
        0
                  wait for CNT1;
                  wait until CLK_i = '0';
                  DATO_BCD_i <= '1';
DATO_BCD_i <= X"000A";-- Indicar valor
        0
                  DATO_BCD_i <= X"000A
wait until CLK_i = '0';
DATO BCD OK i <= '0';
```


- g. Ejecuta la **simulación funcional** y configura la ventana de formas de ondas del simulador para ver **todos** los puertos y **todas** las señales necesarias para comprobar que el modelo funciona correctamente. Se debe ajustar la ventana de formas de onda para que se vea la simulación completa. Recuerda que son tres datos.
- h. **Incluye una captura de pantalla** que muestre la simulación anterior y pégala en el hueco de abajo.




- **4** Utilizando los modelos VHDL del **apartado 4** correspondientes al controlador del DAC (*dac_controller*):
 - a) Modifica el código teniendo en cuenta que la salida SCLK debe estar a nivel alto 30 ns y 20 ns a nivel bajo.
 - b) Captura las líneas que hayas modificado en la entidad *dac_controller* e insértalas a continuación.

```
: out std_logic);
14 🗀
              end dac controller;
              architecture RTL of dac_controller is
17
18
                    signal registroDesplazamiento : std_logic_vector (15 downto 0);
signal cnt_bits : unsigned (4 downto 0);
19
                    type fsm_type is (st0, st1, st2, st3, st4, stExtra);
20
                    signal estado, prox_estado : fsm_type;
                    signal miClockEnable : std logic;
22
                    signal miShift : std_logic;
23
                    signal miSCLK : std_logic;
24
                    signal miSYNC : std logic;
25
              begin
26
                     --registro desplazamiento.
28 🖨
                    process (all)
                                                    prox_estado <= stl;
                                              end if;
                                         when stl =>
                                              prox_estado <= st2;
                                         when st2 =>
                                              prox estado <= stExtra;
                                         when stExtra =>
             end process;
--maquina de estados, celciudo de las selidas.
miClockEnable <= 'l' when (estado = st4) else '0'; --antes estaba en el estado st3.
miShitt (= 'l' when (estado = st4) else '0';
miShitt (= 'l' when (estado = st1) else '0';
miSTIMC <= 'l' when (estado = st1) else '0';
              process (all)
```

- c) Modifica el testbench del módulo para que se envíen sólo dos datos: 805_{hex} y AAA _{hex}.
- d) Ejecuta la **simulación temporal** y configura la ventana de formas de onda del simulador para comprobar que el modelo funciona correctamente. Se debe ajustar la ventana de formas de onda para que se vea la totalidad de la simulación, es decir la transmisión completa de los dos datos mencionados anteriormente.
- e) Incluye una captura de pantalla que muestre la simulación anterior y pégala en el hueco de abajo.




- f) Amplia una zona de la simulación y mide, utilizando cursores, el tiempo de *setup* de DIN respecto a SCLK.
- g) Incluye una captura de pantalla que muestre la medida anterior y pégala en el hueco de abajo.



a) Vuelve a ampliar una zona de la simulación y mide, utilizando cursores, el retardo existente entre los flancos de subida se CLK y SCLK. Indica aquí cuál es ese valor de retardo medido.

1.820 ns

b) Incluye una captura de pantalla que muestre la medida anterior y pégala en el hueco de abajo.



5. Convierte este fichero a *pdf* y junto con el directorio *sources*, comprime todo a formato Zip y súbelo a la actividad de nombre *D_indv_may_2023* creada en la BB

Nota. La carpeta *sources* deberá contener, también, todos los archivos de configuración de las formas de onda (cwfg) que se han utilizado para esta defensa.

.