




## Modelado de Sistemas Computacionales

Grado en Ingeniería de Computadores

# Práctica libre: Generador de señal controlado desde un puerto serie RS232

Apartado 4.

#### Entidad dac\_controller



La entrada **D\_OK**se activa a nivel alto y durante un periodo de **CLK** de cada vez que hay un nuevo dato en la entrada **DOUT**.


```
entity dac controller is
  port (
                  std logic;
    CLK
            : in
                  std logic;
    RST
            : in
                  std logic vector(11 downto 0);
    DOUT
            : in
                  std logic;
    DOUT OK : in
            : out std logic;
    SYNC
    SCLK
            : out std logic;
    DIN
            : out std logic);
end dac controller;
```

SYNC: salida que indica que se está enviando un nuevo dato al DAC.


SCLK: salida de sincronismo utilizada por el DAC para almacenar los bits del dato a convertir.

**DIN**: salida serie de los datos que se envían al DAC.

#### El DAC121S101 es un convertidor digital analógico de 12 bit



$$V_{OUT} = \frac{DATO*3.3}{2^{12}}$$



Para esta práctica estos bits de control tomarán el valor 0


Modelado de Sistemas Computacionales (GIC)

3



### Entidad dac controller


Los datos se envían al DAC utilizando el protocolo SPI



La transmisión de un dato se inicia con la puesta a nivel bajo de SYNC.

El DAC toma los datos coincidiendo con los flancos de bajada de SCLK.

La transmisión del dato comienza con el bit de mayor peso (DB15).



Symbol	Parameter	Conductions	Typical	Limits	(Limits)					
f <sub>SCLK</sub>	SCLK Frequency			30	MHz (max)					
t <sub>s</sub>	/\	400h to C00h code C <sub>L</sub> ≤ 2	00 pF 8	10	μs (max)					
	Output Voltage Settling Time (Note 10)	change, $R_L = 2k\Omega$ $C_L = 50$	00 pF 12		μs					
		00Fh to FF0h code C <sub>L</sub> ≤ 2	00 pF 8		μs					
	/ \	change, $R_L = 2k\Omega$ $C_L = 50$	00 pF 12		μs					
SR	Output Slew Rate		1		V/µs					
	Glitch Inpulse	Code change from 800h to 7FF	h 12		nV-sec					
	Digita Feedthrough		0.5		nV-sec					
t <sub>wu</sub>	Wale-Up Time	$V_A = 5V$	6		μs					
		$V_A = 3V$	39		μs					
1/f <sub>SCLK</sub>	SILK Cycle Time			33	ns (min)					
t <sub>H</sub>	SCLK High time		5	13	ns (min)					
tı	SCLK Low Time		5	13	ns (min)					
t <sub>sucL</sub>	Set-up Time SYNC to SCLK Rising Edge		-15	0	ns (min)					
t <sub>SUD</sub>	Data Set-Up Time		2.5	5	ns (min)					
t <sub>DHD</sub>	Data Hold Time		2.5	4.5	ns (min)					
t <sub>cs</sub>	SCLK fall to rise of SYNC	$V_A = 5V$	0	3	ns (min)					
	SOLK IAII to lise of 3 TNC	$V_A = 3V$	-2	1	ns (min)					
t <sub>SYNC</sub>	SYNC High Time	$2.7 \le V_A \le 3.6$	9	20	ns (min)					
	OTNOTIIgiT Tillie	$3.6 \le V_A \le 5.5$	5	10	ns (min)					
putacionales (GIC)										

Modelado de Sistemas Comi


 $T_H = T_L = 20 \text{ ns}$ 

## Entidad dac\_controller

bajada de SCLK.

5

DAC toma los datos coincidiendo con los flancos de



$\neg$								
s	mbol		Parameter	Conductions		Typical	Limits	Units (Limits)
$f_{SC}$	LΚ	SCL	K Frequency				30	MHz (max)
t <sub>s</sub>		Outbut Voltage Settling Time		400h to C00h code	C <sub>L</sub> ≤ 200 pF	8	10	μs (max)
			change, $R_L = 2k\Omega$	C <sub>L</sub> = 500 pF	12		μs	
	- 1	(Note	(Note 10)	00Fh to FF0h code	C <sub>L</sub> ≤ 200 pF	8		μs
	- 1			change, $R_L = 2k\Omega$	C <sub>L</sub> = 500 pF	12		μs
SR		Oup	ut Slew Rate		·	1		V/µs
		Glirc	h Impulse	Code change from 800h to 7FFh		12		nV-sec
		Digita	al Feedthrough			0.5		nV-sec
		W.	Wake-Up Time	$V_A = 5V$		6		μs
t <sub>WL</sub>		wake-op fille	$V_A = 3V$		39		μs	
1/f <sub>5</sub>	SCLK	SCLI	K Cycle Time				33	ns (min)
t <sub>H</sub>		SCLI	K High time			5	13	ns (min)
tL		<b>B</b> CLI	K Low Time			5	13	ns (min)
t <sub>su</sub>	CL	Set-u Edge	up Time SYNC to SCLK Rising			-15	0	ns (min)
t <sub>SU</sub>	D	Fata	Set-Up Time			2.5	5	ns (min)
t <sub>DH</sub>	D	Data	Hold Time			2.5	4.5	ns (min)
t <sub>CS</sub>		SCLK fall to rise of SYNC	$V_A = 5V$		0	3	ns (min)	
			$V_A = 3V$		-2	1	ns (min)	
		SYNC High Time	$2.7 \le V_A \le 3.6$		9	20	ns (min)	
t <sub>SY</sub>	NC		$3.6 \le V_A \le 5.5$		5	10	ns (min)	

dato se proporciona coincidiendo con el flanco de subida de SCLK.

$$T_{SUD} = T_{DHD} = 20 \text{ ns}$$

 $T_{SUCL} = 0 ns$ 

 $T_{CS} = 20 \text{ ns}$ 

 $T_{SYNC} = 20 \text{ ns}$ 

Entidad dac controller




□ Procedimiento de diseño.

#### 1º. Saber lo que hay que hacer


El DAC toma los datos coincidiendo con los flancos de bajada de SCLK.

Hay que transmitir 16 bits.





- Diagrama de bloques.
- 1. Utilizar una FSM para controlar el proceso de envío de datos.
- 2. Almacenar los bits del dato de entrada.
- 3. Desplazar el dato almacenado.
- 4. Contar los bits enviados.
- 5. Generar SCLK.
- 6. Generar SYNC.




Modelado de Sistemas Computacionales (GIC)

9



### Entidad dac controller


Funcionamiento de la FSM.



¿En qué estado se debe incrementar el contador?

¿En qué estado se debe incrementar desplazar el dato?







#### Entidad dac controller

```
☐ Entidad DAC121S101.
                                                                                                                   dac_controller_tb
                                                                                                                            dac_controller
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
entity DAC121S101 is
                                                                                                       DAC121S101
                                                                                                               SYNC SCLK SCLK
                                                                                                                                     DOUT ← DOUT
                                                                                                                                           - DOUT OR
   port (
    VOUT : out real range 0.0 to 3.5;
      SYNC : in std_logic;
SCLK : in std_logic;
DIN : in std_logic);
                                                                                            !Este módulo se utiliza sólo para simulación!
 end DAC121S101;
 architecture sim of DAC121S101 is
   signal reg_desp : std_logic_vector(15 downto 0) := (others => '0');
signal dato bin : std_logic_vector(11 downto 0) := (others => '0');
signal cuenta : natural;
   signal cuenta
begin
                                                                        - ¡VHDL 2008!
process (all)
   begin
if SYNC = '1' then
                    <= 0;
<= (others => '0');
        reg_desp
      elsif SCLK'event and SCLK = '0'
if cuenta < 16 then
        reg_desp <= reg_desp(14 downto 0)&DIN;
end if;</pre>
                                                                                        ;Se
                                                                                                 debe
                                                                                                            analizar
                                                                                                                                   código
                                                                                                                            su
                                                                                        determinar las señales que se deben
      end if;
   end process;
                                                                                        añadir a la ventana de formas de onda!
   process (all)
   begin
      if (SYNC = '0') and (cuenta = 16) then
      dato_bin <= reg_desp(11 downto 0);
end if;</pre>
   VOUT <= real(to integer(unsigned(dato bin)))*3.3/4096.0;</pre>
 end sim:
```




#### Descarga en placa del módulo *test dac controller*.

```
library IEEE;
use IEEE.STD_LOGIC_1164.all;
entity test_dac_controlller is
  port ( CLK
                  : in std_logic;
                          std_logic;
           RST
                   : in
           SW : in std_logic_vector(11 downto 0);
SW_OK : in std_logic;
                 : out std_logic;
: out std_logic;
           SY\overline{N}C
           SCLK
           DIN
                  : out std_logic);
end test_dac_controlller;
architecture Behavioral of test_dac_controlller is
    signal SW_OK_REG, LOAD : std_logic;
begin
process (CLK, RST)
     if RST = '1' then
     LOAD <= '0';
SW OK REG <= '0';
elsif CLK'event and CLK = '1' then
       end if;
```

¿Qué función realiza este código?

```
U_DAC : entity work.dac_controller
    port map (
               => CLK,
      CLK
      RST
               => RST,
               => SW,
      DOUT
      DOUT_OK => LOAD,
               => SYNC,
=> SCLK,
      SCLK
      DIN
               => DIN);
end Behavioral;
```

Esta descarga es imprescindible para la evaluación del apartado. En el caso de que no funcione, se considerará el apartado como no apto.



Modelado de Sistemas Computacionales (GIC)

13

#### Entidad dac controller

#### Descarga en placa del módulo test dac controller.

```
set_property PACKAGE PIN W5 [get_ports {CLK}]
set_property IOSTANDARD LVCMOS33 [get_ports {CLK}]
set_property PACKAGE PIN T18 [get_ports {RST}]
set_property IOSTANDARD LVCMOS33 [get_ports {RST}]
set property PACKAGE PIN K17 [get ports {SYNC}]
set_property IOSTANDARD LVCMOS33 [get_ports {SYNC}]
set_property PACKAGE PIN P18 [get_ports {SCLK}]
set_property IOSTANDARD LVCMOS33 Tget_ports {SCLK}]
set_property PACKAGE PIN M18 [get ports {DIN}]
set_property IOSTANDARD LVCMOS33 [get_ports {DIN}]
#pulsador sw ok
set_property PACKAGE PIN T17 [get_ports SW OK]
set_property IOSTANDARD LVCMOS33 [get_ports {S
# switches sw
set_property PACKAGE PIN V17 [get ports {SW[0]
set_property IOSTANDARD LVCMOS33 Tget_ports {$
set_property PACKAGE PIN V16 [get ports {SW set_property IOSTANDARD LVCMOS33 Tget_ports
```

set\_property PACKAGE PIN W16 [get ports {SW[2]
set\_property IOSTANDARD LVCMOS33 Tget\_ports {S DIGILENT LINEAR HEE BASYS 3

Modelado de Sistemas Computacionales (GIC)